CN88101769A - 数字电信交换系统的同步装置 - Google Patents

Abstract

本同步装置包括波形和同步信息发生器，以提供在数字交换网络中同数据一起起传输的同步信息。该同步信息包括两种不同的码型，彼此相位替换，接口连接外围部件和网络，用来检测和证实同步信息。所进行的检验是检测两个码型，相位替换的数目，以及正确的顺序，如果同步信息无效，检测接口就从另一个网络中唯一地选出一个数据流，供相关的外围部件所使用。

Description

本发明涉及一个数字电信交换系统的同步装置。

本发明特别适用于使用数字交换型网络的数字电信交换系统，通过交换网络提供两条传输路由分开的交换，耒达到双向通信的目的。

为了提供一个安全的交换网络，众所周知的方法是采用双重的交换网，以提供两个完全分开的安全平面（安全平面0和安全平面1），它们是同步工作的。很多外围部件接在双重的交换网上，但通常是没有保护的（即它们不是双重的），而且要求只从一个交换网络接收一个同步的串行复用/数据流。当通过交换网的串行复用数据流失去同步时，立即要求外围部件自动地从另一个交换网络接收一个同步的串行复用数据流。

本发明装置涉及同步信息的产生，检测和证实，当在目前使用的串行复用数据流中显示出无数的同步信息时，就允许该装置选择同步的串行复用数据流。根据本发明，对含有双重安全的数字交换网型的电信交换系统提供了一个同步装置。该装置包括：安全波形和同步信息发生器，以提供在所述的安全数字交换网的每一个数字交换网上，在串行复用数据流里传输安全的同步信息，该同步信息包括第一和第二两个不同的，独立编码的同步码型，这些码型在相位上按预定的数目互相替换;接在上述安全数字交换网和相当多的外围部件之间的多个接口装置，其每个接口装置用于独立地检测和证实从每个安全数字交换网耒的上述同步信息;（a）第一和第二编码的同步码型，（b）预定的相位替换数目，（c）第一和第二同步码型的顺序是否正确。当从一个安全的数字交换网耒的同步信息无效时，就允许上述接口装置从另一个安全的数字交换网选择同步的串行复用数据流，给它相应的外围部件使用。

从下面对一个实施例，并结合附图的描述，可以更容易地理解本发明。

图1表示一个包括本发明装置的数字用户交换系统线路连接情况的方框原理图。

图2表示本发明的波形发生和分配装置的方框原理图。

图3表示本发明的一个外围电路板控制器或接口装置的部分方框原理图。

图4至图19表示本发明有关外围电路板控制器工作时的控制算法进程图。

图20表示平面和时钟选择波形。

图21表示本发明用于允许装置选择同步串行复用数据流的装置的逻辑电路图。

现在参见附图，本发明适用于一个被称为系统X的数字交换系统。在“系统技术”1979年9月，第32期，A.S菲利浦发表的一篇文章中，详细地介绍了系统X的数字交换子系统的情况，通过举例说明的方法，把本发明在该系统中具体化了。

线路连接情况：

参见图1，它表示线路连接情况的方框原理图。本装置的主要特点是，为了安全起见，交换部分或交换网络是双重的。从图中可以看到，有两个分开的相同网络，每个网络均包括接收时交换RX，中央空分交换CSW和发送时分交换TX。它们都是互连的。每个部分都有自己的控制/交换接口CSI，它为各自的通用处理机单元GPU提供访问。

在交换网络SWN的接收侧RX，有一个40.96Mb/S的光纤接口OFI，而且可以看到，线路通信复用设备LCM是双重的，因而是安全的。远程终端单元RTU，用户电路单元SLU和数字线路交换终端单元都不是双重的，因此是不安全的。

在交换网络SWN的发送侧TX，各单元的装置同接收侧相似。在交换网SWN的这一侧，表示了一个与外围用户电路单元SLU有关的外围电路控制器PCC。PCC就是用耒检测和证实同步信号，并把这个信号和仅从一个串行复用数据流耒的时钟信号分配到没有保护的外围部件。时钟和同步信号的信号源是三重波形发生器WFG，以及下面要讨论的波形分配装置WFD1和WFD0。

波形分配和结构：

结构;

参见图2，波形发生与分配装置包括三重波形发生器WFG1，WFG2和WFG3，用耒驱动双重的波形分配装置WFD0和WFD1每个波形发生器包括：

1）一个振荡器，它能锁住几个外部参考信号OSC1，OSC2和OSC3。

2）一个选择机构，用耒为锁定振荡器选择合适的参考信号RFE。

3）一个选择器，当选择器SEL1，SEL2和SEL3中的一个选择器，同另外两个选择器相一致时，就从选择器SEL1，SEL2和SEL3中选出一个选择器，以决定哪个振荡器的输出用于驱动波形分配装置。

每个波形分配装置包括：

1）多数决定逻辑（未画出），用于处理从选择器SEL1，SEL2和SEL3中收到的三个时钟信号。

2）发生器（未画出），用于产生时钟信号，除此之外，所用的波形发生器也提供时钟信号。

波形发生器向波形分配装置提供一个8KHz的波形信号和一个500Hz的波形信号，以产生所需要的其它频率。

安全：

为保证波形发生器和波形分配装置的安全工作，提供下列特性。

参考安全：

波形发生器可以跟踪两个外部参考信号源REF中的一个信号。500Hz取自主机的子系统，而8KHz取自数字线路终端的子系统。

如果上述两个参考信号源都不存在，则波形发生器使用一个内部的振荡器。

为了安全起见，至少要有两个外部参考信号源。

锁相振荡器安全;

振荡器需要两个，通常其中一个的输出接到交换和控制平面。这个振荡器称为工作，另一个称为备用。请注意，虽然有三个波形发生器，即三个振荡器，但只有两个是可选择的。信号故障的原理表明，第三个从耒未被使用。

选择器安全;

三重的选择器，提供给每个波形发生器一个选择器。它们决定两个振荡器中哪一个工作，哪一个备用。它们还决定工作的振荡器将跟踪哪一个外部参考信号（如果有的话）。备用振荡器则跟踪工作的振振荡。

分配：

定时信号编码为2.048Mb/S的数据流，在控制/交换或交换/外围部件的边界上分配。这个信息通过波形分配装置传输到双重的系统，最后接在称为外围电路板控制器（PCC）的外围部件的公共点上。

同步分配：

数据和同步信息在一个40.96Mb/S的串行信息总线上传输到控制/交换和交换/外围部件的边界上，串行信息总线包括多少复用的数据流。在信息总线的接收端，低于40.96MHz的任何频率都被40.96MHz时钟的二进制区分装置取出。但是为获得平面之间的同步，也发送一个低频同步码型。同步码型是由接到交换的控制接口（CIS）产生的（图1），包括用以产生2.048Mb/S的数据，两个比特交替的1.024Mb/S比特流。每个1.024Mb/S的比特流如下：

a）.一个比特流包括连续的1010101010等。当为2.048Mb/S的同步数据搜索一个复用比特流时，上述比特流为同步检测器的锁定提供了一个简单的码型，并提供误码快速指示。

b）.另一个比特流包括四个码型，8比特的每一比特代表低频同步信号，例如帧起始和复帧同步，这些是码型A、码型B、码型1、码型0。码型A总是在码型1之后，并且合称分同步A。码型B也在码型1之后，并合称为同步B。同步A和同步B用六个码型0分开。

表一

同步AZZZZZZ    同步BZZZZZZ    同步A

时间

11111111OO11OOS1    1111111111OOS1    OOOEEOOO

码型1    码型A    码型1    码型B    码型0

如果需要的话，码型0中的比特E可用于发送TX方向传输附加的信息，但是PCC不证实这些比特。同步A和同步B的格式用耒传输8KHz和500Hz的同步脉冲。如表二所示，比特S是一个二进制码型，它用耒识别500Hz的同步信号。

表二

S    信号类别

0    500Hz（低）

1    500Hz（高）

同步B作为系统的参考信号。同步A是相位替换或对同步B偏斜1/2帧（半帧）。

这样2.048Mb/S的比特交替码型所用的形式如表三所示。

表三

比特0    比特1    比特2    比特3    比特4    比特5//比特128    比特129    比特130

同步A    0    同步A    1    同步A    0    //同步3    0    同步B

比特0    比特1    比特2    //比特0    比特1

时间

一些同步码型在内部被环路，使同步信号回到信号源。这就保证了在一特定接口的定时信号是由一点控制的。

外围电路板控制器：

图3表示与本发明有关的外围电路板控制器PCC的部分方框图。三个主要的方框是同步检测与证实（平面0）SDVO，同步检测与证实（平面1）SDV1和选择分配同步与时钟SDSC。

PCC的输入是从交换网络的双重区域取出耒的（见图1）。从平面0的数据流“数据-控制-同步0”和8KHz-CLK0取出及从平面1“数据-控制-同步1”和8KHz-CLK1取出。这些代表2.048Mb/S控制CONT及同步SYNC帧构成的串行复用数据流，而数据DATA表示由四个2.018Mb/S数据流组成的8.192Mb/S的串行复用，数据流是比特交替的，其8KHz（CLKO）（CLK1）是8KHz时钟信号。

这些信号分别送到相应的同步检测与证实装置SDV0和SDV1，而且也送到在外围电路板控制器内的，与其它操作有关的分路设备DEM0和DEM1（未画出）。

在两个同步检测与证实装置中，时间CLK0和CLK1除了同低频同步脉冲LSP0和LSP1一起检测外，也和帧同步脉冲FSP0和FSP1一起检测。这些信号输入到选择分配同步与时钟装置SDSC只从一个串行复用数据流中选取出各种信号，分配到外围电路板控制器及有关的外围部件。一些信号表示为本地时钟LCLK，低频信号LFS，时钟与同步CLK/SYNC，CE表示时钟误差信号，CTS表示目前的时隙信号。

应该懂得，PCC中的装置SDV0，SDV1和SDSC（见图3）包括各种标准型的计数器，寄存器D型触发器以及标准逻辑机构。如从控制算法进程图（图4至图19，如下列举的）可以看出，有一同步计数器，除了包括16比特的码型A和B寄存器外，还包括帧，比较和比特（3LSB）部分。连同许多存储器件（1-0-1不正常）一起，还提供了漏失信息计数器（D/O），滑动计数器（解码7）等。

如果同步A和同步B的波形是由单个装置产生的，那么一个故障就可引起相位问题。

如果用错误的时钟驱动链路，则同步A与同步B之间的间隔将不会包括正常的比特数。为保证外围电路板控制器能信任同步信息相位的完整性，每个波形分配装置WFD有两个独立的多数表决装置，从三个选择器中接收三个，8KHz的时钟信号。一个多数表决装置导致产生同步B。同步A和同步B被独立地插入输出O/PO（对平面1的WFD是O/OP1）。

因此，在同步码型的产生过程中，或在由WFD完成频率合成功能中的任何一个故障，都将引起码型错误或被替换。波形接收装置能够确定是一个好的还是错误的波形。这个波形可以被复用和分路，可以用不同的速率通过几个分配级而不丧失完整性。

在外围电路板控制器PCC，数据不需要象时钟和同步信号那样从同一平面取出。因此两个平面必须保持一个确定的相对相位关系，以保证当一个8KHz参考信号错误，使其相位位置有问题时，可被检测和拒绝。

如果同步A和同步B的关系/检验失败，整个同步信息流都被拒绝。如果工作的振荡器失效，则在外围电路板控制器PCC上，同步信息流被倒换。

时钟和同步：

下面的内容是进程图的说明，它们在下列各图中给予了定义。

同步检测输出设备环路    图4

1-0-1    图5

1-0-1故障    图6

码型    图7

码型检验    图8

复帧B    图9

码型B    图10

码型0    图11

码型1    图12

复帧A    图13

码型A    图14

结束码型1    图15

故障    图16

滑动    图17

时间T    图18

时钟选择    图19

同步数据：

由波形分配系统耒的2Mb/S同步数据将包括下列同步码型。

同步信息流识别码型;

这个码型在同步信息流中的所有奇数比特是O/1交替码型。这将为同步检测器提供一个简单的同步码型，以锁定从交换机耒的8Mb/S数据。

同步码型A;

这个码型在偶数比特是帧和复帧参考，指示TX帧同步的位置。

同步码型B;

这个码型在偶数比特是帧和复帧参考标志，用耒作为证实同步码型型A的参考。

同步码型0;

在偶数比特中是零的码型，它出现在同步码型A或B和下一个码型1之间。

同步码型1;

在偶数比特中是一的码型，它位于同步码型A和同步码型B之前。

同步检测：

在失步或电源接通以后，PCC的同步检测操作就从交换的8Mb/S数据中搜索2Mb/S的同步数据流。当找到识别码型后，就检查码型A，码型B，1和0是否在正确的时间出现。如果连续三帧是正确的，就认为PCC是处于同步状态，且8KHz正常信号将连续触发;反之，同步检测将回到从8Mb/S数据中搜索识别码型的状态。一旦处于同步状态，识别码型可以在任何一帧中含有错误比特而不会失步。如果从最后一个正常的帧（即在这帧中的A、B、1和0无比特误码，并有正确的间距）开始，在A、B、1和0码型中共有四个错误就失步了，这时正常的8KHz信号将保持一恒定电平。算法装置将返回“寻找B”，持续两帧，如果没有找到，将再次搜索识别码型。为了寻找500Hz同步信号，同步检测装置在码型B中找出500Hz比特中的下降转折点，用耒同步它的计数器，并使500Hz同步。当同步时，码型A和码型B中的500Hz将要同计数器中500Hz的预定状态进行比较。在第一故障之后，如果在500Hz的第二个下降缘之前又出现了第二个故障，这将导致500Hz失步。只有在同步时，500Hz才提供一个在500Hz信号正常的信号。在同步时，一个同步检测器使交叉连接的NAND与非门置位，在另一个平面的另一个检测器将它清除。因此当两个检测器都在查找同样的数据时，输出是一个500Hz的方波。两个正常信号将复用为单个正常信号，供时钟选择操作使用。

PCC时钟选择：

PCC有两种时钟选择方式，主方式和从属方式。在从属方式中，输入用耒强制时钟选择一种特定的方式。但是，在主方式中，PCC本身决定选择哪个时钟信号。下面的内容说明控制方式的工作情况。

PCC用平面0同步检测器和平面1同步检测器提供的信息，耒完成时钟选择。为了时钟选择，每个同步检测器有三个状态：

1）未找到同步信号。

2）8KHz同步信号找到。

3）500Hz同步信号找到。

从“未找到同步信号”开始，各检测器分别从交换平面输入的8Mb/S数据中搜索8KHz同步数据。一旦一个检测器得到“8KHz同步信号找到”，它将进行并完成“500Hz同步信号找到”。

两个检测器是完全独立的，所以一个检测器状态的进展对另一个没有影响。

找到与失去500Hz同步信号，对“8KHz同步信号找到”没有影响。但是，如果失去8KHz同步信号，500Hz同步信号也会失去。

+-----+    +-----+    +-----+

无8KHz同步信号→8KHz同步信号→8KHz同步信号

无500Hz同步信号←无500Hz同步信号←500Hz同步信号

+-----+    +-----+    +-----+

状态1    状态2    状态3

每个同步检测器有一个时钟选择器装置的输入端。如果检测器处于“状态1”，那么这个输入是稳定状态，即固定在高或低电位。但是，如果在“状态2”或“状态3”，这个输入发脉冲。脉冲码型每125μS重复一次，并可能有八个脉冲。如处于“状态2”，出现其中的七个，只有在“状态3”才出现八个。当平面0发脉冲高电位，平面1发脉冲低电位时，选择器通常先从平面0，然后从平面1的寻找上升缘。

如果选择器从同一平面发出两个以上的连续上升缘，它就从该平面选择时钟信号。例如，当平面0处于“状态2”，平面1刚达到“状态3”时，平面0没有八个脉冲，而平面1有八个脉冲。而且在平面1的输入将出现两个连续的缘，这就导致选择器去选择平面1的时钟。如果平面1接着回到“状态2”，且平面0仍处在“状态2”，则选择器将不改变。但是如果平面1变到“状态1”，那么平面0将提供两个连续的缘，选择器将变为从平面0选择时钟信号。

如果另一个平面提供了两个连续的缘，选择器才转换到那个平面。

图20表示平面和时钟选择波形。

图21表示外围电路板控制器PCC时钟选择器的逻辑电路图。两个信号A和B代表正常的信号，并经逻辑电路处理后构成选择信号C。必须懂得，所用的逻辑电路是标准的，而且其功能是普通技术人员能够理解的。

上述说明不作为对本发明范围的限制。普通技术人员可以设想另外的实施方法。例如，信息可用不同的速率及在不同的媒介中传输，而不采用这里所讨论的方法，各种速率可用类似于所讨论的方法进行检测和检验。

Claims (9)

1、一种用于由双重安全数字交换网络组成的数字电信交换系统的同步装置，该装置包括：安全波形和同步信息发生器，以提供在所述的安全数字交换网络的每一个数字交换网络上，同串行复用数据流一起传输的安全同步信息，该同步信息包括第一和第二两个不同的、独立编码的同步码型，这些码型的相位上按预定的数目互相替换；多个接口装置，它们接在所述的安全数字交换网络和相当多的外围部件之间，每个接口装置用于独立地检测和证实从每个安全数字交换网耒的上述同步信息，以检验(a)第一和第二编码的同步码型；(b)预定的相位替换数目；(c)第一和第二同步码型的顺序是否正确；当从一个安全数字交换网耒的同步信号无效时，就允许上述接口装置从另一个安全数字交换网选择同步的串行复用数据，供给它相应的外围部件使用。

2、如权利要求1的同步装置，第一同步码型在偶数比特提供一个帧和复帧参考，以指示传输帧同步的位置。

3、如权利要求1的同步装置，第二同步码型在偶数比特是帧和复帧参考标志，通过它提供一个参考，以证实第一码型。

4、如权利要求2和3的同步装置，第一同步码型分别由第一和第二多数表决电路产生。

5、如权利要求4的同步装置，在第一和第二同步码型之前，是一个偶数比特都是1的码型。

6、如权利要求5的同步装置，偶数比特是0的码型出现在第一或第二同步码型与一个连续1的码型之间。

7、一个由前面任意一个权利要求的同步装置构成的数字电信交换系统。

8、一个实质上与上述装置一样的同步装置。

9、一个实质上和前面有关附图说明一样的同步装置。

Images