CN86105367A - 低频数字陷波滤波器 - Google Patents

低频数字陷波滤波器 Download PDF

Info

Publication number
CN86105367A
CN86105367A CN86105367.2A CN86105367A CN86105367A CN 86105367 A CN86105367 A CN 86105367A CN 86105367 A CN86105367 A CN 86105367A CN 86105367 A CN86105367 A CN 86105367A
Authority
CN
China
Prior art keywords
filter
node
output
input
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN86105367.2A
Other languages
English (en)
Other versions
CN1009519B (zh
Inventor
奈杰尔·保罗·戴尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Overseas Ltd
Original Assignee
Plessey Overseas Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB858521378A external-priority patent/GB8521378D0/en
Application filed by Plessey Overseas Ltd filed Critical Plessey Overseas Ltd
Publication of CN86105367A publication Critical patent/CN86105367A/zh
Publication of CN1009519B publication Critical patent/CN1009519B/zh
Expired legal-status Critical Current

Links

Images

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Networks Using Active Elements (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

低频数字陷波滤波器(图1)包括全通网络滤波器(1)和T型滤波器(3)。输入节点(31)与后者反馈连接,并与端输出节点(33)相连接。滤波器(1)的转换函数为A(Z)=[Z-1+K1]/[1+K1Z-1];滤波器(3)的通过量和抽头转换函数为B(Z)=[1+(K2·K4-K3)Z-1]/[1-K3Z-1]和C(Z)=K2Z-1/[1-K3Z-1];这里Z-1是单位延迟算子,K1~K4是乘法器系数。滤波器(3)可用三个乘法器19,21和23及一个延迟单元25联合实现。

Description

本发明是关于低频数字陷波滤波器以及包括这种滤波器的复合滤波器的设计的改进。
有许多数字信号处理(DSP)的应用,其中所需的功能元件之一是抑制任何低频信号的滤波器,可能的话还抑制该信号的任何直流成分。这样一个滤波器的典型应用场合是在被处理的数字信号是一个模拟信号的数字表示,且该模拟信号包含不需要的50赫或60赫信号时。这些信号会是从邻近电源设备线路耦合于系统所产生的信号;常常需要除去这些不需的信号及存在的任何直流成分。
至今已有许多不同的滤波器结构被考虑来实施这样的滤波器,特别是在需要清除的信号的频率大大小于系统采样频率(约1%)的应用场合。在考虑这种结构的适用性时,必须考虑它们的性能的许多方面。譬如为了能保证简易有效的实施,希望滤波器有合理的有规则的结构,并且考虑到价格因素,复杂性要最小。另外一个必要条件是乘法部件要保持最少,最好乘法器系数的字长也为最小,还有导向提高信号字长需要的其他性能考虑。循环滤波器结构倾向于放大任何分层噪声,这样噪声总是跟随在乘法器级后面的舍位处理时产生,通常在信号字长中采用附加位来补偿这种放大,从而使滤波器噪声保持在可接受水平。还必须考虑在滤波器内部结点处的信号大小。一个具有高有效Q-因素的滤波器在其内部结点处会有比输入信号大40dB的信号,在一定的频率上,即使总的增益是1。提高信号字长还可避免限幅。
例如,设想这样一种应用情况,在一个采样频率为8赫的系统内50赫和60赫的信号至少需要衰减25dB,并消除所有直流分量,而使200赫的信号衰减小于0.7dB。
一个包括双二次方节的滤波器将是很有规则且易于实施的。然而这样一个经选择具有最佳噪声和信号增加长性能的滤波器包括多至14个9位乘法器和6个延迟单元。在内部结点处的噪声增益为0d    B情况下,噪声放大约为13d    B,如前所述,信号字长需增加附加3位来补偿滤波器。但应注意到存在许多替换结构,例如,用11个乘法器和5个延迟单元实施的滤波器会具有相当可观的坏信号增长特性。
本发明的目的是提供一个具有合理通用结构的数字滤波器,但与已有的滤波器相比,结构简单,性能相当或更好。
根据本发明提供了一种低频数字陷波滤波器,它包括:
一个输入节点;
一个连接于上述节点的全通网络滤波器,包括至少一个延迟单元,至少一个具有乘法系数为K1的系数乘法器,该滤波器的转换函数A(Z)由由下式给出:
A(Z)=〔Z-1+K1〕/〔1+K1Z-1〕式中Z-1是单位延迟算子;
一个T型滤波器,其输入与上述全通网络滤波器的输出连接,其输出与上述输入节点呈负反馈连接,该T型滤波器包括至少一个延迟单元和至少三个系数乘法器,其乘法系数分别为K2、K3和K4。它的通过量转换函数B(Z)由下式给出:
B(Z)=〔1+(K2·K4-K3)Z-1〕/〔1-K3Z-1〕,并且它的输入至抽头转换函数C(Z)由下式给出:
C(Z)=K2Z-1/(1-K3Z-1);以及
一个端输出节点,它与上述T型循坏滤波器的输出相连接,并连接到上述输入节点。
上述陷波滤波器根据应用情况可与一个直流抑制滤波器串联在一起。
本说明书的附图包括:
图1,是根据本发明实施的一个低频数字陷波滤波器的电路图;
图2,是与图1所示的陷滤波器联合使用的直流抑制滤波器的电路图;
图3,是说明典型的增益频率响应,和使用上述图1、图2所示滤波器的组合所能达到的频率响应的曲线图。
现在参考上述附图,举例描述本发明的实施例。
一个复合带阻滤波器的低频陷波滤波器部件示于图1中,该部件主要包括2个子滤滤器,即一个全通网络滤波器1和一个T型滤波器3。
全通网络滤波器1包括有一个延迟单元5和一个系数乘法器7。该滤波器的转换函数A(Z)由下式给出:
A(Z)=(Z-1+K1)/(1+K1Z-1),其中K1是乘法器7的系数值。滤波器可由标准的循环结构来实现-例如,由RIA.Valerzuela和A.G.Conslantinides合写的题为“用于有效的内插法和取其十分之一的数字信号处理系统”。文章〔见IEE会刊130卷Pt.G No.6(1983.12)第232页〕中所描述的结构,所示的全通网络滤波器1在公共输入延迟单元5和乘法器7之间包括支路节点9和11,还包括连接于延迟单元5和乘法器7的输出处的输出节点13。在延迟单元5的输出和乘法器7的输出之间,以及在乘法器7的输出和延迟单元5之间,分别通过支路节点11和9有交叉连接线15和17。
T型滤波器3与全通网络滤波器1的输出节点13相连接,该滤波器包括3个乘法器19、21和23,其乘法系数分别为K2、K3和K4。滤波器3的转换函数B(Z)和C(Z)由下列二式表示:
B(Z)=〔1+(K2·K4-K3)Z-1〕/〔1-K3Z-1〕(输入至输出);和C(Z)=K2Z-1/〔1-K3Z-1〕(输入至抽头)。
在如图1所示的该滤波器3的实施例中,乘法器19、分支节点27、延迟单元25和乘法器21为串联,而延迟单元25通过支路节点27被乘法器23分流,乘法器21的输出连接到输出节点29,节点29也连接到T型滤波器的输入端以便与输入信号相减。
加上输入节点31和输出端节点33就完成了低频陷波滤波器部件。反馈信号从T型滤波器的延迟单元25和乘法器21之间的信号通路上一点提取,并与输入节点31处的输入相减。从节点31来的输出信号并联地供给全通网络滤波器33的输入和输出节点33,并在节点33处和T型滤波器3的输出信号相加。
图1所示的低频陷波滤波器部件也包括第5个乘法器35,它连接在输出节点33的输出处。这个乘法器的乘法系数K5=1/2。
复合滤波器的直流抑制滤波器部件示于图2。该滤波器部件与上述低频陷波滤波器部件串联连接。它主要包括一个全通网络滤波器1和一个输出节点37,该部件的输入信号并联地供给网络滤波器1和输出节点37。在节点37处输入信号与网络滤波器1的输出信号相减,全通网络滤波器1可以与前面参考图1描述的对应滤波器有相同的结构。但这里乘法器7的乘法系数为K6。在图2所示的直流抑制滤波器中,输出节点37与第7个乘法器39相连接。乘法器39的乘法系数K7=1/2。这一直流抑制滤波器的选择,与它的双二次部件对应物相比较具有更好的性能,且在形式上与陷波滤波器十分类似,从而有可能,更有效地实施。
一个典型的性能说明示于图3。带阻频率为50赫,对200赫以上的频率获得一个水平响应。系数K1~K7的合适的值在下列表1中给出:
表1
系数    值
K1-〔1-3/16〕
K21/16
K31-1/128
K41/4
K51/2
K6-〔1-1/32〕
K71/2
从图3中可以看出,当采用表1中的系数值时就能容易地获得所需的性能。图3说明直流抑制,低频带阻为50赫,在频率为200赫以上有一个接近水平的响应。
下列表给出图1和图2所示2部件结合的性能。
表2
结构:    合理有规则,用简单的全通网络作为滤波器
的基本构成部分。
组成:    7个乘法器,3个延迟单元。
乘法器:    7位,不过7个乘法器中4个的乘法系数仅
仅为以2为府数的幂,但能很简单地实施。
噪声放大:    约10d    B。
内部节点的最大噪声增益:    3d    B
信号字长:    需3位附加位来补偿滤波器
可以看出上述结构以稍差的规则结构为代价,在较普通的结构上作了许多改进。对于给定的信号字长,它没法获得了与以前研究的双二次部分滤波器有相似的性能,但只用了半数存贮单元和半数乘法器,且在许多情况下乘法系数很简单,例如是1/2等。
系数K1~K7可以变化,以满足其他的应用的需要,特别是改变相对于采样频率的陷波滤波器的频率。上述结构的优点之一是许多乘法可以很容易地实现,即使用除以2的级联,甚至在系数改变以符合不同的要求时候也这样。因此,参阅图1和图2,系数K5和K7总是被选择成相等于1/2。如果不是K2和K4都为1/2的幂,以及系数K3与系数K2和K4具有下列关系K3=1-(2·K2K4)的话,通常可以安排K5和K7中的一个值1为1/2。

Claims (13)

1、一种低频数字陷波滤波器,其特征在于包括:
一个输入节点,
一个与这个节点相连接的全通网络滤波器,它包括至少一个延迟单元和至少一个乘法系数为K1的系数乘法器,该滤波器的转换函数A(Z)由下式给出:A(Z)=[Z-1+K1]/[1+K1Z-1],式中Z-1是单位延迟算子;
一个T型滤波器,其输入与全通滤波器的输出相连接,其输出与输入节点呈负反馈连接,该滤波器包括至少一个延迟单元和至少三个系数乘法器,其乘法系数分别为K2、K3和K4,这个滤波器的通过量转换函数B(Z)由下式给出:B(Z)=[1+(K2·K4-K3)Z-1]/[1-K3Z-1],它的输入至抽头转换函数C(Z)由式C(Z)=K2Z-1/(1-K3Z-1)给出,以及
一个端输出节点,它与T型循环滤波器和上述输入节点相连结。
2、一个如权利要求1所述的陷波滤波器,其中所述全通网络滤波器包括一个延迟单元和一个乘法器,二者通过各自的支路节点连接到一个公共输入,在其输出处与输出节点相连接,并且在上述输出和支路节点之间交叉连接。
3、一个如权利要求1或2所述的陷波滤波器,其中所述的T型滤波器包括3个乘法器和一个延迟单元,其中2个乘法器分别连接在延迟单元的每一边,其余一个通过一个支路节点分流跨接在延迟单元上,还包括一个输出节点,使乘法器的输出信号减去从公共输入引入的信号。
4、一个如前述任一项权利要求所述的陷波滤波器,其中与系数K2和K4的系数有关的K3的值可表示为:K3=1-(2·K2·K4),且系数K2和K4都是1/2的幂。
5、一个如前述任一项权利要求所述的陷波滤波器,其中包括一个连接于端节点的第五个乘法器,它是一个除以2的乘法器。
6、一个陷波滤波器,其特征在于事实上它具有如前面参考图1所描述的和如图1所示的那样的结构,那样地配置和适应工作。
7、一个复合滤波器,它包括一个如前面任一项权利要求所述的陷波滤波器,和一个与其串联的直流抑制滤波器。
8、一个如权利要求7所述的复合滤波器,其中直流抑制滤波器包括:
一个公共输入,
一个全通网络滤波器,和
一个与公共输入和全通网络滤波器输出相连接的节点,从而使滤波器输出信号减去输入信号。
9、一个如权利要求8所述的复合滤波器,其中低频陷波滤波器的全通网络滤波器和直流抑制滤波器的全通网络滤波器具有相同的结构。
10、一个如权利要求7至9中任何一项所述的复合滤波器,其中在直流抑制滤波器的输出处包括一个第七个乘法器,它是一个除以2的乘法器。
11、一个复合滤波器,其特征在于事实上它具有如前面参考图1和图2所描述的以及如图1和图2所示的那样的结构,那样地配置和适应工作。
12、一个用于低频陷波滤波器的T型滤波器,其特征在于该滤波器包括至少一个延迟单元和至少3个系数乘法器,其乘法系数分别为K2、K3、和K4,该滤波器的通过量转换函数由式:B(Z)=〔1+(K2·K4-K3)Z-1〕/〔1-K3Z-1〕给出,输入至抽头转换函数C(Z)由式:C(Z)=K2Z-1/(1-K3Z-1)给出,还包括一个与T型循环滤波器的输出和所述输入节点相连接的输出节点。
13、一个如权利要求12所述的T型滤波器,其特征在于包括三个乘法器和一个延迟单元,其中2个乘法器分别连接在延迟单元的每一边,其余一个通过一个支路节点分流跨接在延迟单元上,还包括一个输出节点使从乘法器输出的信号减去从公共输入引入的信号。
CN 86105367 1985-08-28 1986-08-26 低频数字陷波滤波器 Expired CN1009519B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB858521378A GB8521378D0 (en) 1985-08-28 1985-08-28 Digital notch filter
GB8521378 1985-08-28
GB8522643A GB2182513B (en) 1985-08-28 1985-09-12 Low frequency digital notch filter
GB8522643 1985-09-28

Publications (2)

Publication Number Publication Date
CN86105367A true CN86105367A (zh) 1987-02-25
CN1009519B CN1009519B (zh) 1990-09-05

Family

ID=26289707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 86105367 Expired CN1009519B (zh) 1985-08-28 1986-08-26 低频数字陷波滤波器

Country Status (5)

Country Link
JP (1) JPH0693599B2 (zh)
CN (1) CN1009519B (zh)
BG (1) BG46609A3 (zh)
CA (1) CA1288483C (zh)
FI (1) FI91468C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084433B2 (en) 2014-03-13 2018-09-25 Mediatek Inc. Feedforward filter using translational filter
CN111480306A (zh) * 2017-12-13 2020-07-31 瑞典爱立信有限公司 估计光链路的传播延迟差的方法和用于所述方法的装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084433B2 (en) 2014-03-13 2018-09-25 Mediatek Inc. Feedforward filter using translational filter
CN111480306A (zh) * 2017-12-13 2020-07-31 瑞典爱立信有限公司 估计光链路的传播延迟差的方法和用于所述方法的装置
CN111480306B (zh) * 2017-12-13 2023-06-30 瑞典爱立信有限公司 估计光链路的传播延迟差的方法和用于所述方法的装置

Also Published As

Publication number Publication date
FI91468B (fi) 1994-03-15
JPH0693599B2 (ja) 1994-11-16
BG46609A3 (en) 1990-01-15
CA1288483C (en) 1991-09-03
FI863448A0 (fi) 1986-08-26
JPS6251819A (ja) 1987-03-06
FI91468C (fi) 1994-06-27
FI863448A (fi) 1987-03-01
CN1009519B (zh) 1990-09-05

Similar Documents

Publication Publication Date Title
Samueli An improved search algorithm for the design of multiplierless FIR filters with powers-of-two coefficients
Bruton Low-sensitivity digital ladder filters
Lim Design of discrete-coefficient-value linear phase FIR filters with optimum normalized peak ripple magnitude
Adams et al. A new approach to FIR digital filters with fewer multipliers and reduced sensitivity
Kormylo et al. Two-pass recursive digital filter with zero phase shift
Helms Nonrecursive digital filters: Design methods for achieving specifications on frequency response
CN1507159A (zh) δ-∑调制器的输出滤波器以及具备该输出滤波器的数字信号处理装置
Jovanovic Dolecek Comb decimator design based on symmetric polynomials with roots on the unit circle: Two‐stage multiplierless design and improved magnitude characteristic
CN86105367A (zh) 低频数字陷波滤波器
CN1119802A (zh) 数字滤波电路及用于数字滤波电路的信号处理方法
WO1986005048A1 (en) Improvements in or relating to analogue to digital converters
JPS6251820A (ja) デジタルフイルタ
Djokic et al. A new improvement to the Powell and Chau linear phase IIR filters
Gustafsson et al. Design of linear-phase FIR filters combining subexpression sharing with MILP
CA2177664A1 (en) Digital receive filter for communications systems
GB2182513A (en) Low frequency digital notch filter
GB2175167A (en) Digital filters
DE69931849T2 (de) Zeitdiskretes filter
CH655213A5 (de) Sprachverarbeitungsgeraet fuer teilnehmerleitungen.
Barnes Error feedback in normal realization of recursive digital filters
Wang et al. Broad-band matching of multiport networks
Irons Roundoff noise reduction in IIR digital filters via parallel decomposition
KR100628941B1 (ko) 보간필터를 구비한 cic 필터 및 그 설계방법
Dolecek On Improving Comb Aliasing Rejection by Separating Multiple Zeros on Unit Circle
Vaidyanathan et al. Design of doubly-complementary IIR digital filters, using a single complex allpass filter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
C13 Decision
C14 Grant of patent or utility model
C53 Correction of patent of invention or patent application
COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: PLESSEY OVERSEAS CO., LTD. TO: PLESSEY SEMICONDUCTORS CO., LTD.

C19 Lapse of patent right due to non-payment of the annual fee