CN2896525Y - 三维立体胶体制模导线支架 - Google Patents

三维立体胶体制模导线支架 Download PDF

Info

Publication number
CN2896525Y
CN2896525Y CN 200620002952 CN200620002952U CN2896525Y CN 2896525 Y CN2896525 Y CN 2896525Y CN 200620002952 CN200620002952 CN 200620002952 CN 200620002952 U CN200620002952 U CN 200620002952U CN 2896525 Y CN2896525 Y CN 2896525Y
Authority
CN
China
Prior art keywords
wire support
colloid
semiconductor chip
stereo
molding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 200620002952
Other languages
English (en)
Inventor
郑祝良
王继华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elite Advanced Laser Corp
Original Assignee
Elite Advanced Laser Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elite Advanced Laser Corp filed Critical Elite Advanced Laser Corp
Priority to CN 200620002952 priority Critical patent/CN2896525Y/zh
Application granted granted Critical
Publication of CN2896525Y publication Critical patent/CN2896525Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Led Device Packages (AREA)

Abstract

一种三维立体胶体制模导线支架，用以封装半导体芯片以及光、电或磁性组件。在使用时可在装置一片以上的半导体芯片安装固着后，再视需要使用金线或银胶等方式构成与外部的电气连结后，以再加工的方式改变此胶体的金属导线支架的一部分，调整已安装的半导体芯片的位置与角度，从而发挥半导体芯片应用上之特定声学、光学、电气及磁性要求，此种三维立体胶体制模导线支架可以结合声、光、电、磁性收、发及信号处理组件于同一构件内，并符合关联组件的间在空间位置上的特殊需求，以达到精简体积、降低成本以及便于使用等功能。

Description

三维立体胶体制模导线支架
技术领域
本实用新型涉及一种胶体制模(molding)封装结构的导线架，特别是一种三维立体胶体制模导线支架，在完成部分或全部半导体芯片安装固着及电性连结后，可以对导线架进行二次加工或调整，以修正部分芯片及导线架的空间位置及角度。
背景技术
藉由对胶体材料的物质特性的了解与控制，结合精密模具所冲剪制造的金属导线支架，半导体工业界可以用铸造成型方式，大量生产尺寸精确、品质均匀的胶体构装导线架，用来封装半导体芯片，这也是目前封装半导体芯片的主要载体如图1为习知技术传统胶体制模导线支架的剖面立体示意图。
一般而言，目前的胶体构装导线支架，提供了半导体芯片一个保护外壳，以避免机械性的损伤以及环境的污染，胶体的结构提供了装置其内的半导体芯片与外界电气绝缘的效果，金属材质的导接端子11，将外部的电气信号传导到传统胶体制模导线支架10内的打线金垫15，以金线用打线或用银胶黏着的方式与半导体芯片14相连结，使得半导体芯片14能安全的应用在线路上或焊接在电路板上以发挥功能。
其中半导体芯片14与打线金垫15的连结，一般都是使用金线或是铝线应用焊接或是以银胶黏着方式连结，以允许电气信号交流，但是不管使用打线方式或是使用银胶黏着方式，都必须使打线金垫与打线柱或点胶头保持垂直的方向，以确保固着确实，也因为此一施工条件，所以绝大部分封装在传统胶体制模导线支架10内的半导体芯片14，都是安装在同一或是相互平行的水平面上，以方便电气连结，极少数特殊的状况下，同一胶体制模导线架1内的半导体芯片14必需要安装在不同的角度时，就必须将整个传统胶体制模导线支架10旋转，以便使打线金垫垂直于固着装置(机械)的运动方向，以便进行金线连结，这种方式加工不单速率减慢成本增加，而且当需要旋转的角度太大时，可能会因为空间的限制使固着装置无法进行打线。
当涉及声学、光学、磁性及电气组件需耦合交互作用，以达到特定的目的时，各组件之间常常需要安装成特定的角度与极小而准确的距离，以达到最佳的效果，目前的作法大都是将各种性质的组件单独封装，再以各式结构夹持，以达到较佳效果，因此不但体积较大成本较高，而且可能会由于组装的误差而限制了功能的发挥。
因此如果能将一个以上的半导体芯片，以不同高度与角度，安装在同一胶体制模导线架内，并完成电气连结将对应用声学、光学、电气及磁性组件，并需以特定角度及距离以发挥耦合或交链等性质的应用，将具有节省成本缩小体积，以及便于应用等等功效。
发明内容
本发明的目的是提供一种在完成部分或全部半导体芯片安装固着及电性连结后，对导线架进行二次加工或调整，以修正部分芯片及导线架的空间位置及角度，以满足特定需求的三维立体胶体制模导线支架，具有简化制程、缩小体积及降低成本的效能。
本发明的技术方案为：
一种三维立体胶体制模导线支架，其特征在于包括：一胶体制模导线支架，具有至少一芯片安装平面；该芯片安装平面包含一部份镶崁其内的金属材质的区域，部分用来固定一半导体芯片，部分形成供电气连结的复数打线金垫，这些金属都属于至少一导接端子的一部份，并贯穿到该胶体制模封装体导线支架的外部，以形成该导接端子与外部连接；以及一延伸的芯片安装平面，设置于该胶体制模导线支架的一镂空部，并仅以镶崁其内的该金属导线连结及支撑。
所述的胶体制模导线支架系指包含塑料与金属用塑造方式成型且具有两支以上电性独立的金属导线的封装用导线支架。
在完成安装固着该半导体芯片以及电气连结后，对支撑该延伸的芯片安装平面的该金属导线支架进行加工，使之永久变形，以变更装置于其上的半导体芯片的空间位置与角度。
更包含特定形状的一定位零件，来调整或固定该延伸的芯片安装平面部分，确实保持该部分再加工后的位置与角度。
在完成对该延伸的芯片安装平面的位置与角度进行调整后，另外安装封盖，增强对半导体芯片的保护。
在安装该半导体芯片之外亦安装能增进该半导体芯片功能的各式声学、光学、磁学与电气芯片。
所述的延伸的半导体芯片安装平面与所述的胶体制模导线支架之间以镶崁有金属导线的胶体衍柱或可桡性材质连结包覆该金属导线支架。
本发明的技术效果为：
藉由再加工此三维立体胶体制模导线支架，使得其内安装的半导体芯片或半导体芯片间，满足某些声学、光学、电气及磁性耦合或交链等性质的特定应用目的，可以使得其内的半导体芯片将来在应用时，仅使用此单一封装结构，而能达到封装制程简化、封装体积缩小、应用范围扩大及使用成本降低等效果。
附图说明
图1为习知技术传统胶体制模导线支架的剖面立体示意图；
图2为本实用新型三维立体胶体制模导线支架立体剖面图；
图3为本实用新型三维立体胶体制模支架导线的实施例1图；
图4为本实用新型三维立体胶体制模导线支架的实施例2图；
图5为本实用新型三维立体胶体制模导线支架的实施例3图；
图中：
1-胶体制模导线支架； 10-传统胶体制模导线支架；   11-导接端子；
12-芯片安装平面；    121-延伸的芯片安装平面；    13-镶崁的金属面；
14-半导体芯片；    15-打线金垫；    17-金属导线支架；   18-胶体衍柱；
2-影像感测芯片；   3-雷射发光芯片； 4-定位零件；
5-镂空部；         6-上方区域。
具体实施方式
下面结合具体实施例对本实用新型进行详细描述：
实施例1
参阅第图2为本实用新型三维立体胶体制模导线支架立体剖面图与第图3为本实用新型三维立体胶体制模导线支架思维一较佳实施例图，其中该胶体制模导线支架1系以塑造成型方式形成，并与镶崁其内的金属材质的导接端子11结合，于胶体制模封装体内形成一个以上的半导体芯片安装平面12，此平面包含一部份镶崁的金属面13，部分用来固定半导体芯片14，部分形成供电气连结的打线金垫15，这些金属都属于导接端子11的一部份，并贯穿到胶体制模封装体导线支架1的外部形成导接端子11。影像感测芯片2系一种用以接收、感测影像的芯片(Image Sensor Chip)，可以银胶固定在三维立体胶体制模导线支架1的半导体芯片安装平面12上，并用金线以打线方式，完成芯片与周围打线金垫15间必要的电气连结。
一个可见光边射型雷射发光芯片3(Edge-Emitting Laser，EELD)，底部以银胶固定，组合于该三维立体胶体制模导线支架1的镂空部5，其的另外一个延伸的半导体芯片安装平面121上呈电性连接，顶部电极并用金线与打线金垫15连结，以便应用时能以电力驱动，发出激光束，此一延伸的半导体芯片安装平面121部分，与三维立体胶体制模导线支架1之间仅以金属导线支架17连结与支撑如图二A所示。
在完成半导体芯片的安装固着与电气连结后可对半导体芯片安装平面121与三维立体胶体制模导线支架1之间的金属导线支架17进行加工，使之弯曲或旋转并形成永久性的变形如图二B所示，以便使安置于其上的可见光边射型雷射发光芯片3，所发射出的激光束能指向原来安装平面上方的特定角度。
如上所述，该影像感测芯片2及雷射发光芯片3并不一定要设在该三维立体胶体制模导线支架1之同一平面或光平面上，且该影像感测芯片2及发光芯片3的接地平面在电(性)缘上亦可为相接或绝缘，端视使用需求可变更实施。
实施时，系由可见光边射型雷射发光芯片3发出探测光源，投射到三维立体胶体制模导线支架1的上方区域6，当被探测物出现在离三维立体胶体制模导线支架1的适当距离时，从被测物反射的光线就会被影像感测芯片2测得，而完成光学与电气信号的交链。
实施例2
请参阅第图4为本实用新型三维立体胶体制模导线支架另一实施例图，延伸的半导体芯片安装平面121与胶体制模导线支架1之间，是利用一胶体衍柱18包覆金属导线支架17于胶体制模导线支架1的镂空部5中。
实施例3
请再参阅第图5为本实用新型三维立体胶体制模导线支架另一实施例图，是置入特定形状的定位另件4，以崁入或其它固着方式例如胶黏，卡榫或雷射焊接等等方式使延伸的半导体芯片安装平面121与胶体制模导线支架1之间的胶体衍柱强迫弯曲及旋转偏离原位使光线可见光边射型雷射发光芯片3发出探测光源，投射到三维立体胶体制模导线支架1的上方区域6，当被探测物出现在离三维立体胶体制模导线支架1的适当距离时，从被测物反射的光线就会被影像感测芯片2测得，而完成光学与电气信号的交链，并有精确控制及保持的功效以达到同一目的。
由于本实用新型三维立体胶体制模导线支架的胶体制模导线支架1是以射出成型方式制作而为单一的构件，在应用时可以容纳不同功能的半导体芯片，以达到某些声学、光学、电气及磁性耦合或交链等性质及效果，而需要保持的特定距离与角度，芯片的安装与所有的打线金垫，都在具有同一法线分量的平面上，使封装制程快速而且经济，特别在现今电子产品精巧化设计趋势下，系能达成缩小体积效果，扩大半导体芯片耦合或交链接构的应用范围，确实符合产业需求。

Claims (7)

1.一种三维立体胶体制模导线支架，其特征在于包括：
一胶体制模导线支架(1)，具有至少一芯片安装平面(12)；该芯片安装平面(12)包含一部份镶崁其内的金属材质的区域，部分用来固定一半导体芯片(14)，部分形成供电气连结的复数打线金垫(14)，这些金属都属于至少一导接端子(11)的一部份，并贯穿到该胶体制模封装体导线支架的外部，以形成该导接端子(11)与外部连接；以及
一延伸的芯片安装平面(121)，设置于该胶体制模导线支架(1)的一镂空部(5)，并仅以镶莰其内的该金属导线连结及支撑。
2.根据权利要求1所述的三维立体胶体制模导线支架，其特征在于所述的胶体制模导线支架(1)系指包含塑料与金属用塑造方式成型且具有两支以上电性独立的金属导线的封装用导线支架。
3.根据权利要求1所述的三维立体胶体制模导线支架，其特征在于在完成安装固着该半导体芯片以及电气连结后，对支撑该延伸的芯片安装平面的该金属导线支架(17)进行加工，使之永久变形，以变更装置于其上的半导体芯片的空间位置与角度。
4.根据权利要求1所述的三维立体胶体制模导线支架，其特征在于更包含特定形状的一定位零件(4)，来调整或固定该延伸的芯片安装平面部分，确实保持该部分再加工后的位置与角度。
5.根据权利要求1所述的三维立体胶体制模导线支架，其特征在于在完成对该延伸的芯片安装平面(121)的位置与角度进行调整后，另外安装封盖，增强对半导体芯片的保护。
6.根据权利要求1所述的三维立体胶体制模导线支架，其特征在于在安装该半导体芯片之外亦安装能增进该半导体芯片功能的各式声学、光学、磁学与电气芯片。
7根据权利要求1所述的三维立体胶体制模导线支架，其特征在于所述的延伸的半导体芯片安装平面(121)与所述的胶体制模导线支架(1)之间以镶莰有金属导线的胶体衍柱或可桡性材质连结包覆该金属导线支架。
CN 200620002952 2006-02-15 2006-02-15 三维立体胶体制模导线支架 Expired - Lifetime CN2896525Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200620002952 CN2896525Y (zh) 2006-02-15 2006-02-15 三维立体胶体制模导线支架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200620002952 CN2896525Y (zh) 2006-02-15 2006-02-15 三维立体胶体制模导线支架

Publications (1)

Publication Number Publication Date
CN2896525Y true CN2896525Y (zh) 2007-05-02

Family

ID=38066098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200620002952 Expired - Lifetime CN2896525Y (zh) 2006-02-15 2006-02-15 三维立体胶体制模导线支架

Country Status (1)

Country Link
CN (1) CN2896525Y (zh)

Similar Documents

Publication Publication Date Title
CN110278426B (zh) 深度信息摄像模组及其基座组件、电子设备和制备方法
JP6302093B2 (ja) 電子制御装置
US9986354B2 (en) Pre-mold for a microphone assembly and method of producing the same
US5093617A (en) Hall-effect sensor having integrally molded frame with printed conductor thereon
CN1957261A (zh) 电流传感器
JP5277105B2 (ja) カメラモジュール
EP2620757A1 (en) Small form factor microfused silicon strain gage (MSG) pressure sensor packaging
US20060053909A1 (en) Physical quantity sensor, lead frame, and manufacturing method therefor
US9337612B2 (en) Laser component and method for its production
CN1461053A (zh) 导线接合性增强的半导体器件组件
CN1961415A (zh) 灵活的引线框架结构以及形成集成电路封装件的方法
EP2365281A2 (en) Angular rate sensor
CN104733999A (zh) 封装的激光二极管和封装激光二极管的方法
US20150262922A1 (en) Semiconductor device
JP2017092281A (ja) 電子制御装置
CN1871577A (zh) 光电输入设备,制造这种设备的方法,以及借助这种设备测量物体运动的方法
EP0733906A1 (en) Electronic die package assembly having a support and method
CN2896525Y (zh) 三维立体胶体制模导线支架
CN1068457C (zh) 隐埋引线式芯片封装
US20070263367A1 (en) Electronic subassembly, electronic assembly, and method for producing an electronic assembly
CN202120937U (zh) 太阳能组件封装结构
CN107359173B (zh) 图像传感器模组的装配方法
CN103390717A (zh) 叠层led发光模组及制作方法
US7152473B1 (en) Integrated and multi-axis sensor assembly and packaging
CN1159000A (zh) 提高探测精度水平的具有传感元件的传感器组件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070502

EXPY Termination of patent right or utility model