CN2852396Y - 高功率发光二极管封装结构 - Google Patents

高功率发光二极管封装结构 Download PDF

Info

Publication number
CN2852396Y
CN2852396Y CNU200520110456XU CN200520110456U CN2852396Y CN 2852396 Y CN2852396 Y CN 2852396Y CN U200520110456X U CNU200520110456X U CN U200520110456XU CN 200520110456 U CN200520110456 U CN 200520110456U CN 2852396 Y CN2852396 Y CN 2852396Y
Authority
CN
China
Prior art keywords
substrate
diode chip
cylinder
electric terminal
backlight unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNU200520110456XU
Other languages
English (en)
Inventor
林立宸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FENGDING OPTOELECTRONIC Co Ltd
Original Assignee
FENGDING OPTOELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FENGDING OPTOELECTRONIC Co Ltd filed Critical FENGDING OPTOELECTRONIC Co Ltd
Priority to CNU200520110456XU priority Critical patent/CN2852396Y/zh
Application granted granted Critical
Publication of CN2852396Y publication Critical patent/CN2852396Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

一种高功率发光二极管封装结构，对发光二极管提供对外的电气连接和良好的散热，包含一预设有电气接点、中有穿透孔的电路板，一由一柱体与一底板所一体成型构成的、具高热传导性的基座，一中有穿透孔、周边预设有电气接点的基板，以及一透明保护体；实施时，电路板与基板穿过基座的柱体堆栈于基座的底板上，二极管芯片设置基座的柱体顶端，并以导线建立与电路板的电气连接，再于电路板与基板之间建立电气连接，最后再以透明保护体将二极管芯片与导线封固起来。本实用新型还在基座的柱体顶端设置多个二极管芯片，并在电路板与基板上设置对应的多组电气接点而达到多芯片的封装，并因电路板将电气线路的导出构成多功能的线路控制系统。

Description

高功率发光二极管封装结构
技术领域
本实用新型涉及发光二极管，尤其涉及一种高功率发光二极管封装结构。
背景技术
高功率(high power)发光二极管的封装，顾名思义，其最重要的考虑便在于如何妥善处理发光二极管因高功率所产生的高温，以避免其性能与寿命在长期高温下运作而受到的影响。
美国专利6,274,924号提出一种高功率发光二极管的封装结构。这种结构或其类似的做法目前已广为业界所采用。为方便解说起见，美国专利6,274,924号的代表图在此引用为本说明书的图1。如图1所示，此结构主要是将金属的导线架(lead frame)12封固于由绝缘耐高温塑料所构成的胶体中。发光二极管芯片(die)16设置于导热但绝缘的次载具(submount)18上，二者再一同设置于一金属的散热(heat sinking)组件10(通常是一铜柱)上。散热组件10上可设置一反射镜14。散热组件10连同二极管芯片16、次载具18再一起穿置于胶体中预先设置的空间中。二极管芯片16的电极以导线(bonding wire)(未图标)与导线架12连接。最后胶体之上再以预先成型的透明胶质保护镜(lens)20覆盖，其中并注以胶水以保护二极管芯片16与导线，其封装完成的结果如图2所示。由上述可知，其设计的重点在于将高功率二极管芯片16所发出的高温以散热组件10散发到胶体之外。
如图3、图4的俯视与侧视图所示，在实务上，美国专利6,274,924号所揭示的结构通常还要进一步设置于一基板22上，再将导线架12电气连接(例如焊锡26)到基板的电气接24点上，以便于后续与其它电子组件、装置的结合。
综合以上的制程来看，美国专利6,274,924号包覆导线架12的胶体、与保护镜20都需要开模以塑料射出成型的方式事先制成，开模的费用固然是一笔不小的负担，但主要的问题是生产上的弹性低，例如要在图1所示的结构中封装一个以上的二极管芯片116，则胶体与保护镜20势必都要重新开模。而且，基板22除了提供电气连接之外，还要能将金属散热组件10所导出的热能进一步散发出去。但是，基板22通常由铝所构成、再覆以绝缘材料，其本身的导热能力要逊于金属散热组件10，而且因为二者分属两个组件，使得散热的效率受到影响。
实用新型内容
本实用新型的主要目的在于提供一种高功率发光二极管的封装结构，以解决前述现有的封装在散热与制程上的不尽理想之处。
本实用新型的主要目的之一是将发光二极管芯片所产生的热直接导出，而非间接的通过基板来完成，以提高封装的散热效率。
本实用新型的另一主要目的是不需要经过精密的开模来准备导线架与保护镜，而是以现有且非常容易生产、控制的组件与制程来提供二极管芯片电气的连接与保护。
本实用新型的再一目的是可以弹性的提供多个发光二极管芯片封装于同一结构中，以达到更高的亮度以及更灵活多样的应用，而且不需要重新开模，只要以相同的制程即可完成。
为实现上述的目的，本实用新型提供了一种高功率发光二极管封装结构，提供M个发光二极管芯片对外的电气连接与散热，其中，1≤M≤N且N≥1，它至少包含：
一基座，由一高热传导性材质构成，该基座包含一柱体与一底板，该柱体的一第一端与该底板的一表面接合，该柱体的另一第二端的表面积至少大于N个该二极管芯片的面积和，该M个二极管芯片是设置于该柱体的该第二端表面上；
一基板，该基板包含一第一穿透孔与N组第一电气接点，该第一穿透孔的尺寸形状与该柱体相配，该基板是位于该底板的该表面上，该柱体由该第一穿透孔穿过；
一电路板，该电路板具有一第二穿透孔与N组第二电气接点，该第二穿透孔的尺寸形状与该柱体相配，该电路板位于该基板之上，其面积小于该基板，该柱体由该第二穿透孔穿过，该M个二极管芯片的正负极与该N组第二电气接点其中M组之间分别建立有电气连结，该M组第二电气接点则与该基板的该N组第一电气接点其中M组建立有电气连接；以及
一透明保护体，位于该封装结构的最上层，至少将该M个二极管芯片、以及该M个二极管芯片的正负极与该M组第二电气接点之间建立的电气连结包覆在内；
其中，该柱体高度与该基板与该电路板厚度之和大致相同。
换句话说，本实用新型所提供的结构包含一预设有电气接点、中有穿透孔的电路板，一由一柱体与一底板所一体成型构成的、具高热传导性的基座，一中有穿透孔、周边预设有电气接点的基板，以及一透明保护体。实施时，首先将二极管芯片设置于基座的柱体顶端，然后将电路板与基板穿过基座的柱体而堆栈于基座的底板上，接着再以导线建立二极管芯片与电路板的电气连接，再于电路板与基板之间建立电气连接，最后再以透明保护体将二极管芯片与导线保护封固起来。
本实用新型的主要特点是二极管芯片所产生的热是由一体成型的基座柱体传导、然后由大面积的底板直接释放出来，因此散热效率好。
本实用新型的另一主要特点是电路板所提供的生产上的弹性。本实用新型因此可以借着在基座柱体顶端设置多个二极管芯片，并将其正负极适当连结到电路板、基板上所安排好的对应的多组电气接点，即可以相同的结构与相同制程达到多个二极管芯片的封装，不仅可以达到更高的亮度，还可以提供各种灵活的线路控制应用。
关于本实用新型的优点与精神可以借助以下的新型详述及附图得到进一步的了解。
附图说明
图1为一现有的高功率发光二极管封装结构的立体示意图。
图2为图1的封装结构完成后的立体示意图。
图3为图2的封装结构与一基板结合后的俯视示意图。
图4为图2的封装结构与一基板结合后的侧视示意图。
图5为依据本实用新型一实施例的高功率发光二极管封装结构的立体示意图。
图6为图5的封装结构的水平虚线的剖视示意图。
图7为图5的封装结构的俯视示意图。
图8为图5的封装结构用于四个二极管芯片封装的俯视示意图(没有绘出透明保护体以及基板)。
附图标记说明
10      散热组件            12        导线架
14      反射镜              16        发光二极管芯片
18      子载具              20        保护镜
22      基板                24        电气接点
26      焊锡
110     基座                112       柱体
114     底板                120       基板
122     穿透孔              124       电气接点
125     焊锡                126       电气接点
130     电路板              132       穿透孔
134     电气接点            135       导线
136     电气接点            140       二极管芯片
150     透明保护体
具体实施方式
图5为依据本实用新型一实施例的高功率发光二极管封装结构的立体示意图，图6、图7则分别为图5的封装结构的剖视与俯视示意图。如图所示，本实用新型所提出的结构主要包含一预设有电气接点134、136以及一穿透孔132的电路板(PCB)130上、一由一柱体112与一底板114所构成的、具高热传导性的基座110、一中有穿透孔122、周边预设有电气接点124、126的基板120、以及一透明保护体150。
基座110的柱体112与底板114形状不以圆柱形、圆形为限制，其材质多采用高热传导性的金属(例如铜)，其重点在于柱体112与底板114是一体成型所构成(而非以分离的组件接合)，以将二极管芯片140所发出的高热经由柱体传导而直接由大面积的底板所散发出去，以达到良好的散热效率。柱体112的高度应等于或约略大于基板120与电路板130厚度的总和。柱体112顶端的面积至少可以容纳一个二极管芯片140的设置。
基板120的形状与基座110的底板114形状相匹配(因此也不以圆形为限制)，以便固设于基座110的底板114之上。基板120的穿透孔122的尺寸形状与基座110的柱体112匹配，以供基座110的柱体112穿过。基板120一般也是采用金属材质(例如铝)以协助基座110的柱体112与底板114散热。其外涂布有绝缘材料，只有在其周边处设置有二个电气接点124，另外在其内部、位置相对于电路板130的电气接点134处设有相对应的二个电气接点126。每一电气接点124对应于一电气接点126，其间设有预先安排好、隐藏的电气连接路径(如图中所示的虚线)。请注意到，基板120的重点在于提供封装后的二极管芯片140和其它电子组件或装置的电气连接，在其它实施例，其它可以达到相同目的的基板材质、与电气接点设置方式、位置等，都是可能可以采用的做法。另外，基板120的热传导性也非重点，有良好的热传导性固可协助底板114的散热，但就算是采用热传导性差的材质也无妨，因为主要的散热还是通过底板114来进行。
电路板130就是一般常见的电路板，其形状没有特定要求，其尺寸要能设置于基板120内部，而基板120还有足够空间来提供电气连接。穿透孔132的尺寸形状与基座110的柱体112匹配，以供基座110的柱体112穿过。电路板130在其周边处设置有二个电气接点134，另外在适当的位置设有二个电气接点136。每一电气接点134对应于一电气接点136，其间设有预先安排好的电气连接路径(如虚线所示)。电路板130的作用在于以导线将二极管芯片140的正负极连接出来，任何可以达到此一目的的电气接点设置的方式、位置均可采用，不以图示方式为限。
本实用新型在实际进行封装时的过程是，首先以绝缘黏着剂(未图示)或其它适当的公知方式，将二极管芯片140固设于基座110的柱体112的顶端。请注意到，二极管芯片140在运作时产生的高热因此可以直接通过一体成型的柱体112的传导而由底板114所散发出来。
接下来，将基板120、电路板130先后依序穿过基座110的柱体112而堆栈于基座110的底板114上。基板120与底板114之间、以及电路板130与基板120之间可以黏着剂(未图示)或其它适当的公知方式加以固定。电路板130的电气接点134须与基板120的电气接点126对齐。
接着再以导线135将二极管芯片140的正负极(未图标)分别连接到电路板130的电气接点136上。再以焊锡125或其它电气连接的方式将电路板130周边的电气接点134，连接到基板120的电气接点126上。
最后，再以透明保护体150将二极管芯片140、导线135封固起来。透明保护体150的形成方式有很多种，例如直接以环氧树酯灌注、或用环氧树酯以及传统发光二极管的模具来形成、或是用预先射出成型的透明保护镜罩于二极管芯片140、导线135上，再注以胶水或环氧树酯等。透明保护体150的涵盖范围至少包含二极管芯片140与导线135，最大可以到覆盖整个电路板130的表面(因此，也将所有电路板的电气接点134、136覆盖保护起来)。
从上可知，本实用新型所使用的均是常见的组件，其材质也都非常单纯，准备上不需要精密的模具或复杂的制程。另外，在散热方面，本实用新型以一体成型的基座直接将热能通过大面积的底板散发出去，和公知做法的先经过散热组件(铜柱)、再间接的通过散热能力较差的基板来散热相比，本实用新型具有较高的散热效率。
此外，采用电路板130是致使本实用新型具有极高的生产弹性的主要原因。例如，电路板130可以很容易的预先设置N(N≥1)组电气接点，然后借着适当放大基座110柱体112的顶端面积、以及搭配有同样N组电气接点的基板120，本实用新型可以将M(1≤M≤N)个不定数目的多个二极管芯片140，用同一电路板130、基板120、基座110经由前述的过程封装起来，如此便可轻易达到多个二极管芯片140封装在同一封装结构里的效果。图8所示即为封装多个二极管芯片140的俯视示意图。在此例中，M＝N＝4。为了简化起见，图8没有绘出透明保护体150、以及基板120。如图所示，基座110的柱体112顶端表面具有足够的面积容纳最多N个二极管芯片140的布设，而电路板130则具有N组电气接点134、136(基板120虽未绘出，但也会具有N组电气接点124、126)，以分别与最多N个二极管芯片140的正负极连接。而同样的基座110、基板120、电路板130可以用来封装M＝1、M＝2、M=3、或M=4个二极管芯片140，只是当M＜N时，有些电气接点闲置不用。由此可知，本实用新型提供了在成本低廉的架构下极高的生产弹性。
借助以上较佳具体实施例的详述，更加清楚地描述本实用新型的特征与精神，而并非以上述所揭示的较佳具体实施例来对本实用新型的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本实用新型所欲申请的专利范围的范畴内。

Claims (10)

1.一种高功率发光二极管封装结构，提供M个发光二极管芯片对外的电气连接与散热，其中，1≤M≤N且N≥1，其特征在于，它至少包含：
一基座，是由一高热传导性材质构成，该基座包含一柱体与一底板，该柱体的一第一端与该底板的一表面接合，该柱体的另一第二端的表面积至少大于N个该二极管芯片的面积和，该M个二极管芯片设置于该柱体的该第二端表面上；
一基板，该基板包含一第一穿透孔与N组第一电气接点，该第一穿透孔的尺寸形状与该柱体相配，该基板位于该底板的该表面上，该柱体由该第一穿透孔穿过；
一电路板，该电路板具有一第二穿透孔与N组第二电气接点，该第二穿透孔的尺寸形状与该柱体相配、该电路板位于该基板之上，其面积小于该基板，该柱体由该第二穿透孔穿过，该M个二极管芯片的正负极与该N组第二电气接点其中M组之间分别建立有电气连结，该M组第二电气接点则与该基板的该N组第一电气接点其中M组建立有电气连接；以及
一透明保护体，位于该封装结构的最上层，至少将该M个二极管芯片、以及该M个二极管芯片的正负极与该M组第二电气接点之间建立的电气连结包覆在内；
其中，该柱体高度与该基板与该电路板厚度之和相同。
2.根据权利要求1所述的高功率发光二极管封装结构，其特征在于，所述的基座的该柱体与该底板一体成型。
3.根据权利要求1所述的高功率发光二极管封装结构，其特征在于，所述的基座的高热传导性材质为铜。
4.根据权利要求1所述的高功率发光二极管封装结构，其特征在于，所述的基板是以铝为材质，在未有该N组第一电气接点处涂布绝缘材料层。
5.根据权利要求1所述的高功率发光二极管封装结构，其特征在于，所述的M个二极管芯片的正负极与该M组第二电气接点之间建立的电气连结为导线。
6.根据权利要求1所述的高功率发光二极管封装结构，其特征在于，所述的M组第一电气接点与该M组第二电气接点之间建立的电气连结为焊锡。
7.根据权利要求1所述的高功率发光二极管封装结构，其特征在于，所述的M个二极管芯片是以绝缘的黏着剂固设于该柱体的该第二端表面。
8.根据权利要求1所述的高功率发光二极管封装结构，其特征在于，所述的基板与该底板之间、以及该电路板与该基板之间是以黏着剂固定。
9.根据权利要求1所述的高功率发光二极管封装结构，其特征在于，所述的透明保护体是以环氧树酯构成。
10.根据权利要求1所述的高功率发光二极管封装结构，其特征在于，所述的透明保护体为预先射出成型的透明保护镜罩。
CNU200520110456XU 2005-06-24 2005-06-24 高功率发光二极管封装结构 Expired - Fee Related CN2852396Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU200520110456XU CN2852396Y (zh) 2005-06-24 2005-06-24 高功率发光二极管封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU200520110456XU CN2852396Y (zh) 2005-06-24 2005-06-24 高功率发光二极管封装结构

Publications (1)

Publication Number Publication Date
CN2852396Y true CN2852396Y (zh) 2006-12-27

Family

ID=37586351

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU200520110456XU Expired - Fee Related CN2852396Y (zh) 2005-06-24 2005-06-24 高功率发光二极管封装结构

Country Status (1)

Country Link
CN (1) CN2852396Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009049453A1 (fr) * 2007-10-15 2009-04-23 Foshan Nationstar Optoelectronics Limited Liability Company Structure d'encapsulation de del de puissance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009049453A1 (fr) * 2007-10-15 2009-04-23 Foshan Nationstar Optoelectronics Limited Liability Company Structure d'encapsulation de del de puissance

Similar Documents

Publication Publication Date Title
CN1638119A (zh) 电力半导体装置
CN101051665A (zh) 具有阳极化绝缘层的发光二极管封装及其制造方法
CN1586006A (zh) 发光板和载板
CN1898810A (zh) 用于发光器件的封装
CN1943004A (zh) 表面贴装多通道光耦合器
CN101075609A (zh) 发光二极管芯片的封装结构及其方法
CN1901187A (zh) 半导体器件
CN1925141A (zh) 晶片封装结构
CN1298082C (zh) 图像传感器模块
CN101042226A (zh) 大功率led照明灯模组
CN103187409A (zh) 基于引线框架的led阵列封装光源模块
WO2013009082A2 (ko) 광 디바이스용 기판
CN1214800A (zh) Led装置
CN1893061A (zh) 功率电源模块的封装结构
CN1874010A (zh) 一种低热阻的发光二极管封装装置
CN200969348Y (zh) 发光二极管芯片的封装结构
CN2852396Y (zh) 高功率发光二极管封装结构
CN1211817C (zh) 陶瓷电容器装配结构
WO2013089341A1 (ko) 구동회로 및 전원회로 일체형 광 디바이스 및 이에 사용되는 광 디바이스 기판 제조 방법과 그 기판
WO2013165115A1 (ko) 발광 다이오드 패키지 및 그 제조 방법
CN101042498A (zh) 不具有印刷电路板的led背光单元及其制造方法
CN1702862A (zh) 集群发光二极管芯片的封装方法及器件
CN2741195Y (zh) 用于发光二极管的散热基座及封装结构
CN1272854C (zh) 影像感测器及其封装方法
CN201213135Y (zh) 具有高效率散热基板的发光二极管芯片封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee