CN2814499Y - 一种复位电路 - Google Patents
一种复位电路 Download PDFInfo
- Publication number
- CN2814499Y CN2814499Y CN 200520040444 CN200520040444U CN2814499Y CN 2814499 Y CN2814499 Y CN 2814499Y CN 200520040444 CN200520040444 CN 200520040444 CN 200520040444 U CN200520040444 U CN 200520040444U CN 2814499 Y CN2814499 Y CN 2814499Y
- Authority
- CN
- China
- Prior art keywords
- reset
- flash
- cpu
- utility
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本实用新型公开了一种复位电路,在Flash与CPU之间串接一逻辑组合器件,当按下复位按键时,通过逻辑组合器件转换复位信号波形,使CPU不能马上开始复位,而开始Flash的复位,直到Flash复位完成,其BUSY信号变高后,CPU紧接着开始复位,通过RC延迟电路延迟一段时间保证CPU复位成功。本实用新型在进行复位操作时,CPU不会从Flash里读到错误的指令,引起系统发生错误。适用于PDA等信息产品。
Description
技术领域
本实用新型涉及一种适用于PDA(Personal Digital Assistant个人数字助理)等信息产品的复位电路。
背景技术
在PDA等信息产品中,不仅需要对CPU进行复位处理,还需要对Flash(闪存)进行复位,以保证系统死机后,执行复位操作能使系统安全稳定的重新激活开机。目前对CPU和Flash进行复位有以下两种方法:当Flash复位完成的时间大于CPU复位完成的时间时,采用如图1所示的方法。但是它会出现下面的问题:CPU已结束复位动作,并开始读取指令,而这时Flash仍在作复位,所以会产生误动作。为此,可采用如图2所示的方法,以保证Flash复位完成稳定后,通过其BUSY信号指示CPU复位的结束。但是,如果CPU的复位不是电平触发复位(即复位的结束是由电平的改变决定),而是沿触发复位(即复位的结束与电平的改变无关),在此情况下,用图2所示的方法,通过BUSY信号就不能指示CPU复位的结束。这样又会出现下面的问题:一经按下复位按键,CPU就开始复位,并且经过一段时间后结束复位动作,开始读取指令,而这时Flash仍在作复位,直到复位信号变高。这时会引起系统发生错误。
实用新型内容
本实用新型要解决的技术问题是提供一种复位电路,在进行复位操作时,CPU不会从Flash里读到错误的指令,引起系统发生错误。
为解决上述技术问题,本实用新型一种复位电路,Flash的复位端与地线之间串接一复位按键,在Flash与CPU之间串接一逻辑组合器件,该逻辑组合器件的输出输入逻辑关系为:Y=(0)·(2)+(I1)·(I2),所述逻辑组合器件的输入端I0与地线连接,I2与Flash的BUSY信号端连接,在输入端I2与地线之间连接一电阻电容串接的RC延迟电路,RC延迟电路的接点与输入端I1连接,所述逻辑组合器件的输出端Y与CPU的复位端连接,当按下复位按键时,通过逻辑组合器件转换复位信号波形,使CPU不能马上开始复位,而开始Flash的复位,直到Flash复位完成,其BUSY信号变高后,CPU紧接着开始复位,通过RC延迟电路延迟一段时间保证CPU复位成功。
由于本发明采用一逻辑组合器件和RC延迟电路完成复位信号波形的转换及延迟,不管前面的Flash复位时间多长,只有在Flash的复位结束之后,CPU复位动作才能开始,这样就保证了CPU不会从Flash里读到错误的指令,引起系统发生错误。
附图说明
图1是现有的复位电路结构图;
图2是现有的另一种复位电路结构图;
图3是本实用新型的复位电路原理图;
图4是图3所示复位电路的信号波形图。
具体实施方式
下面结合附图对本实用新型作进一步详细的说明。
如图3所示,本实用新型的复位电路,复位按键KA1串接在Flash的复位端与地线之间。它还包括一逻辑组合器件LZ,该逻辑组合器件LZ采用快捷(FAIRCHILD)公司的微型逻辑电路芯片NC7SZ57,其具有三个数据输入端I0、I1、I2,一个输出端Y。所述逻辑组合器件LZ的输入端I0与地线连接,I2与Flash的BUSY信号端连接,在输入端I2与地线之间连接一电阻电容串接的RC延迟电路,电阻R与电容C的接点与输入端I1连接,所述逻辑组合器件LZ的输出端Y与CPU的复位端连接。
逻辑组合器件LZ对Flash的BUSY信号进行转换,使CPU不能马上开始复位。逻辑组合器件LZ的输出输入逻辑关系如下表所示:
输入 | 输出 | ||
I2 | I1 | I0 | Y=(0)·(2)+(I1)·(I2) |
L | L | L | H |
L | L | H | L |
L | H | L | H |
L | H | H | L |
H | L | L | L |
H | L | H | L |
H | H | L | H |
H | H | H | H |
其中,H=高电平 L=低电平
当按下复位按键KA1后,产生Flash的BUSY信号波形如图4所示,它可以分为三个阶段:
T1阶段,I2=H I1=H I0=L Y=H。
T2阶段分为两个小阶段T20和T21:
T20阶段:I2=L I1=H I0=L Y=H;
T21阶段:I2=L I1通过RC延迟电路放电变为L I0=L Y=H。
T3阶段分为两个小阶段T30和T31:
T30阶段:I2=H I1=L I0=L Y=L;
T31阶段:I2=H I1通过RC延迟电路充电变为H I0=L Y=H。从上面的说明可以看出,不管前面的Flash复位时间多长,只有在Flash的复位结束之后,后面的CPU复位动作才能开始,这样保证了CPU不会从Flash里读到错误的指令,引起系统发生错误。
Claims (2)
1、一种复位电路,Flash的复位端与地线之间串接一复位按键,其特征在于:在Flash与CPU之间串接一逻辑组合器件,所述逻辑组合器件的输入端I0与地线连接,I2与Flash的BUSY信号端连接,在输入端I2与地线之间连接一电阻电容串接的RC延迟电路,RC延迟电路的接点与输入端I1连接,所述逻辑组合器件的输出端Y与CPU的复位端连接。
2、根据权利要求1所述的复位电路,其特征在于:所述逻辑组合器件采用微型逻辑电路芯片NC7SZ57。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200520040444 CN2814499Y (zh) | 2005-03-28 | 2005-03-28 | 一种复位电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200520040444 CN2814499Y (zh) | 2005-03-28 | 2005-03-28 | 一种复位电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN2814499Y true CN2814499Y (zh) | 2006-09-06 |
Family
ID=36949585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200520040444 Expired - Fee Related CN2814499Y (zh) | 2005-03-28 | 2005-03-28 | 一种复位电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN2814499Y (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101470501B (zh) * | 2007-12-26 | 2010-12-15 | 珠海中慧微电子有限公司 | 一种延时复位控制电路及方法 |
CN103105915A (zh) * | 2013-02-18 | 2013-05-15 | 广东欧珀移动通信有限公司 | 一种智能终端的复位方法及系统 |
-
2005
- 2005-03-28 CN CN 200520040444 patent/CN2814499Y/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101470501B (zh) * | 2007-12-26 | 2010-12-15 | 珠海中慧微电子有限公司 | 一种延时复位控制电路及方法 |
CN103105915A (zh) * | 2013-02-18 | 2013-05-15 | 广东欧珀移动通信有限公司 | 一种智能终端的复位方法及系统 |
CN103105915B (zh) * | 2013-02-18 | 2016-02-03 | 广东欧珀移动通信有限公司 | 一种智能终端的复位方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105044420B (zh) | 一种数字示波器的波形搜索方法 | |
CN102353891A (zh) | 一种数字集成电路功能测试仪 | |
CN109039307B (zh) | 双沿防抖电路结构 | |
CN102386924A (zh) | 低电压异步逐次逼近模数转换器及转换方法 | |
CN2814499Y (zh) | 一种复位电路 | |
CN204166088U (zh) | 局部放电信号采集装置 | |
CN101135921A (zh) | 多时钟切换装置及其切换方法 | |
CN104750644A (zh) | Dsp的emif读写时序与fpga的avalon读写时序的转换方法 | |
CN101599760A (zh) | 非同步乒乓计数器 | |
CN107066200A (zh) | 一种基于fpga的数据采集方法及数据采集系统 | |
CN110048718A (zh) | 一种数据采集卡 | |
CN101621288B (zh) | 一种pwm输出模式转化为pfm输出模式的电路 | |
CN101470553A (zh) | 触摸屏控制器数据预处理排序电路及方法 | |
CN209656779U (zh) | 一种脉冲测量系统 | |
CN104281082A (zh) | 局部放电信号采集方法和系统 | |
CN101609449A (zh) | 一种基于布鲁姆过滤器的数据块快速比较系统 | |
CN103427803B (zh) | 基于同步电路的滤除毛刺的方法 | |
CN110531146B (zh) | 三相载波通信模块的过零检测装置、方法及计算机存储介质 | |
CN206400291U (zh) | 多通道数据采样装置和系统 | |
CN1937075A (zh) | 数据传送操作完成检测电路和包含其的半导体存储器件 | |
CN102279824A (zh) | 输入接口扩展电路及控制装置 | |
CN201184970Y (zh) | 船舶机舱数据采集嵌入板 | |
CN205080416U (zh) | Plc的输入点的扩展电路 | |
CN104808108A (zh) | 一种基于电力系统的大数据量高速通讯录波系统及方法 | |
CN1167989C (zh) | 用于将非同步脉冲信号转换为同步脉冲信号的同步元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060906 Termination date: 20120328 |