CN2791701Y - 珀耳帖模块 - Google Patents

珀耳帖模块 Download PDF

Info

Publication number
CN2791701Y
CN2791701Y CNU2004200130793U CN200420013079U CN2791701Y CN 2791701 Y CN2791701 Y CN 2791701Y CN U2004200130793 U CNU2004200130793 U CN U2004200130793U CN 200420013079 U CN200420013079 U CN 200420013079U CN 2791701 Y CN2791701 Y CN 2791701Y
Authority
CN
China
Prior art keywords
electrode
substrate
resist pattern
poltier module
semiconductor elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2004200130793U
Other languages
English (en)
Inventor
铃木幸俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Application granted granted Critical
Publication of CN2791701Y publication Critical patent/CN2791701Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种珀耳帖模块，它包括排列在衬底之间并与电极相连的多个热电半导体元件。它由4个步骤制造，即，涂覆步骤，在这一步骤中把抗蚀剂涂覆到衬底上；空洞形成步骤，在这一步中将抗蚀剂变形成具有格子状形状和多个空洞的抗蚀剂图案；电极形成步骤，在这一步中电极在抗蚀剂图案的空洞中形成；和去除步骤，在这一步中将抗蚀剂图案从衬底上去除，其中抗蚀剂是由包括丙烯酸类聚合物，多功能团丙烯酸酯，和光敏剂的丙烯酸抗蚀剂制成的。电极通过使用具有空洞的抗蚀剂图案以一种方式形成和排列，使得用电极厚度D和电极间间隔S确定的高宽比D/S设定为1.25或更大。

Description

珀耳帖模块
技术领域
本实用新型涉及珀耳帖模块。
本申请要求日本专利申请No.2003-369096的优先权，它的内容在这里引入作为参考。
背景技术
珀耳帖模块是热电转换器件，在通以直流电流的条件下它们起热泵作用，从而执行冷却、加热和温度控制。
图22A到22C示出了珀耳帖模块的典型例子，它包括陶瓷衬底2、多个热电半导体元件3、和陶瓷衬底4。其中，热电半导体元件3安排在陶瓷衬底2上，陶瓷衬底4安排在热电半导体元件3的上端上，因此，热电半导体元件3就夹在陶瓷衬底2和4之间。
热电半导体元件3包括多个P型热电半导体元件5和多个N型热电半导体元件6。P型热电半导体元件5和N型热电半导体元件6串联电连接，使得它们的两端与多个铜电极7和8连接，而铜电极7和8又分别附着在陶瓷衬底2和4上。即，每个铜电极7和8与一对P型热电半导体元件5和N型热电半导体元件6连接。此外，与电源E(未示出)连接的引线9与串连电连接的铜电极7的终端铜电极7a连接，以便使直流电流通过。
下面，参考图23A至23F，对附着在上述珀耳帖模块1中的衬底2上的铜电极7的制造方法进行描述，其中附着到衬底4上的另外铜电极8可以用类似方法制造，因此省略对它们的描述。
如图23A所示，用作基底的金属层2a形成在衬底2的上表面上。如图23B所示，一个抗蚀剂10(例如干膜)被涂覆到金属层2a上。如图23C所示，用于实现期望形状转印的光刻技术被用于在抗蚀剂10上产生光化学反应，抗蚀剂10因此变形成具有格子状图案的抗蚀剂图案10a。其中，空洞10b通过起掩模作用的抗蚀剂图案10a来形成。如图23D所示，进行电镀以在空洞10b中形成铜电极7。然后，抗蚀剂图案10a从衬底2上剥离，如图23E所示。最后，在抗蚀剂图案10a下面的金属层2a的指定部分通过蚀刻等方法除去；因此，能够制造出如图23F所示的组合件，其中铜电极7经由金属层2a的剩余部分以预定的间距设置在衬底2上。
下面描述去除抗蚀剂的传统公知的光刻技术。
传统上，光刻技术被用于形成微细且精密的电路图案，这些图案在制造印刷布线板(PWB)、大规模半导体集成(LSI)电路、和液晶显示器(LCD)以及微细加工部件例如光掩模和引线框架中是必需的。
在传统公知的光刻技术中，一种抗蚀剂(即一种光敏树脂化合物，其中一种光敏聚合物材料(或一种光敏高分子材料)被溶解在有机溶剂中)被涂覆在其表面上具有被加工层的衬底上，其中进行预烘烤以蒸发掉多余的有机溶剂，由此形成抗蚀剂膜。光照射到抗蚀剂膜的指定区域上，抗蚀剂膜的被照射部分因此改变了在显影剂中的溶解度。曝光通常利用一个光掩模来进行，光经由光掩模按照指定图案照射到抗蚀剂膜上。然后，显影剂用于溶解和去除抗蚀剂膜的不需要区域，从而一个预定的抗蚀剂图案就形成在衬底上。接着，利用抗蚀剂图案作为掩模加工处理衬底上的被加工层。例如，可以采用不同的处理方法，例如蚀刻、离子注入和掺杂。最后，“不需要的”抗蚀剂图案从衬底上被去除。这在各种文章中已经公开了，例如日本专利申请公报No.2000-66417(见第2页)。
下面参考图24描述珀耳帖模块1的工作原理。
电源(即，电压源)E与铜电极7连接，使直流电流流向N型热电半导体元件6，由此电子从铜电极8向铜电极7移动，从而对应的热能从铜电极8向铜电极7传递。在P型热电半导体元件5中，空穴从铜电极8移动到铜电极7，起到N型热电半导体元件6中电子相同的作用，从而热能从铜电极8传递到铜电极7。这时，当在铜电极7一侧进行充分的放热时，就能够在铜电极8一侧实现连续的吸热作用。
在适用于珀耳帖模块使抗蚀剂图案10a从衬底2剥离的传统公知方法中，使抗蚀剂图案10a膨胀从而在金属层2a与之接合的接合面中产生位置偏移。此中，要求高宽比D/S(它利用电极厚度‘D’和电极间间隔S来计算)设置为1.25或更小。此外，应该建立规定的H≥D的关系(这里‘H’表示抗蚀剂的高度)，从而使电镀层不会从抗蚀剂图案的空洞溢出。
当在D/S＞1.25的条件下从金属层2a剥离抗蚀剂图案10a的时候，抗蚀剂图案10a经受了膨胀但它难于从铜电极7之间的间隔中取出，因为铜电极7与抗蚀剂图案10a的两端相邻从而向内压迫电极间的抗蚀剂图案10a。当抗蚀剂图案10a被强制性地从金属层2a剥离的时候，抗蚀剂图案10a的某些部分必然残留在金属层2a上。由于这个原因，很难实现上述的D/S＞1.25的关系。实际上，试验结果(此后将结合实施例进行描述)表明在D/S＞1.25的条件下剥离以后，残留物会出现在传统公知的抗蚀剂图案中。
为了建立D/S≤1.25的关系，必须相对于电极厚度D(即抗蚀剂图案10a的高度)来增加电极间间隔S(即抗蚀剂图案10a的宽度)，其中安排在珀耳帖模块中的铜电极7的总面积应当受到衬底2总面积的限制。这就限制了在珀耳帖模块1中安装热电半导体元件的总面积。其中，不能增加电子和空穴的数量，而电子和空穴在珀耳帖模块中被用于热传递(或热传导)。换言之，很难制造出能够传递较大热量的高性能珀耳帖模块。
即使抗蚀剂图案10a的宽度S减小，在空洞10b中形成的铜电极7的厚度由于D/S≤1.25的关系而减小，使铜电极7的截面积减小，从而增加了电极电阻和焦耳热，这进而增加了功耗，由此，珀耳帖元件1的性能将变劣。
实用新型内容
本实用新型要解决的技术问题是提供一种高性能的珀耳帖模块，其中高宽比D/S可以设置为1.25或更大。
本实用新型的珀耳帖模块主要包括夹在一对陶瓷制成的电极之间的多个热电半导体元件，其中，热电半导体元件的两端通过铜电极分别附着到衬底上。其中，用电极厚度D和电极间间隔S规定的高宽比D/S被设置成1.25或更大。
珀耳帖模块的制造方法主要包括四个步骤，即，涂覆步骤；其中将抗蚀剂涂覆到衬底的表面上；空洞形成步骤，其中利用光刻技术将抗蚀剂变形成具有多个空洞的格子状形状的抗蚀剂图案；电极形成步骤，其中将多个电极形成在抗蚀剂图案的空洞中；和去除步骤，其中将抗蚀剂图案从衬底上去除，其中作为抗蚀剂，它可以采用包括丙烯酸类聚合物、多功能团丙烯酸脂和光敏剂的丙烯酸抗蚀剂。
因为抗蚀剂图案是利用包括丙烯酸类聚合物、多功能团丙烯酸脂和光敏剂的上述丙烯酸抗蚀剂形成的，就能够使用有机胺溶解在电极形成步骤以后从衬底上剥离的抗蚀剂图案。即，即使当高宽比D/S被设置成1.25或更大，也能完全去除抗蚀剂图案而不留下剥离残留物。此外，抗蚀剂图案是利用具有2Pa.s或更高的高黏滞度的抗蚀剂以格子状形状形成的，这就允许抗蚀剂在衬底上涂覆直到100μm的较大厚度。即，能够增加电极的厚度，换言之，能够增加珀耳帖模块在其侧视图中的总截面面积，由此能够减少电极的电阻。
按照高宽比D/S，当电极间间隔S相对于电极厚度D减小的时候，就能够增加具有格子状形状的抗蚀剂图案的空洞的总面积；因此，能够增加在空洞中形成的电极的总面积。这就增加了附着到电极上并安装在珀耳帖模块中的热电半导体元件的总面积，由此，能够利用较大数量的电子和空穴有效地传递热量。
附图说明
本实用新型的这些和其它目的、方面、和实施例将参照下面的附图进行详细描述，其中：
图1A是根据本实用新型第一实施例的、从下部观看的珀耳帖模块的上衬底的平面视图；
图1B是表示包括多个热电半导体元件的珀耳帖模块的结构的横截面中的部分侧视图；
图1C是从上部观看的珀耳帖模块的下衬底的平面图；
图2A是金属层形成在衬底上的横截面视图，该衬底用于制造如图1A至1C中所示的珀耳帖模块；
图2B是表示抗蚀剂被涂覆到衬底上的金属层的表面上的横截面视图；
图2C是表示利用光刻技术形成具有空洞的抗蚀剂图案的横截面视图；
图2D是表示在抗蚀剂图案的空洞中形成铜电极的横截面视图；
图2E是表示用有机胺溶解并从衬底上去除抗蚀剂图案的横截面视图；
图2F是表示一个组合件的横截面视图，其中金属层的指定部分被去除，从而各电极彼此独立地排列；
图3概略地表示珀耳帖模块的主要部件的布局，用于解释工作原理；
图4是根据本实用新型第一实施例的珀耳帖模块的纵截面视图；
图5是根据本实用新型第一实施例的珀耳帖模块的横截面视图；
图6是表示对于珀耳帖模块的电极间间隔S与吸热值Q之间的关系的曲线图；
图7是表示在对珀耳帖模块的衬底进行冲击试验前和后的电极间间隔S与电阻值变化之间关系的曲线图；
图8是表示在对珀耳帖模块的衬底进行振动试验前和后的电极间间隔S和电阻值变化之间关系的曲线图；
图9是表示对于各种抗蚀剂图案的高宽比D/S和剥离残余面积比之间关系的曲线图；
图10是根据本实用新型第二实施例的珀耳帖模块的纵截面视图；
图11是根据本实用新型第二实施例的珀耳帖模块的横截面视图；
图12是表示对于珀耳帖模块的电极间间隔S和吸热值Q之间关系的曲线图；
图13是表示对珀耳帖模块的衬底进行冲击试验前后的电极间间隔S和电阻值变化之间关系的曲线图；
图14是表示对珀耳帖模块的衬底施加振动试验前后的电极间间隔S和电阻值变化之间关系的曲线图；
图15是表示对于各种抗蚀剂图案的高宽比D/S和剥离残余面积比之间关系的曲线图；
图16是根据本实用新型第三实施例的珀耳帖模块的纵截面视图；
图17是根据本实用新型第三实施例的珀耳帖模块的横截面视图；
图18是表示对于珀耳帖模块的电极间间隔S和吸热值Q之间关系的曲线图；
图19是表示对珀耳帖模块的衬底施加冲击试验前后的电极间间隔S和电阻值变化之间关系的曲线图；
图20是表示对珀耳帖模块的衬底施加振动试验前后的电极间间隔S和电阻值变化之间关系的曲线图；
图21是表示对于各种抗蚀剂图案的高宽比D/S和剥离残留面积比之间关系的曲线图；
图22A是表示从下部观看的珀耳帖模块的上衬底的平面图；
图22B是表示包括多个热电半导体元件的珀耳帖模块的结构的横截面局部侧视图；
图22C是表示从上部观看的珀耳帖模块的下衬底的平面图；
图23A是表示在衬底上形成金属层的横截面视图，该衬底被用于制造图22A至22C所示的珀耳帖模块；
图23B是表示抗蚀剂涂覆到衬底上的金属层上的横截面视图；
图23C是表示应用光刻技术在抗蚀剂上产生光化学反应，抗蚀剂层因此变形成具有空洞的抗蚀剂图案的横截面视图；
图23D是表示进行电镀以在抗蚀剂图案的空洞中形成铜电极的横截面视图；
图23E是表示抗蚀剂图案从衬底上剥离的横截面视图；
图23F是表示一个组合件的横截面视图，在该组合件中，各铜电极排列在用于制造珀耳帖模块的衬底上，其间具有规定的距离；和
图24概略地表示珀耳帖模块的主要部件的布局，用于解释工作原理。
具体实施方式
本实用新型将通过参考附图以举例的方式进行更详细的描述。
图1A至1C概略地表示根据本实用新型的珀耳帖模块。
类似于上述的珀耳帖模块1，珀耳帖模块11包括一个陶瓷衬底12、多个热电半导体元件13、和一个陶瓷衬底14。其中，热电半导体元件13被夹在衬底12和14之间，其中其下端附着到“下”衬底12上，其上端附着到“上”衬底14上。
热电半导体元件13包括多个P型热电半导体元件15和多个N型热电半导体元件16，它们交替地安排并串联地电连接，其中热电半导体元件15、16的两端分别与多个铜电极17和18接合，铜电极17和18又分别附着到衬底12和14上。即，每一个铜电极17和18与一对P型热电半导体元件15和N型热电半导体元件16连接。铜电极17a是串联电连接的各铜电极17的终端，它通过引线19与电源E(未示出)连接，以便使直流电流流过。
下面，将参照图2A至2F对附着到衬底12的铜电极17的制造方法进行描述，其中，附着到衬底14上的铜电极18的制造可与此类似，这里，它的描述被省略。
如图2A所示，衬底12的表面被清洗；然后，在真空状态下通过使用真空蒸发装置或溅射装置在衬底12的整个表面上形成用于安装由铜等制成电极的、作为基底的金属层12a。图2B示出了上述的涂覆步骤，通过旋涂等方法将抗蚀剂20涂覆到金属层12a的整个表面。
抗蚀剂20是包括丙烯酸类聚合物、多功能团丙烯酸脂和光敏剂的丙烯酸抗蚀剂。例如，它的组成如下：丙烯酸类树脂(它的含量比是25％-35％)，多功能团丙烯酸脂(它的含量比是10％-20％)，甲基丙烯酸酯(它的含量比是0.1％-10％)，苯偶姻光敏剂(它的含量比是5％-15％)，和3-甲基甲氧基-丙酸酯(它的含量比是30％-40％)。
图2C表示上述空洞形成步骤，光刻技术被用于形成具有格子状形状的抗蚀剂图案20a，其中抗蚀剂图案20a的高度“H”被设定为等于电极厚度“D”或者更大。这里，抗蚀剂图案20a以一定的宽度(即电极间间隔S)形成，使得高宽比D/S设定为等于或大于1.25。
抗蚀剂20被充分地去除以保留作为掩模的、具有空洞20b的抗蚀剂图案20a。图2D是上述的电极形成步骤，进行铜电镀以便在空洞20b中形成铜电极17。此外，当需要的时候，可以在金属镀层上进行镍电镀；并且在需要的时候，可以在镍镀层上进行金电镀。
图2E所示是上述的去除步骤，利用有机胺，例如二甲亚砜，使抗蚀剂图案20a溶解并从衬底2上被去除。或者，利用例如氧化物等离子体或紫外臭氧进行灰化去除。当在抗蚀剂图案20a和金属层12a之间产生化学反应而产生一个变质层使得抗蚀剂图案20a不能被溶解的时候，最终在去除步骤中要进行灰化去除。
然后，如图2F所示，在去除抗蚀剂图案20a以后暴露在衬底12上的金属层12a的指定部分通过蚀刻等方法被去除；最后，对铜电极17进行热处理，因此消除应力和其变形。
下面参考图3描述珀耳帖模块11的工作原理。
图3的珀耳帖模块11的工作类似于图24所示珀耳帖模块1。当电源(或电压源)E被接通使得直流电流流向N型热电半导体元件16的时候，在N型热电半导体元件16中电子从铜电极18移动到铜电极17，而在P型热电半导体元件15中空穴从铜电极18移动到铜电极17，从而热从铜电极18传递到铜电极17。这时，当在铜电极17一侧的热量充分耗散的时候，在铜电极18一侧能够进行吸热操作。
在上面，通过使用包括丙烯酸类聚合物、多功能团丙烯酸脂、甲基丙烯酸酯、苯偶姻光敏剂、和3-甲基甲氧基-丙酸酯的丙烯酸抗蚀剂，就能够在形成电极层以后在从衬底剥离抗蚀剂图案的时候用有机胺溶解抗蚀剂。这样，高宽比D/S可以增加到1.25或更大而不会产生抗蚀剂的剥离残留物。此外，在抗蚀剂具有2Pa.s或更高的高黏滞度的条件下形成格子状的抗蚀剂图案20a；因此，能够将涂覆到衬底上的抗蚀剂的厚度增加到100μm左右。即，能够增加电极厚度，并能够增加安装在珀耳帖模块中的电极在其侧视图中的总截面面积。因此，能够减少电极的电阻。
因为在珀耳帖模块11中高宽比D/S可能增加，如果电极厚度D是一个常量，就能够减少抗蚀剂图案20a的宽度S，换言之，能够增加在珀耳帖模块11的俯视图中具有格子状的抗蚀剂图案20a的空洞20b中形成的电极17的总面积。即，能够增加在珀耳帖模块中附着到电极上的热电半导体元件的安装总面积。即，能够利用相对大量的电子和空穴有效地传递热能。
铜电极17的上述效能可以类似地用于铜电极18。因此，能够显著地提高珀耳帖模块11的热电转换效率。
在珀耳帖模块11中，电极17和18的总面积增加，从而由于电子和空穴在热电半导体元件15和16中的移动，就有相对大量的热能被传递或交换。这就大大地提高了珀耳帖模块11的热电转换效率，这就因此显著提高了热传递或热传导方面的性能。
由于铜电极17和18的总面积增加，就能够增加铜电极17和衬底12之间的总接触面积，以及增加铜电极18和衬底14之间的总接触面积。此外，能够增加铜电极17和18与热电半导体元件15和16之间的总接触面积。因此能够提高珀耳帖模块11在耐冲击性和耐振动性方面的强度。
和经过膨胀并从衬底剥离的传统所用干膜不同，抗蚀剂图案是在去除步骤中通过溶解或灰化被去除，因此即使当高宽比D/S增加到1.25或更大，也能够实现抗蚀剂图案的剥离而不产生剥离残留物。
上述珀耳帖模块是通过使用具有2Pa.s或更高的较高黏滞度的抗蚀剂制成的；因此，能够以100μm左右的较大厚度把抗蚀剂涂覆在衬底上。这就增加了电极厚度并因此增加了珀耳帖模块在其侧视图中的总截面面积。因此，能够在D/S＞1.25的条件下在衬底上实现“所希望”的抗蚀剂图案。
此外，具有格子状形状的抗蚀剂图案的空洞的总面积增加；因此，能够增加电极的总尺寸，换言之，能够增加珀耳帖模块在其俯视图中的电极的总面积。即，本实用新型提供了一种高性能的珀耳帖模块，它实现了较大量的热能传递。
再者，抗蚀剂20不必限于包括丙烯酸类树脂、多功能团丙烯酸脂、甲基丙烯酸酯、苯偶姻光敏剂、和3-甲基甲氧基-丙酸酯的光敏树脂化合物，因为它仅要求在抗蚀剂图案20a的高宽比设定为1.25或更大的条件下抗蚀剂20具有高黏滞度特性并能够溶解或灰化消除。
下面，详细描述根据第一至第三实施例的珀耳帖模块的性能，其中相同的参考标记用于表示这些实施例中的对应部件。
1.第一实施例
下面描述根据本实用新型第一实施例的珀耳帖模块的性能测试结果。
图4和5是根据第一实施例的珀耳帖模块11，它用于试验中，它的尺寸和规格示于表1中。在珀耳帖模块11中，衬底12和14均具有相同的矩形形状，边长是a1和a2。此外，电极-衬底外周余量d定义了衬底12的外缘端和设置在衬底12内的最外侧的铜电极17的外缘端之间的距离，并且定义了衬底14的外缘端和设置在衬底14内的最外侧的铜电极18的外缘端之间的距离；芯片高度h确定P型热电半导体元件15的高度和N型热电半导体元件16的高度；以及芯片-电极余量t确定铜电极17的外缘端和P型热电半导体元件15或N型热电半导体元件16的外缘端之间的距离。
                            表1
  衬底尺寸a1×a2 10mm×10mm
  衬底外周余量d 100μm
  芯片高度h 1mm
  衬底上电极的数量(P型或N型热电半导体元件的数量) 50(总共98个元件)
  衬底12的起始温度 27℃
  衬底14的起始温度 27℃
  电极高度D 100μm
  电极间间隔S 30μm，50μm，80μm，100μm，150μm，200μm
  芯片-电极余量t 50μm，100μm，150μm
在上面情况中，电极间间隔S确定相邻铜电极17之间的距离以及相邻铜电极18之间的距离。图6是表示电极间间隔S和代表被珀耳帖模块11吸收的热量的吸热值Q之间关系的曲线；图7是表示电极间间隔S和在对衬底12或14施加冲击试验之前和之后的电阻值变化之间关系的曲线图；图8是表示电极间间隔S和对衬底12或14施加振动试验之前和之后的电阻值变化之间关系的曲线图。
冲击试验是根据MIL标准(即，STD-883，2002条件B 1500G 0.5mmSec)进行的；振动试验是根据MIL标准(即，STD-883，2007条件A 20G20-2kHz)进行的。
高宽比D/S是利用铜电极17或18的电极高度D来计算的。图9是表示对于彼此进行比较的各种抗蚀剂图案10a和20a的高宽比D/S和剥离残留面积比之间关系的曲线图。
图6清楚地表示当电极间间隔S变小时，吸热值Q变大，其中对于同一电极间间隔S，吸热值Q随着芯片-电极余量t变小而变大。即，能够通过减少电极间间隔S和芯片-电极余量t两者来增加吸热值Q，因此，实现了珀耳帖模块11的高性能。
图7清楚地表示当电极间间隔S变大时，在冲击试验之前和之后的电阻值变化率变大，其中，对于同一电极间间隔S，随着芯片-电极余量变大，冲击试验之前和之后的电阻值变化率也变大。即，通过使电极间间隔S和芯片-电极间余量t两者都减小，能够抑制珀耳帖模块11由于冲击造成的性能下降。
图8清楚地表示当电极间间隔S变大时，在振动试验之前和之后的电阻值变化率变大，其中，对于同一电极间间隔S，随着芯片-电极余量t变大，在振动试验之前和之后的电阻值变化率也变大。即，通过使电极间间隔S和芯片-电极余量t两者都减小，能够抑制珀耳帖模块11由于振动造成的性能下降。
图9清楚地表示当高宽比D/S变得大于1.25的时候，上述抗蚀剂图案10a的剥离残留面积比变得大于零并迅速增加，而根据本实施例的抗蚀剂图案20a的剥离残留面积比基本上保持在零。即，本实施例的珀耳帖模块11的优点在于，抗蚀剂图案20a可以完全从衬底12(或14)剥离，即使当高宽比D/S变得大于1.25的时候亦是这样。
2.第二实施例
下面描述根据本实用新型第二实施例的大尺寸珀耳帖模块的性能的测试结果。
图10和11是第二实施例的珀耳帖模块11，它进行试验，它的尺寸和规格示于表2中，其中关于衬底12(或14)的边长a1和a2、电极-衬底外周余量d、芯片高度h、和芯片-电极余量t的所有参数设定为与表1中所示的第一实施例的那些参数一致。
                            表2
  衬底尺寸a1×a2 40mm×40mm
  衬底外周余量d 860μm
  芯片高度h 0.81mm
  衬底上的电极数量(P型或N型热电半导体元件的数量) 98(总共194个元件)
  衬底12的起始温度 27℃
  衬底14的起始温度 27℃
  电极高度D 160μm
  电极间间隔S 50μm，100μm，200μm，500μm
  芯片-电极余量t 10μm，20μm，50μm
图12是表示电极间间隔S(它在相邻的铜电极17或18之间进行测量)和表示被珀耳帖模块11吸收的热量的吸热值Q之间关系的曲线图。图13是表示电极间间隔S和对衬底12或14进行冲击试验之前和之后的电阻值变化之间关系的曲线图。图14是表示电极间间隔S和对衬底12或14进行振动试验之前和之后的电阻值变化之间关系的曲线图。顺便提一下，第二实施例中冲击试验和振动试验是按照上述用于第一实施例的标准执行的。
高宽比D/S是用铜电极17或18的电极高度D来计算的。图15是表示对于相互比较的抗蚀剂图案10a和20a的高宽比D/S和剥离残留面积比之间关系的曲线图。
图12清楚地表示随着电极间间隔S变小吸热值Q变大，其中对于同一电极间间隔S，随着芯片-电极余量t变小吸热值Q变大。即，通过使电极间间隔S和芯片-电极余量t两者都减小就能够增加吸热值Q，因此能获得高性能的珀耳帖模块11。
图13清楚地表示，当电极间间隔S变大时，冲击试验之前和之后的电阻值变化率也变大，其中对于同一电极间间隔S，冲击试验前后的电阻值变化率是随着芯片-电极余量变大而变大的。即，通过使电极间间隔S和芯片-电极余量t两者都减小，能够抑制由冲击造成的珀耳帖模块11的性能下降。
图14清楚地表示，当电极间间隔S变大时，在振动试验前和后的电阻值变化率也变大，其中，对于同一电极间间隔S，振动试验前和后的电阻值变化率是随着芯片-电极余量t变大而变大的。即，通过使电极间间隔S和芯片-电极余量t两者都减小，就能够抑制由于振动而造成的珀耳帖模块11的性能下降。
图15清楚地表示当高宽比D/S变得大于1.25时，上述抗蚀剂图案10a的剥离残留面积比变得大于零并且迅速增加，而根据本实施例的抗蚀剂图案20a的剥离残留面积比基本上保持在零。即，本实施例的珀耳帖模块11的优点在于，抗蚀剂图案20a可以完全从衬底12(或14)剥离，即使高宽比D/S变得大于1.25亦是如此。
3.第三实施例
下面描述根据本实用新型的第三实施例的小尺寸珀耳帖模块的性能的测试结果。
图16和17是第三实施例的珀耳帖模块11，它进行了试验，它的尺寸和规格在表3中列出，其中关于衬底12(或14)的边长a1和a2、电极-衬底外周余量d、芯片高度h、和芯片-电极余量t的所有参数设定为与第一和第二实施例的那些参数一致。
                       表3
  衬底尺寸a1×a2   1.2mm×1.2mm
  衬底外周余量d   50μm
  芯片高度h   0.31mm
  衬底上的电极数量(P型或N型热电半导体元件的数量)   6(共10个元件)
  衬底12的起始温度   27℃
  衬底14的起始温度  27℃
  电极高度D  50μm
  电极间间隔S  10μm，20μm，50μm，100μm
  芯片-电极余量t  10μm，20μm，50μm
图18是表示电极间间隔S(它在相邻的铜电极17或18之间进行测量)和代表被珀耳帖模块11吸收的热量的吸热值Q之间关系的曲线图。图19是表示电极间间隔S和对衬底12或14进行冲击试验之前和之后的电阻值变化之间关系的曲线图。图20表示电极间间隔S和对衬底12或14施加振动试验之前和之后的电阻值变化之间关系的曲线图。顺便提一下，第三实施例中的冲击试验和振动试验是根据上述用于第一和第二实施例的标准执行的。
高宽比D/S是利用铜电极17或18的电极高度D来计算的。图21是表示对于相互比较的抗蚀剂图案10a和20a的高宽比D/S和剥离残留面积比之间关系的曲线图。
图18清楚地表示当电极间间隔S变小时吸热值Q变大，其中对于同一电极间间隔S，吸热值Q是随着芯片-电极余量t变小而变大的。即，通过使电极间间隔S和芯片-电极余量t两者都变小就能够增加吸热值Q，因此获得珀耳帖模块的高性能。
图19清楚表示当电极间间隔S变大时冲击试验前后的电阻值变化率变大，其中，对于同一电极间间隔S，冲击试验前后的电阻值变化率是随着芯片-电极余量t变大而变大的。即，通过使电极间间隔S和芯片-电极余量t两者都减小，能够抑制珀耳帖模块11的性能降低。
图20清楚表示当电极间间隔S变大时振动试验前后的电阻值变化率变大，其中，对于同一电极间间隔S，振动试验前后的电阻值变化率是随着芯片-电极余量t变大而变大的。即，通过使电极间间隔S和芯片-电极余量t两者都减小，能够控制珀耳帖模块11的性能降低。
图21清楚表示了当高宽比D/S变得大于1.25的时候，上述抗蚀剂图案10a的剥离残余面积比变得大于零并迅速增加，而根据本实施例的抗蚀剂图案20a的剥离残余面积比基本上保持在零。即，本实施例的珀耳帖模块11的优点在于，抗蚀剂图案20a可以完全从衬底12(或14)剥离，即使高宽比D/S变得大于1.25亦是如此。
由于本实用新型可以几种形式实施而不脱离其精神和实质性特点，所以这些实施例是解说性的而不是限制性的，因为本实用新型的范围是由所附权利要求规定的而不是由前面的描述规定的，因此落在权利要求的界和范围内或这些界和范围的等价物内的所有变化都包括在权利要求之中。

Claims (2)

1.一种珀耳帖模块，其特征在于，包括：
下衬底；
附着在该下衬底上的多个第一电极；
上衬底；
附着在该上衬底上的多个第二电极；以及
多个热电半导体元件，其排列在该下衬底和该上衬底之间，分别与该第一电极和该第二电极连接，
其中该第一和第二电极排列并形成来使得用电极厚度D和电极间间隔S定义的高宽比D/S被设置为1.25或更大。
2.根据权利要求1的珀耳帖模块，其特征在于，该下衬底和该上衬底两者由陶瓷制成。
CNU2004200130793U 2003-10-29 2004-10-28 珀耳帖模块 Expired - Lifetime CN2791701Y (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003369096 2003-10-29
JP369096/03 2003-10-29

Publications (1)

Publication Number Publication Date
CN2791701Y true CN2791701Y (zh) 2006-06-28

Family

ID=34708642

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2004101047656A Expired - Fee Related CN1619423B (zh) 2003-10-29 2004-10-28 珀耳帖模块及其制造方法
CNU2004200130793U Expired - Lifetime CN2791701Y (zh) 2003-10-29 2004-10-28 珀耳帖模块

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2004101047656A Expired - Fee Related CN1619423B (zh) 2003-10-29 2004-10-28 珀耳帖模块及其制造方法

Country Status (2)

Country Link
US (1) US20050146060A1 (zh)
CN (2) CN1619423B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907323B2 (en) * 2002-04-23 2014-12-09 Philip D. Freedman Microprocessor assembly
JP4274134B2 (ja) * 2005-02-15 2009-06-03 ヤマハ株式会社 熱電モジュールおよびその製造方法
JP2006294782A (ja) * 2005-04-08 2006-10-26 Hitachi Ltd 半導体光源装置
US20070101737A1 (en) 2005-11-09 2007-05-10 Masao Akei Refrigeration system including thermoelectric heat recovery and actuation
US7310953B2 (en) * 2005-11-09 2007-12-25 Emerson Climate Technologies, Inc. Refrigeration system including thermoelectric module
KR101524544B1 (ko) * 2008-03-28 2015-06-02 페어차일드코리아반도체 주식회사 펠티어 효과를 이용한 열전기 모듈을 포함하는 전력 소자패키지 및 그 제조 방법
JP2009295878A (ja) * 2008-06-06 2009-12-17 Yamaha Corp 熱交換装置
US20110030754A1 (en) * 2009-08-06 2011-02-10 Laird Technologies, Inc. Thermoelectric modules and related methods
ES2549828B1 (es) * 2014-04-30 2016-07-14 Universitat De València Dispositivo termoeléctrico orgánico, sistema termoeléctrico, método para la fabricación del dispositivo, revestimiento para cerramiento, cerramiento y sistema híbrido solar termoeléctrico

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2729647B2 (ja) * 1989-02-02 1998-03-18 小松エレクトロニクス株式会社 熱電装置の製造方法
US6444893B1 (en) * 1999-06-15 2002-09-03 Yamaha Corporation High-converting efficiency large-mechanical strength thermoelectric module

Also Published As

Publication number Publication date
US20050146060A1 (en) 2005-07-07
CN1619423A (zh) 2005-05-25
CN1619423B (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
CN2791701Y (zh) 珀耳帖模块
CN1575109A (zh) 形成抗焊剂图形的方法
CN1830233A (zh) 制造印刷电路板的方法以及印刷电路板
CN101063816A (zh) 抗蚀剂成分、形成抗蚀剂图案的方法、基板及其制造方法
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
CN1671270A (zh) 制造带式线路基底的方法
CN1866129A (zh) 抗蚀材料及使用了该抗蚀材料的图案形成方法
CN1913749A (zh) 印刷电路板制造方法、印刷电路板用光掩模及光掩模生成程序
CN1268183C (zh) 电子元件及其制造方法
CN1171300C (zh) 带有凸点的布线电路基板的制造方法和凸点形成方法
CN1359141A (zh) 缓冲垫的形成方法、半导体器件及其制造方法、电路基片及电子设备
CN1333562A (zh) 半导体模块及其制造方法
CN1118866C (zh) 制造半导体器件的方法
CN1991578A (zh) 印刷装置和使用该印刷装置的印刷方法
CN1192421C (zh) 衬底元片及软衬底
CN1447423A (zh) 用于在其上安装电子器件的膜片承载带及其制造方法
Rumsby et al. Excimer laser patterning of thick and thin films for high-density packaging
CN1874654A (zh) 焊接方法、电子部件和部件调换方法
CN1574254A (zh) 电镀电极的制作方法
CN1392025A (zh) 高分辨率焊接凸块形成方法
Lee et al. Process development and prototyping for the assembly of led arrays on flexible printed circuit tape for general solid state lighting
CN1183588C (zh) 球栅格阵列封装基板及其制造方法
CN1857920A (zh) 布图图案形成装置及布图图案形成装置的制造方法
CN1392024A (zh) 高分辨率焊接凸块形成方法
CN101030612A (zh) 封装结构与封装方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20141028

Granted publication date: 20060628