CN2750581Y - 通讯波特率可任意设置的串行接口卡 - Google Patents
通讯波特率可任意设置的串行接口卡 Download PDFInfo
- Publication number
- CN2750581Y CN2750581Y CN 200420110671 CN200420110671U CN2750581Y CN 2750581 Y CN2750581 Y CN 2750581Y CN 200420110671 CN200420110671 CN 200420110671 CN 200420110671 U CN200420110671 U CN 200420110671U CN 2750581 Y CN2750581 Y CN 2750581Y
- Authority
- CN
- China
- Prior art keywords
- clock
- interface card
- serial interface
- baud rate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本实用新型公开了一种通讯波特率任意可设的串行接口卡，包括一外围驱动电路、一数字逻辑电路以及一时钟电路，外围驱动电路与数字逻辑电路之间通过并行数据线、以及控制信号线双向连接，时钟电路的时钟信号输出接至数字逻辑电路的时钟输入端，时钟电路采用直接数字频率合成模块，该合成模块产生时钟信号送入数字逻辑电路的时钟输入端。因此，它可以大大增加串行接口卡的灵活性，在使用非标准波特率时，可以不需要对串行接口卡做任何硬件改动，直接通过程序控制就可以改变时钟频率，从而用任意波特率进行串行通信。
Description
技术领域
本实用新型涉及计算机与外围设备之间的连接设备，更具体地指一种通讯波特率任意可设的串行接口卡。
背景技术
串行接口卡主要用于外围设备与计算机之间的串行数据传输与通信连接，以及在采用多台微机处理机组成分级分布控制系统中，各计算机之间的通信。串行接口卡是由时钟电路、外围驱动电路、数字逻辑电路组成，请先参阅图1所示，外围驱动电路将计算机来的并行数据驱动后发送给数字逻辑电路，并将数字逻辑电路转换得到的并行数据接收等待计算机取走。数字逻辑电路在发送数据时将并行数据转换成串行数据，并对有效数据“包装”，即加上起始位、产生奇偶校验位和停止位，再发送出去。接收数据时要将串行输入的数据转换成并行数据，同样要对有效数据进行“包装”(去掉起始位、校验位和停止位)和奇偶校验。使用异步方式还是同步方式，数据字符的位数，有无奇偶校验，是奇校验还是偶校验，停止位的位数等参数其中时钟信号通过时钟电路产生。标准串行接口卡的时钟电路采用晶振产生时钟信号(见图2)。标准串行接口卡能够产生2400bps，4800bps，9600bps等标准波特率的串行信号，但是在实际使用中经常要用到非标准的波特率时就需要改变串行接口卡上的晶振以改变时钟频率，因此需要更换晶振才能使用非标准的波特率，经常更换串行接口卡上的晶振容易损坏串行接口卡，而且更换晶振后，又无法使用原有标准的波特率。
发明内容
本实用新型的目的是针对传统的串行接口卡存在的上述缺点，提供一种通讯波特率可任意设置的串行接口卡，该接口卡可直接通过程序控制就可以改变时钟频率，能使用任意波特率进行串行通信。
为了实现上述目的，本实用新型采用如下技术方案：
一种通讯波特率任意可设的串行接口卡，
包括一外围驱动电路、一数字逻辑电路以及一时钟电路，
外围驱动电路与数字逻辑电路之间通过并行数据线、以及控制信号线双向连接，时钟电路的时钟信号输出接至数字逻辑电路的时钟输入端，
所述的时钟电路采用直接数字频率合成模块，该合成模块产生时钟信号送入数字逻辑电路的时钟输入端。
所述的数字频率合成模块包括数字频率合成器AD9830和比较器U，数字频率合成器AD9830的REFIN端与REFOUT端相并接，D0-D15端、A0-A2端、WR端、MCLK端、Reset端相并接后作为频率控制输入端，PSEL1、PSELO、FSELECT端接地，IOUT端接到比较器U1的正相端，比较器U1的负相端接参考电压，比较器U1的输出端为时钟信号输出端。
由于本实用新型采用了以上的技术方案，串行接口卡采用直接数字频率合成模块代替晶振作为串行接口卡的时钟电路。因此，本实用新型具有其显然的优点，它可以大大增加串行接口卡的灵活性，在使用非标准波特率时，可以不需要对串行接口卡做任何硬件改动，直接通过程序控制就可以改变时钟频率，从而用任意波特率进行串行通信。
附图说明
图1是串行接口卡的方框原理示意图。
图2是串行接口卡中，现有的时钟电路原理示意图。
图3是本实用新型串行接口卡的时钟电路原理示意图。
具体实施方式
请先参见图1，本实用新型的串行接口卡也是一常用的接口卡电路，它包括一时钟电路、一外围驱动电路以及一数字逻辑电路单元。外围驱动电路与数字逻辑电路之间通过并行数据线、以及控制信号线双向连接，时钟电路的时钟信号输出接至数字逻辑电路的时钟输入端。所不同的是，所述的时钟电路采用直接数字频率合成模块，该合成模块产生时钟信号送入数字逻辑电路的时钟输入端，也就是说，时钟电路的输出端产生的频率信号与数字逻辑电路相连接。该串行接口卡采用直接数字频率合成模块生成时钟，通过程序控制可以改变直接数字频率合成模块输出频率，使得串口卡的波特率可以扩展为非标准波特率，
请继续参阅图3所示，本实用新型数字频率合成模块包括数字频率合成器AD9830和比较器U，数字频率合成器AD9830的REFIN端与REFOUT端相并接，D0-D15端、A0-A2端、WR端、MCLK端、Reset端相并接后作为频率控制输入端，PSEL1、PSELO、FSELECT端接地，IOUT端接到比较器U1的正相端，比较器U1的负相端接参考电压，比较器U1的输出端为时钟信号输出端。
在该合成模块中，通过计算机直接发送并行数据到频率控制输入端，改变AD9830的输出频率。AD9830的REFOUT作为参考输入直接接到REFIN简化了硬件设计，将IOUT输出的正弦波信号经过比较器转换成方波信号即可作为时钟电路单元的时钟输出以供数字逻辑单元使用。
AD9830内部有32位相位累加器，含有高性能的D/A转换器，时钟频率高，频率分辨率高，频率跳变速度快。
本实用新型的时钟电路具有的优点是：
输出分辨率小，只要相位累加器的位宽足够大，参考时钟频率足够大，则分辨率可以很小。
输出频率变换时间小，频率合成器的频率变换时间通常为几十个ns。
调频范围大，一个负反馈环的宽带输出参考频率决定了模拟锁相环的稳定的调频范围；合成器是不受稳定性的影响的，在整个频率范围内是可调的。
体积小、集成度高，封装成小面积芯片，占用面积小。
设计和应用方便，不再需要专门的射频设计，简单的数字控制减少了硬件的复杂性。
Claims (2)
1、一种通讯波特率任意可设的串行接口卡，
包括一外围驱动电路、一数字逻辑电路以及一时钟电路，
外围驱动电路与数字逻辑电路之间通过并行数据线、以及控制信号线双向连接，时钟电路的时钟信号输出接至数字逻辑电路的时钟输入端，
其特征在于：
所述的时钟电路采用直接数字频率合成模块，该合成模块产生时钟信号送入数字逻辑电路的时钟输入端。
2、根据权利要求1所述的通讯波特率任意可设的串行接口卡，
其特征在于：
所述的数字频率合成模块包括数字频率合成器AD9830和比较器U，数字频率合成器AD9830的REFIN端与REFOUT端相并接，D0-D15端、A0-A2端、WR端、MCLK端、Reset端相并接后作为频率控制输入端，PSEL1、PSELO、FSELECT端接地，IOUT端接到比较器U1的正相端，比较器U1的负相端接参考电压，比较器U1的输出端为时钟信号输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200420110671 CN2750581Y (zh) | 2004-12-03 | 2004-12-03 | 通讯波特率可任意设置的串行接口卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200420110671 CN2750581Y (zh) | 2004-12-03 | 2004-12-03 | 通讯波特率可任意设置的串行接口卡 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2750581Y true CN2750581Y (zh) | 2006-01-04 |
Family
ID=35823956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200420110671 Expired - Fee Related CN2750581Y (zh) | 2004-12-03 | 2004-12-03 | 通讯波特率可任意设置的串行接口卡 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2750581Y (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103763231A (zh) * | 2014-01-21 | 2014-04-30 | 中国电子科技集团公司第五十八研究所 | 不改变数据传输波特率而增加数据位宽的变速箱电路及工作方法 |
| CN104298315A (zh) * | 2014-10-08 | 2015-01-21 | 北京中科泛华测控技术有限公司 | 智能串口通信卡及其波特率配置方法 |
-
2004
- 2004-12-03 CN CN 200420110671 patent/CN2750581Y/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103763231A (zh) * | 2014-01-21 | 2014-04-30 | 中国电子科技集团公司第五十八研究所 | 不改变数据传输波特率而增加数据位宽的变速箱电路及工作方法 |
| CN103763231B (zh) * | 2014-01-21 | 2017-01-04 | 中国电子科技集团公司第五十八研究所 | 不改变数据传输波特率而增加数据位宽的变速箱电路及工作方法 |
| CN104298315A (zh) * | 2014-10-08 | 2015-01-21 | 北京中科泛华测控技术有限公司 | 智能串口通信卡及其波特率配置方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN201708773U (zh) | 一种任意波形发生器 | |
| CN102495565B (zh) | 一种相控阵雷达天线波束控制装置 | |
| CN100418335C (zh) | 数据传输控制装置及电子设备 | |
| CN1677309A (zh) | 串行总线通信的时钟信号发生器电路 | |
| JP6808641B2 (ja) | パルスベースのマルチワイヤリンクのためのクロックおよびデータ復元 | |
| CN104881390A (zh) | 通过串行并行总线相互转换以减少线缆数量的方法 | |
| CN101592934A (zh) | 可编程逻辑控制器与扩展模块的通信方法 | |
| CN209514613U (zh) | 现场可编程门阵列fpga开发板 | |
| CN109962830A (zh) | 一种基于fpga的高效can总线接口 | |
| CN103870421A (zh) | 一种基于fpga的串行接口和pwm组合应用ip核 | |
| CN2750581Y (zh) | 通讯波特率可任意设置的串行接口卡 | |
| CN108614795B (zh) | 一种usb数据传输的数字实现方法 | |
| CN103179063A (zh) | 一种频移键控调制装置及方法 | |
| CN203014744U (zh) | 一种基于ad9954芯片和fpga的任意信号发生器 | |
| CN100533335C (zh) | 用于串行数据源的数据采样的方法和电路 | |
| CN101938277B (zh) | 倍频系统及实现倍频的方法 | |
| CN104391817A (zh) | 与外围设备同步的电子系统 | |
| CN114756498A (zh) | 芯片、主控芯片、芯片通信方法、芯片阵列及相关设备 | |
| CN1533112A (zh) | V35接口与时分复用接口的时钟信号转换电路 | |
| CN204390459U (zh) | 一种远程抄表装置 | |
| CN1581126A (zh) | Iic总线控制系统及其实现方法 | |
| CN220043496U (zh) | 一种PMC规格的CameraLink图像采集卡 | |
| Li et al. | Research on Improvement of Configurable I2C controller IP Core | |
| CN1203417C (zh) | 分离式串行ata实体层的电路构造 | |
| CN219643912U (zh) | 一种由手机控制的信号发生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060104 Termination date: 20111203 |