CN2715433Y - 核心服务器 - Google Patents

Abstract

本实用新型提供一种基于IP及软交换的技术体系构建而成的核心服务器，其特征在于：包括给各功能模块供电的冗余供电单元、控制单元和分别与该控制单元互联的核心运算处理及交换单元、输入接口处理单元和输出接口处理单元，所述输入接口处理单元将输入的不同格式的数据流处理成统一格式后传入所述核心运算处理及交换单元进行相应的运算处理，经过该相应的运算处理后的数据送入所述输出接口处理单元进行输出处理和数据输出。该核心服务器能够通过广电传输网络实现跨平台的、分组化交换，从而便利于广电节目的交换及切换，并且结构轻巧，便于安装维护。

Description

核心服务器

技术领域

本实用新型涉及数字广电交互系统中的前端播出设备，特别是一种核心服务器，该核心服务器使得基于广电传输网络的跨平台的、分组化交换成为可能。

背景技术

随着近十年来计算技术、芯片技术、通信技术、信息压缩技术的不断发展，促成了信息流的跨平台、大容量、分组化的交换，从而带动了新业务的不但涌现。新业务、新经济推动着人类社会迅猛的进步与发展。

随着下一代网络(NGN)标准的确定，广电网、计算机网、电信网的互联互通正在成为现实，在此大环境下基于广电网的跨平台及多业务运营、分组化的交换有了实现的可能。

现有的数字广电网络设备因其封闭、分散的属性及基于这些属性而构架的技术体系很难满足当前及未来的跨平台的多业务运营及交换的需求，归结如下：封闭性：现有数字广电设备的物理接口仅可与相关的广电设备互联，不能满足当今业务开展而需要的跨平台的广域交换需要；

设备分散：广电节目的播出是一个非常复杂的过程，涉及解复用、复用、视频服务、加扰及QAM调制等众多环节，这其中的每一功能都是一个独立的设备，当数字广播节目增多时就会使得广播设备数量庞大，可靠性、安全性降低，并且难以管理、难以维护。

节目交换困难：现有广电设备的互联主要靠物理接口的硬连接，如果想要实现节目的互换，仅能靠插拔连线，使得安全性及可靠性大大降低。

所以，今天在实现数字广电运营平台的时候，需要考虑在新的技术体系架构下构建的设备，只有这样的广电网络设备才能在满足现状的同时又能支持未来的发展，也就可以避免因重复建设而造成的资源浪费。核心服务器就是在这样的背景下提出的基于广电网络的跨平台的、分组化交换的设备，它基于IP及软交换的技术体系构建，彻底解决了现有设备存在的节目交换及切换困难，并且该设备的高度集成化也使数字广电平台的搭建更加的简洁，大大提升了数字广播系统的安全性可靠性。

实用新型内容

本实用新型针对现有技术中存在的上述缺陷或不足，提供一种基于IP及软交换的技术体系构建而成的核心服务器，该核心服务器能够通过广电传输网络实现跨平台的、分组化交换，从而便利于广电节目的交换及切换，并且结构轻巧，便于安装维护。

本实用新型的技术方案如下：

核心服务器，其特征在于：包括给各功能模块供电的冗余供电单元、控制单元和分别与该控制单元互联的核心运算处理及交换单元、输入接口处理单元和输出接口处理单元，所述输入接口处理单元将输入的不同格式的数据流处理成统一格式后传入所述核心运算处理及交换单元进行相应的运算处理，经过该相应的运算处理后的数据送入所述输出接口处理单元进行输出处理和数据输出。

所述核心运算处理及交换单元采用矩阵式并行运算结构，该单元相应的运算处理是指解复用处理、软交换处理、复用处理及加扰的运算处理。

所述矩阵式并行运算结构采用DSP/FPGA架构。

所述矩阵式并行运算结构由8个独立的数字信号处理器DSP及8个独立的可编程的逻辑器件FPGA组成，用于完成64路实时的节目流的解复用、交换和复用的大数据量的运算处理。

所述核心运算处理及交换单元具备顺序连接的8路解复用器模块、8路复用器模块和8路TS流加扰/加密机模块，所述输出接口处理单元设置有8路QAM调制器模块和ASI输出处理模块。

整体结构设计采用模块化结构，便于任意组合功能及功能模块的路数。

所述输入的不同格式的数据流包括IP数据流、DVB数据流以及本核心服务器自身的磁盘矩阵存储的数据流。

所述冗余供电单元由两组2+1的冗余智能管理的电源模块组成，并由控制单元通过I²C总线进行管理，以保障任一个单元模块损坏都不会影响设备的供电。

所述控制单元采用X86体系架构。

本实用新型的技术效果如下：

由于本实用新型核心服务器，作为基于IP及软交换的数字广电平台的核心设备，打破了当今数字广电设备通行的设备离散的结构，将控制单元，核心运算处理及交换单元，外围接口处理单元即输入接口处理单元和输出接口处理单元，以及冗余供电单元组合在一起，特别是其中核心运算处理及交换单元的设置，使得集成IP软交换池、网络处理、TS流解复用器、TS流统计复用器、TS流加扰/加密机、宽带视频服务器、SAN的区域存储网络、QAM调制器等多种功能于一体成为可能，从而可将来自广电网络、计算机网络等的媒体信息在进行软交换及相应的处理后，通过以太网、ASI接口及IF中频输出接口(QAM调制)，实现视音频节目及数据节目的广播等业务。因此该核心服务器能够通过广电传输网络实现跨平台的、分组化交换，从而便利于广电节目的交换及切换，并且结构轻巧，便于安装维护。

由于核心运算处理及交换单元采用矩阵式并行运算结构，该矩阵架构，可以方便实现各个节目流之间的软交换。由于矩阵式并行运算结构由8个独立的数字信号处理器DSP及8个独立的可编程的逻辑器件FPGA组成，用于完成64路实时的节目流的解复用、交换和复用的大数据量的运算处理，也就是说，在一台设备中可以实现最大512个TS流的软交换处理，同时可以实现最大64个TS流的复用、加扰、及QAM调制处理及输出。

由于整体结构设计采用模块化结构，便于任意组合功能及功能模块的路数；由于输入的不同格式的数据流包括IP数据流、DVB数据流以及本核心服务器自身的磁盘矩阵存储的数据流；由于冗余供电单元由两组2+1的冗余智能管理的电源模块组成，并由控制单元通过I²C总线进行管理，以保障任一个单元模块损坏都不会影响设备的供电；由于控制单元采用X86体系架构；这些都使得本实用新型在技术路线的选择及方案实现上瞄准高端定位，打破传统广电设备离、散的思想，走业务单元分布化、系统管理集中化的设计理念，集技术的先进性与功能的实用性于一体，并且其性价比优于现有的分离的设备。

本产品是一种适用于有线、无线网络传输公司及电视台前端数字广播传输的、基于IP及软交换架构的、并集多种功能于一体的核心播出服务器。本产品在广电前端数字广播传输领域第一次引入了IP及软交换的技术架构，并且第一次在一台设备中集成了IP软交换池、网络处理单元、TS流解复用器、TS流统计复用器、TS流加扰/加密机、宽带视频服务器、SAN的区域存储网络、QAM调制器等功能。通过本产品将来自广电网络、计算机网络及电信网络的媒体信息进行解复用及软交换及相应的处理后，并进行相应的复用、加扰及调制输出后将相应的数据信息输出到广电传输网上。本产品的研制成功可以取代超过20台的当今数字广电设备。本设备可以避免因传统的广电网络设备其特定封闭的、分散的属性与基于这些属性构架的技术体系而造成的运营困难，及难以满足跨平台的多业务运营与交换的需求。本设备集技术的先进性与实用性于一体，在满足现状的同时又能支持未来的发展，也就可以避免因重复建设而造成的资源浪费，对推动国内数字电视行业的发展必将起到积极的作用。

附图说明

图1为本实用新型核心服务器的结构组成框图。

图2为控制单元采用通行的X86体系架构示意图。

图3为核心运算处理及交换单元采用DSP/FPGA架构的矩阵式并行运算结构示意图。

图4为DSP与总线桥的具体连接关系示意图。

图5为DSP与FPGA的具体连接关系示意图。

图6为FPGA组成的码率匹配处理单元与外围接口的连接关系示意图。

图7为外围接口单元的加扰FPGA模块及QAM调制输出模块的连接关系示意图。

图8为外围接口单元-加扰及QAM调制模块原理图。

附图标记列示如下：

1-控制单元；2-核心运算处理及交换单元；3-外围接口处理单元；4-输入接口处理单元；5-输出接口处理单元；6-冗余供电单元。

具体实施方式

下面结合附图对本实用新型作进一步的详细说明。

如图1所示，本实用新型核心服务器，包括给各功能模块供电的冗余供电单元6、控制单元1和分别与该控制单元1互联的核心运算处理及交换单元2、输入接口处理单元4和输出接口处理单元5，输入接口处理单元4将输入的不同格式的数据流处理成统一格式后传入核心运算处理及交换单元2进行相应的运算处理，经过该相应的运算处理后的数据送入输出接口处理单元5进行输出处理和数据输出。输入接口处理单元4和输出接口处理单元5和称为外围接口处理单元3，见图2所示。该核心服务器中的核心运算及交换单元主要是由DSP及FPGA组成的矩阵式多MPU结构，主要完成同时8路的解复用处理、软交换处理、复用处理及加扰得运算处理；外围接口单元由ASI输入、输出处理模块，千兆、百兆网络处理模块，冗余磁盘模块，及QAM调制输出等模块组成，主要完成不同数据源的格式转换；控制单元是由双X86系列的高性能CPU组成的并行控制处理架构，主要完成系统的控制、磁盘管理等；冗余供电单元由两组2+1的冗余智能管理的电源模块组成，完成所有单元的供电。这样组成的基于IP及软交换架构的核心服务器，主要完成：由外围接口处理单元的输入处理模块将外部设备输入的IP数据流、DVB数据流(TS流)以及核心服务器自身磁盘矩阵存储的数据流接收并经接口单元处理成统一的格式后，根据控制单元的指令进行相关的解复处理及软交换处理，交换后的数据经复用、加扰及调制等功能处理后由相应的物理接口的转换并输出。

如图2所示，控制单元是由选用的是高性能的双Intel 2G志强控制处理器组成MPP架构的CPU单元，该单元通过高速的MBUS总线与核心处理单元及外围接口单元进行数据调度及控制。由于控制单元是采用通行的X86体系架构，因此此处重点说明控制单元与核心运算及处理单元、外围接口单元的连接关系。控制单元通过外围接口单元将接收到命令进行解析，并将数据缓存到SDRAM中，之后根据指令将数据及指令送入核心运算及交换单元进行处理，处理完成的数据送入外围接口单元进行输出处理并将数据输出。SDRAM采用高速的DDR接口，其容量高达1G；硬盘(harddisk)主要用来存放操作系统及应用程序。

如图3所示，核心运算处理及交换单元由8个独立的DSP及8个独立的FPGA组成的矩阵式并行运算结构，该运算单元可以完成64路实时的节目流的解复用、交换、复用的大数据量的运算处理；由于其构成为矩阵架构，因此可以方便实现各个节目流之间的软交换。主要有三种工作模式，以下将逐一介绍：

模式一：核心运算及交换单元通过高速的多媒体处理总线从外围接口单元的千兆以太网读入32位TS码流数据，TS码流经过解包、多路复用、重新打包、32/8位转换及加扰等处理，转化成8路彼此独立的8位TS码流，分别通过8个8位HOST接口(VME48)输出到外围接口单元。外围接口单元通过这8个HOST(VME48)接口读取TS码流，并经过加扰及8路独立的调制模块输出。

模式二：核心运算及交换单元也可通过高速的多媒体处理总线从外围接口单元的8路标准DVB-ASI输入接口获取TS码流。8路TS码流独立经过串/并转换、8/32位转换处理，然后与从千兆以太网获取的32位TS码流进行一同进行解包、并根据需求进行软交换切换，然后再进行多路统计复用、打包、32转8位转换等处理，同样分成8路，通过8个8位HOST接口(VME48)输出到外围接口单元，并经过加扰及8路独立的调制模块输出。

模式三：核心运算及交换单元通过高速的多媒体处理总线从磁盘存储阵列读入32位TS码流数据，8路TS码流独立经过串/并转换、8/32位转换处理，然后与从千兆以太网获取的32位TS码流进行一同进行解包、并根据需求进行软交换切换，然后再进行多路统计复用、打包、32转8位转换等处理，同样分成8路，通过8个8位HOST接口(VME48)输出到外围接口单元，并经过加扰及8路独立的调制模块输出。

从图3中可以看出核心运算及交换单元主要由三部分组成：1、多媒体处理总线单元；2、8路DSP单元组成核心交换及运算单元。3、8路FPGA组成运算及接口单元。多媒体处理总线单元(2.1)由两个透明的三端总线桥构成，每一总线桥的的主边(PRIMARY)符合3.3V、64BIT、66MHz、2.2版PCI总线接口协议，它的副边(SECONDARY)可扩展出4路3.3V、32BIT、66MHz的总线接口，分别与4个DSP单元构成四路独立的数据处理通路。图4示出了DSP与总线桥的具体连接关系，图5示出了DSP与FPGA的具体连接关系。8路DSP单元组成核心交换及运算单元。DSP选用TI公司的TMS320C6205(见图4和图5所示)，它的运算能力最高可以达到1600MIPS，JTAG是它的调试接口。EEPROM是它的PCI总线的配置存贮器。每一路DSP具有标准的2.2版PCI总线接口，与PCI总线桥的副边及ASI输入接口连接。每一路DSP把来自ASI输入接口的数据经解复处理与来自总线桥的数据进行交换处理，然后将数据进行复用处理，复用处理后的数据通过EMIF接口送给FPGA进行加扰处理。8路FPGA组成码率匹配处理单元。每一路FPGA单元对来自ASI输入接口及DSP的数据进行相应的码流匹配处理。如图6所示，处理完成的数据通过VME48总线传送给对应的输出接口单元进行QAM调制输出。图6示出了FPGA组成的码率匹配处理单元与外围接口的连接关系，图7示出了外围接口单元的加扰FPGA模块及QAM调制输出模块的连接关系，如图6所示，FPGA选用XILINX公司的XS2S200E。主要完成如下功能：1、ASI通道：从ASI接口获取8位TS数据流，经过8/32位转换单元后用EMIF接口(SDRAM Interface)送出给DSP。2、QAM通道：从DSP的EMIF接口(SDRAM Interface)获取32位多路复用打包的TS码流，经过32/8转换单元后转换为8位TS码流，放入到的FIFO缓冲区。由外围接口单元的FPGA模块通过8位HOST接口(VME48)读取。外围接口单元主要完成核心处理及交换单元与外界设备之间的数据传输与控制。外围接口单元通过高速的多媒体处理总线与核心运算及交换单元进行高速的数据传输及控制通讯。这其中包括8路的ASI输入接口，2路千兆以太网接口及8路的ASI输出接口，8路的QAM输出接口模块。如图7所示，外围接口单元的核心部分-加扰及QAM调制输出模块。核心处理单元的FPGA将处理过的数据流通过VME48总线由外围接口单元的FPGA模块读入，在FPGA中实现加扰功能，并且把加扰后的数据输出到QAM调制模块或ASI输出模块。图8示出了外围接口单元-加扰及QAM调制模块原理。FPGA选用XILINX公司的XS3S400E主要完成与核心运算及交换单元的接口处理加扰。E2PROM主要用来存储FPGA的程序，上电复位后对FPGA进行程序加载。加扰后的数据(TS流)由并行总线同时输出到QAM模块与ASI模块。QAM模块主要采用Broadcom公司的BCM3033，通过I2C总线对其进行相关的设置与控制，调制后的数据进行滤波输出；加扰后的数据可同步输出到ASI模块，ASI输出模块可完成数据的并串转换并经隔离变换输出。下图是通道0的原理图，其他7个通道的原理与通道0相同。

冗余供电单元由两组2+1的冗余智能电源组成，并由控制单元通过I²C总线进行管理，保障任一个单元模块损坏都不会影响设备的供电。

本实用新型的有益效果是，在广电前端设备中第一次采用了基于IP及软交换的技术架构，并且集多种功能于一体，可以避免因传统的广电网络设备其特定封闭的、分散的属性与基于这些属性构架的技术体系而造成的运营困难，及难以满足跨平台的多业务运营与交换的需求。本核心服务器，集IP软交换池、网络处理单元、TS流解复用器、TS流统计复用器、TS流加扰/加密机、宽带视频服务器、SAN的区域存储网络、QAM调制器等功能于一体。并且在一台设备中可以实现最大512个TS流的软交换处理，同时可以实现最大64个TS流的复用、加扰、及QAM调制处理及输出；每种功能又具备多路模块，具备8路解复用器模块、8路复用器模块、8路TS流加扰/加密机模块、8路QAM调制器模块等；整体结构设计采用模块化结构，可以任意组合功能及功能模块的路数；软交换、解复用及复用功能是由数字信号处理器实现的，数字信号处理器DSP是美国德州仪器公司生产的芯片，其型号为TMS320C620X系列；加扰功能是由可编程的逻辑器件实现的，可编程的逻辑器件FPGA是美国XILINX公司生产的芯片，其型号为XC2S200及XS3S400系列；可以同时输出8路调制后的信号(8路IF中频信号)及8路ASI信号。总之，本设备集技术的先进性与实用性于一体，在满足现状的同时又能支持未来的发展，也就可以避免因重复建设而造成的资源浪费，对推动国内数字电视行业的发展必将起到积极的作用。

以上所述，仅为本实用新型的优选实施方式。应当指出，对于本领域的技术人员来说，依据本实用新型同样的发明创造原理，还可以做出许多变型和改进，但是这些均落入本实用新型的保护范围。

Claims (9)

1.核心服务器，其特征在于：包括给各功能模块供电的冗余供电单元、控制单元和分别与该控制单元互联的核心运算处理及交换单元、输入接口处理单元和输出接口处理单元，所述输入接口处理单元将输入的不同格式的数据流处理成统一格式后传入所述核心运算处理及交换单元进行相应的运算处理，经过该相应的运算处理后的数据送入所述输出接口处理单元进行输出处理和数据输出。

2.根据权利要求1所述的核心服务器，其特征在于：所述核心运算处理及交换单元采用矩阵式并行运算结构，该单元相应的运算处理是指解复用处理、软交换处理、复用处理及加扰的运算处理。

3.根据权利要求2所述的核心服务器，其特征在于：所述矩阵式并行运算结构采用DSP/FPGA架构。

4.根据权利要求2所述的核心服务器，其特征在于：所述矩阵式并行运算结构由8个独立的数字信号处理器DSP及8个独立的可编程的逻辑器件FPGA组成，用于完成64路实时的节目流的解复用、交换和复用的大数据量的运算处理。

5.根据权利要求1所述的核心服务器，其特征在于：所述核心运算处理及交换单元具备顺序连接的8路解复用器模块、8路复用器模块和8路TS流加扰/加密机模块，所述输出接口处理单元设置有8路QAM调制器模块和ASI输出处理模块。

6.根据权利要求1-5之一所述的核心服务器，其特征在于：整体结构设计采用模块化结构，便于任意组合功能及功能模块的路数。

7.根据权利要求1所述的核心服务器，其特征在于：所述输入的不同格式的数据流包括IP数据流、DVB数据流以及本核心服务器自身的磁盘矩阵存储的数据流。

8.根据权利要求1所述的核心服务器，其特征在于：所述冗余供电单元由两组2+1的冗余智能管理的电源模块组成，并由控制单元通过I²C总线进行管理，以保障任一个单元模块损坏都不会影响设备的供电。

9.根据权利要求1所述的核心服务器，其特征在于：所述控制单元采用X86体系架构。

Images