CN201341199Y - 一种双ip接口的视频监控多路编解码系统 - Google Patents

Abstract

本实用新型公开了一种适用于视频监控的双IP接口多路视频编解码系统，包括若干视频编码模块，一双IP主控模块连接于所述视频编码模块；若干视频解码模块，和另一双IP主控模块连接于所述视频解码模块，所述双IP主控模块包含一多路数字视频流复用模块和一命令解析模块，分别连接一千兆IP接口和一百兆IP接口，从而使图像流与控制流在物理和逻辑上彼此独立地通过上述千兆和百兆IP接口分别传输。具备多路视频接口能力；双IP接口使图像流与控制流在物理和逻辑上彼此独立，将视频业务流和控制流分开处理，增加了系统的稳定性、可靠性和灵活性。

Description

一种双IP接口的视频监控多路编解码系统

技术领域

本实用新型涉及一种双IP接口的视频监控多路编解码系统，属于网络数字视频监控技术领域。

背景技术

随着计算机技术、网络技术和多媒体技术的发展，视频监控系统正朝着数字化、网络化的方向发展，数字化视频监控系统逐渐占据了市场，数字视频监控技术也得到迅猛发展，同时伴随以太网传输带宽的增加，人们对数字视频编解码设备提出了更高的要求，包括：多路视频接入(或输出)；千兆以太网接入；单点或组播发送方式；可靠灵活的控制和信息反馈。

视频监控的实时性决定了必须以流媒体技术实现视频传输服务，关键是解决数字视频压缩、编码和传输技术问题。数字视频编解码的目标是实现高压缩比、适应从窄带到宽带的网络宽度、低延迟和高质量。

目前现有的绝大多数网络数字视频监控设备每传输一路视频信号需要交换机提供一个以太网接口，如果需要几十路的视频信号输出就需要连接几十路交换机接口，所需的交换机数量非常多，导致成本增加、维护困难；如果要实现大范围的远程监控，硬件成本更是高昂。

另外，在现有的视频监控设备所采用的单机单板的方式往往还会造成系统模块化程度不够，系统控制和配置不够灵活方便，给维护和检修带来困难；再有，其控制部分都是与视频流共用同一IP通道不利于控制命令的及时响应，那么在视频业务流传输量大的情况下，对控制流的响应会延时甚至丢失，使可靠性下降，对视频监控的可控、可管理、大规模运营是非常不利的。

发明内容

本实用新型的主要目的是针对现有技术的不足提出一种具有双IP接口多路视频监控编解码系统，通过视频编码模块接入多路模拟视频信号，IP主控模块将接收的视频流经过时分复用打包，将打包后的数据通过一个IP口将视频数据发送到以太网；根据用户指令，IP主控模块将从以太网接收数据，反向分离解析出多路视频流后，经视频解码模块解压还原成模拟视频信号至显示设备。

本实用新型的目的是通过如下技术方案实现的：一种双IP接口的视频监控多路编解码系统，包括：

至少一视频编码模块，用于将模拟视频信号压缩编码成数字视频信号；至少一视频解码模块，用于将数字视频信号解压缩还原成模拟视频信号；

一双IP主控模块连接于所述视频编码模块，其包含一多路数字视频流复用模块和一命令解析模块，分别连接一第一IP接口和一第二IP接口，从而使图像流与控制流在物理和逻辑上彼此独立地通过上述第一和二IP接口分别传输；

另一双IP主控模块连接于所述视频解码模块，其包含一多路数字视频流解复用模块和一命令解析模块，分别连接一第一IP接口和一第二IP接口，从而使图像流与控制流在物理和逻辑上彼此独立地通过上述第一和二IP接口分别传输。

所述命令解析模块支持WEB方式访问。

所述第一IP接口为千兆以太网接口、百兆以太网接口或十兆以太网接口；所述第二IP接口为百兆以太网接口或十兆以太网接口。

一种适用于视频监控的双IP接口多路视频编码系统，包括：

至少一视频编码模块，用于将模拟视频信号压缩编码成数字视频信号；

一双IP主控模块连接于所述视频编码模块，其包含一多路数字视频流复用模块和一命令解析模块，分别连接一第一IP接口和一第二IP接口，从而使图像流与控制流在物理和逻辑上彼此独立地通过上述第一和二IP接口分别传输。

所述命令解析模块支持WEB方式访问。

所述第一IP接口为千兆以太网接口、百兆以太网接口或十兆以太网接口；所述第二IP接口为百兆以太网接口或十兆以太网接口。

一种适用于视频监控的双IP接口多路视频解码系统，包括：

至少一视频解码模块，用于将数字视频信号解压缩还原成模拟视频信号；

一双IP主控模块连接于所述视频解码模块，其包含一多路数字视频流解复用模块和一命令解析模块，分别连接一第一IP接口和一第二IP接口，从而使图像流与控制流在物理和逻辑上彼此独立地通过上述第一和二IP接口分别传输。

所述命令解析模块支持WEB方式访问。

所述第一IP接口为千兆以太网接口、百兆以太网接口或十兆以太网接口；所述第二IP接口为百兆以太网接口或十兆以太网接口。

本实用新型将接收到的模拟视频数据经过多路复用压缩打包后，再通过IP接口传送到互联网，多路接入只需要两个交换机接口，大量节省硬件成本，同时本实用新型的主控模块中将视频业务流和控制流分开处理，并分别使用两个IP口，使视频流和控制流在物理和逻辑上彼此独立增加了系统的稳定性、可靠性和灵活性。

附图说明

图1是本实用新型多路视频编解码系统的结构框图；

图2是本实用新型双IP接口多路视频编码子系统的结构框图；

图3是本实用新型双IP接口多路视频解码子系统的结构框图；

图4是本实用新型双IP主控模块的千兆主控模块的结构框图；以及

图5是本实用新型双IP主控模块的百兆主控模块的结构框图。

具体实施方式

以下结合实施例详细描述本实用新型的技术方案。

图1是本实用新型多路视频编解码系统的结构框图，如图1所示，本实用新型用于视频监控的多路视频编解码系统包括两个子系统，双IP接口视频编码子系统1和双IP接口视频解码子系统2，该两个子系统可通过外部千兆以太网互连。

图2是本实用新型双IP接口多路视频编码子系统的结构框图，如图2所示，视频编码子系统由视频编码模块3，背板4，双IP接口主控模块5组成。视频编码模块3由复数个视频编码单元6组成，用于将模拟视频信号压缩编码成数字视频信号，本实施例中最多为15个视频编码单元，可连接15路模拟视频信号，视频编码单元6把模拟视频信号经数字压缩编码后通过背板4将数字视频流传送至双IP接口主控模块5，双IP接口主控模块5接收控制命令并将接收到的多路数字视频流封装复用后经IP接口输出至以太网。

图3是本实用新型双IP接口多路视频解码子系统的结构框图，如图3所示，多路视频解码子系统由视频解码模块9、背板8和双IP接口主控模块7组成。视频解码模块9由复数个视频解码单元10组成，用于将数字视频信号解压缩还原成模拟视频信号，本实施例中最多为15个视频解码单元，可连接15路视频信号，双IP接口主控模块7接收控制命令并从以太网IP流中分离解析出多路数字视频流后经背板8传送至各视频解码单元10，各视频解码单元10将数字视频信号解压缩后还原出模拟视频信号输出至显示设备。

图4和图5显示了本实用新型双IP主控模块的结构，双IP主控模块由千兆主控板和百兆主控板两部分组成，它们之间通过64针板间连接器28相连成一体。图4是本实用新型双IP主控模块的千兆主控模块的结构框图，图5是本实用新型双IP主控模块的百兆主控模块的结构框图。

如图4所示，所述的千兆主控板由FPGA芯片22，千兆以太网MAC芯片23，千兆以太网PHY芯片24，第一IP接口25，存储通用芯片组26，板间连接器27，64针板间连接器28组成。其中：

FPGA芯片22，内嵌软核CPU构造，它通过板间连接器27与背板相连，板间连接器27一实施例为80针，芯片22通过64针板间连接器28与百兆ARM主控芯片29互连，接收和响应百兆ARM主控板传来的配置参数和控制命令；该FPGA芯片22可根据百兆ARM主控芯片29传来的控制命令将背板传来的串行TS流数据任选四路传送至百兆ARM主控芯片29，由百兆ARM主控芯片29处理后通过该第一IP接口发送至以太网。FPGA芯片22采用ALTERA公司型号为EP2C50F672C8芯片。

千兆以太网MAC芯片23，与FPGA芯片22接口。在多路视频编码子系统中，将FPGA芯片22送来的TS流数据作MAC封装后发送至千兆以太网PHY芯片24；在多路视频解码子系统中接收千兆以太网PHY芯片24收到的数据进行处理后，再将TS流数据传送给FPGA芯片22处理。千兆以太网MAC芯片23采用ASIX公司型号为AX88180芯片。

千兆以太网PHY芯片24，为千兆以太网物理层接口芯片，完成物理层格式数据的收发。千兆以太网PHY芯片24采用Marvell公司型号为88E1111芯片。

第一IP接口25是RJ45电接口或千兆光接口，为通用标准接口。

存储通用芯片组26，包括FLASH、SDRAM和SRAM，用作板上程序存储、工作数据存储等功能，FLASH采用AMD公司型号为AM29LV128MH94RE芯片，SDRAM采用MICRON公司型号为MT48LC8M32芯片，SRAM采用CYPRESS公司型号为CY7C1380-167AC芯片。

板间连接器27，为80针连接器(阳)连至背板80针插座(阴)。

64针板间连接器(阴)28，用于千控板、百兆ARM主控芯片29互连。

如图5所示，本实用新型的双IP接口主控模块的百兆主控板由ARMSOC芯片29，百兆以太网PHY芯片30，第二IP接口31，存储通用芯片组32，64针板间连接器33组成。其中：

ARM SOC芯片29，为本实用新型之核心芯片之一，该ARM SOC内嵌百兆MAC构造。该ARM SOC芯片29通过64针板间连接器28与千兆主控板互连，发送工作配置参数和控制命令至千兆主控板并接收其响应；该百兆ARM主控芯片29可接收FPGA传来的至多四路串行TS流数据，处理后通过该第二IP接口发送至以太网。用户通过此功能可将重要的视频通道进行传输冗余备份，也可千兆主控板异常时作标准传输通道使用，体现应急能力。ARM主控芯片29支持WEB访问功能，用户可通过标准WEB界面对系统进行访问和控制，同时也可通过WEB界面对百兆主控板应用程序、千兆主控板应用程序、视频编码模块程序和视频解码模块程序进行升级。ARM SOC芯片29采用Cirrus Logic公司型号为EP9302芯片。

百兆以太网PHY芯片30，为百兆以太网物理层接口芯片，完成物理层格式数据的收发。采用Cirrus Logic公司型号为CS8902芯片。

第二IP接口31为RJ45电接口，为通用标准接口。

存储通用芯片组32，包括FLASH和SDRAM，用作板上程序存储、工作数据存储等功能，FLASH采用INTEL公司型号为E28F128J3芯片，SDRAM采用SAMSUNG公司型号为K4S5616E-TC_L75芯片。

综上所述，本实用新型适于视频监控的双IP接口多路视频编解码系统，由于采用了FPGA加嵌入式软核CPU的架构，具备多路视频接口能力；双IP接口使图像流与控制流在物理和逻辑上彼此独立，增强了系统工作的稳定性、可靠性和灵活性；通过百兆主控板提供的备份视频通道数据为系统增加了可靠性和应急能力；系统支持WEB访问功能，用户可通过标准WEB界面对系统进行访问和控制，同时也可通过WEB界面对百兆主控板应用程序、千兆主控板应用程序、视频编码模块程序和视频解码模块程序进行升级。WEB访问功能使对本实用新型系统的访问、控制和维护直观方便，简单易用。

本实用新型具有多路视频接口、双IP接口、配置灵活、体积紧凑、维护方便等特点，广泛适用于数字视频监控领域。

虽然本实用新型双IP接口多路视频编解码系统已参照当前的具体实例进行了描述，但是本技术领域的技术人员应该认识到，以上的实例仅是用来说明本实用新型，在没有脱离本实用新型精神的情况下还可作出各种等效的变化和修改都将落在本实用新型的权利要求书的范围内。

Claims (6)

1.一种双IP接口的视频监控多路编解码系统，包括：

至少一视频编码模块，用于将模拟视频信号压缩编码成数字视频信号；

至少一视频解码模块，用于将数字视频信号解压缩还原成模拟视频信号；其特征在于：

一双IP主控模块连接于所述视频编码模块，其包含一多路数字视频流复用模块和一命令解析模块，分别连接一第一IP接口和一第二IP接口，从而使图像流与控制流在物理和逻辑上彼此独立地通过上述第一和二IP接口分别传输；

另一双IP主控模块连接于所述视频解码模块，其包含一多路数字视频流解复用模块和一命令解析模块，分别连接一第一IP接口和一第二IP接口，从而使图像流与控制流在物理和逻辑上彼此独立地通过上述第一和二IP接口分别传输。

2.如权利要求1所述的多路视频编解码系统，其特征在于，所述第一IP接口为千兆以太网接口、百兆以太网接口或十兆以太网接口；所述第二IP接口为百兆以太网接口或十兆以太网接口。

3.一种双IP接口的视频监控多路编码系统，包括：

至少一视频编码模块，用于将模拟视频信号压缩编码成数字视频信号；

其特征在于：

一双IP主控模块连接于所述视频编码模块，其包含一多路数字视频流复用模块和一命令解析模块，分别连接一第一IP接口和一第二IP接口，从而使图像流与控制流在物理和逻辑上彼此独立地通过上述第一和二IP接口分别传输。

4.如权利要求3所述的多路视频编码系统，其特征在于，所述第一IP接口为千兆以太网接口、百兆以太网接口或十兆以太网接口；所述第二IP接口为百兆以太网接口或十兆以太网接口。

5.一种双IP接口的视频监控多路解码系统，包括：

至少一视频解码模块，用于将数字视频信号解压缩还原成模拟视频信号；其特征在于：

一双IP主控模块连接于所述视频解码模块，其包含一多路数字视频流解复用模块和一命令解析模块，分别连接一第一IP接口和一第二IP接口，从而使图像流与控制流在物理和逻辑上彼此独立地通过上述第一和二IP接口分别传输。

6.如权利要求5所述的多路视频解码系统，其特征在于，所述第一IP接口为千兆以太网接口、百兆以太网接口或十兆以太网接口；所述第二IP接口为百兆以太网接口或十兆以太网接口。

Images