CN2690961Y - 接口转换装置 - Google Patents
接口转换装置 Download PDFInfo
- Publication number
- CN2690961Y CN2690961Y CN 200320110709 CN200320110709U CN2690961Y CN 2690961 Y CN2690961 Y CN 2690961Y CN 200320110709 CN200320110709 CN 200320110709 CN 200320110709 U CN200320110709 U CN 200320110709U CN 2690961 Y CN2690961 Y CN 2690961Y
- Authority
- CN
- China
- Prior art keywords
- interface
- local bus
- fpga
- gate array
- programmable gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本实用新型接口转换装置讨论的是紧致外部器件互联接口cPCI(compactperpheal compomen Interconnect)的接口转换装置。它包括一个现场可编程门阵列(FPGA)及一个紧致外部器件互联接口cPCI的转换电路。现场可编程门阵列(FPGA)包括DRAM模拟、本地总线译码及仲裁、流量和差错控制、速率控制及串并转换部分。本实用新型接口转换装置应用现场可编程门阵列的优点，使得多种接口设备可以快速实现无缝连接接入cPCI总线的目的，本装置具有灵活可重配置及可扩展的特性。
Description
技术领域
本实用新型讨论的一种接口转换装置，特别是一种通用的cPCI(compact perphealcompomen Interconnect)紧致外部器件互联接口的接口转换装置.
背景技术
由于微处理器的飞速发展，原有的ISA、EISA及VESA不能很好解决多个外设与处理器之间高速的数据I/O的瓶颈，1993年Intel公司发布了PCI(Peripheral ComponentInterconnect)总线标准。该总线可分为PCI1.0和PCI2.0。PCI1.0为32位总线，时钟频率33MHz，总线最大传输率为33×32/8＝132MB/S；而PCI2.0为64位总线，时钟频率66MHz，最大传输率528MB/S。CPCI与PCI在电气、逻辑和软件功能方面的标准兼容，cPCI局部总线具有的优势使其有着广泛的应用。1997年9月1日，NI(National InstrumentsCorp.)将cPCI规范定义的PCI总线技术发展成适于试验、测量与数据采集领域的机械、电气和软件规范，即开放性、模块化总线规范-PXI。PXI是cPCI在仪器领域的扩展(PCIeXtensions for Instrumentation)。
可编程逻辑器件内部存在高速可配置的逻辑电路，其物理和逻辑的布局布线是为状态机和顺序逻辑的快速实现而设计的。随着可编程逻辑器件应用的日益广泛，众多IC制造厂家涉足PLD/FPGA领域，如Altera，Xilinx，Lattice，Actel，Cypress，QuickLogic，Atemel等。Altera是最大的可编程逻辑器件供应商之一。主要产品有：MAX3000/7000，FLEX10K，APEX20K，ACEX1K，Stratix，Cyclone等。编译工具有MaxplusII、Quartus等，普遍认为MaxplusII是最成功的PLD开发平台之一。
cPCI现场可编程门阵列提供了一种高速设备互联标准，但接口定义较为复杂烦琐。有时需要将一些现有的不是采用cPCI接口的设备接入cPCI总线，这时cPCI接口的设计以及实现将耗费设计人员大量时间和精力，而这些工作是一些重复性工作，让这些设备的设计人员都来做这些工作无疑增加了系统成本，延长了研发周期。如果采用可编程逻辑器件发明一种通用的cPCI接口转换装置，可以方便的将现有设备的各种接口接入cPCI总线，则可以节省大量时间、精力，缩短系统研发时间，这不仅对于全新的系统设计如此，对于已有的功能设计在嵌入式系统中的拓展和应用更是如此。
发明内容
本实用新型要解决的技术问题是克服现有技术中各种标准接口不能方便互联的不足，提供一种使现有的多种非cPCI接口设备无需重新设计即方便的接入cPCI总线的接口转换装置。为解决上述技术问题，本实用新型采用如下技术方案：接口转换装置，它包括一个现场可编程门阵列(FPGA)及一个紧致外部器件互联接口(cPCI)的转换电路，紧致外部器件互联接口(cPCI)的转换电路通过本地总线与FPGA连接；FPGA与用户接口进行数据信息、命令与控制信息交互；FPGA包括DRAM模拟、本地总线译码及仲裁、流量和差错控制、速率控制及串并转换部份；cPCI的转换电路包括板卡识别、内存申请及数据/地址复用的总线翻译部份。本地总线与本地总线译码及仲裁连接，本地总线译码及仲裁分别与流量控制和差错控制连接，流量控制和差错控制可直接与用户连接，也可通过串并转换串行接用户；数据信息、命令控制信息的传输速率由时钟分发和速率选择部分控制，本地总线时钟也由时钟分发和速率选择部分产生，数据信息、命令控制信息在双工随机存取存储器中缓存后后与本地总线交互。
本接口转换装置提供相互隔离的数据通道与命令通道，以支持实时同步数据传输业务和异步的命令与控制信息的并行传输，支持不同的数据传输速率；接口转换装置与系统总线的信息交互依靠cPCI(33MHz时钟，32位宽)完成。系统方框图如图1：其中向用户提供的数据通道和命令通道是隐含在接口转换装置中的，对于数据和命令信息复用的用户接口，由本接口转换装置负责进行数据和命令信息的区分。
接口转换装置通过cPCI接口芯片向总线系统申请内存空间。由FPGA完成双口RAM的模拟及控制，以支持数据及命令信息的缓存与传递。内存结构如图3。FPGA完成本地总线数据信息与命令控制信息的分离，并对用户功能部分完成必要的差错控制。
对于实时数据传输，暂不进行差错控制处理。对于命令和控制信息，利用接收方反馈与错误重传的机制，对命令或信息错误起一定控制。选择采用串行模式中CRC的一位校验位。对于分组数据提供不同等级的纠错编码，并采用一定的差错控制协议，以支持高速且低误码率的数据传输。分组数据的长度可以任意确定，也可以是非定长的数据分组。纠错码可选：
(1)1:3重复码。
(2)2:3汉明码(实际生成方案待定)。
针对实际信道模型和调制方式，也可其它类型的分组码或卷积码。
由此分组数据中将有L个比特用于表示分组长度信息，M个比特用于表示分组序号(M的大小与反馈信息时延、传送速率及信道误码率有关)，N个比特用于表示纠错编码方案。N＝2时，具体标识如下表：
| 标识 | 纠错编码 |
| 00 | 无 |
| 01 | 1:3重复码 |
| 10 | 2:3汉明码 |
| 11 | 保留 |
选用简单的出错重传的差错控制时，不同误码情况下，收断相应的控制处理如下：
现场可编程门阵列FPGA向用户侧提供的数据通道数可以在两个以上，多个数据通道可以相互独立也可以复用数据总线，复用数据通道时采用双时钟区分不同的通道数据(也可与用户指定相应的协议区分)，相应的单/双通道数据传输时序不同：
| 误码情况 | 收端处理 |
| 无误码 | 发送接收正确帧 |
| 可纠 | 纠错，发送接收正确帧 |
| 可检 | 请求重发此数据分组 |
| 不可检 | 发送接收正确帧 |
双通道数据传输时序如下：
单通道数据传输时序如下：
接口转换装置完成非cPCI接口到cPCI系统之间的通信连接。通过系统查询或中断服务的方式，系统读入分组数据及功能板状态，或送出分组数据及系统命令；功能板根据实际通信模式和速率，向接口转换装置送出分组数据及功能板状态，或从接口转换装置接收分组数据及系统命令。
在查询方式下，接口转换装置开辟1Kbyte的空间供系统寻址以完成数据和控制信息的传输，其内容和地址分配如下表所示：
| 地址 | 内容 | 初值 | 含义 | 说明 |
| 000H-1ffh00 0000 0000|01 1111 1111 | 分组数据 | 00H | 系统与功能板之间传递的分组数据 | 系统送出的分组数据或读入的分组数据 |
| 200H | 保 留 | |||
| 201H10 0000 0001 | 功能板控制线A | 00H | 请求系统进入接收数据状态 | |
| 202H10 0000 0010 | 功能板控制线B | 00H | 系统指示接口模块进入接收数据状态 | |
| 203H10 0000 0011 | 收数据标志RF：readflag | 00H | 请求系统读入一组分组数据 | 接口模块写入分组数据后置1系统读入分组数据后清零 |
| 204H10 0000 0100 | 发数据标志WF：writeflag | 00H | 系统指示接口模块接收一组分组数据 | 系统写入分组数据后置1接口模块读入分组数据后清零 |
| 205H～207H | 保 留 | |||
| 208H10 0000 1000 | 信息标志SFstateflag | 00H | 请求系统读入信息 | 接口模块读入信息后对其置1系统读入该信息后对其清零 |
| 209H10 0000 1001 | 信息内容state | 00H | 低地址为信息 | 支持系统只读 |
| 20AH10 0000 1010 | 00H | 高地址为参数 | ||
| 20BH10 0000 1011 | 命令标志CFcommandflag | 00H | 系统指示接口模块传出命令 | 系统发出命令后对其置1接口模块传出命令后对其清零 |
| 20CH10 0000 1100 | 命令内容command | 00H | 低地址为命令 | 支持系统读写 |
| 20DH10 0000 1101 | 00H | 高地址为参数 | ||
| 20EH|3ffH | 保 留 | |||
可编程门阵列(FPGA)接收到用户传递的状态信息后，将其内容在209H与20AH中缓存，并对地址208H的内容置“1”；系统通过PLX9030查询到地址208H内容为“1”时，将读入209H与20AH中的信息，之后对208H内容清零。类似地，系统发出命令时，将命令写入20CH与20DH中，之后对20BH内容置“1”；FPGA在20BH内容为“1”时，读出20CH与20DH中的命令转发到用户，之后FPGA对20BH内容清零。
与用户连接时，接口转换装置传递控制信号A到系统，以请求向系统发送数据；或者接收到系统的控制信号B时，为系统向用户传递数据建立连接。(信号A优先于信号B)
系统提供相应的中断服务，即可将上述查询方式转变为中断方式。
由于与用户的数据传输是连续的，而同时系统将对存储器作异步访问，因此采用两块数据存储区来模拟双口RAM，并通过控制数据存储区的切换完成双口RAM的访问仲裁。
命令区与状态信息区的内容只支持单方的写操作，非法的写操作将不被FPGA执行。系统与用户接口逻辑电路对命令与状态信息标志的写操作由FPGA完成仲裁。
附图说明
图1是本实用新型接口转换装置的系统框图。
图2是本实用新型接口转换装置原理框图。①用户并行数据通道(可以是多个)；②用户串行数据通道(可以是多个)；③用户串行命令与控制信息通道；④用户并行命令与控制信息通道。
图3是本实用新型接口转换装置的内存结构图。
图4是本实用新型接口转换装置的线路图。
本实用新型接口转换装置采用现场可编程门阵列的优点，通过加载不同的协议转换算法使得多种接口设备可以快速实现无缝连接接入cPCI总线的目的。本接口转换装置具备灵活可重配置能力，具备可扩展特性，以支持用户侧的多种接口电平、速率、控制协议及时序逻辑，支持接口的扩展，便于将来的用户接入及模块升级，必要时可辅助完成用户侧的功能。
具体实施方式
本实用新型接口转换装置的器件具体连接线路图，如图4：U1是现场可编程门阵列(FPGA)采用ALTRA的FLEX10K20TQFP208，片内集成的RAM来模拟系统所访问的存储器，该系列器件有相应A系列与V系列器件可作为模块扩展的备选器件。U2是非曲直紧致外部器件互联接口cPCI芯片采用PLX9030器件，负责向系统提供设备识别、内存申请及数据/地址复用的总线翻译。J1详细定义参照紧致外部器件互联接口cPCI总线规范，它一侧接cPCI总线，一侧接cPCI接口芯片。即PLX9030的50、49、48、47、46、43、42、41、39、38、37、36、35、34、33、30、18、17、16、15、12、11、10、9、6、5、4脚分别对应接J1的D24、A24、E23、C23、B23、E22、D22、A22、C21、B21、E20、D20、A20、E19、C19、B19、C11、B11、A11、E10、D10、A10、E9、C9、E8、D8、A8脚。PLX9030的3、65脚，2、64脚，175、63脚，174、62脚，173、61脚对应接接J1的E7，C7，B7，A7，E6脚。cPCI接口芯片的连接参考它的器件使用手册，FLEX10K20TQFP208的28、29、30、31、36、37、38、39、40、41、44、45、46、47、53、54、55、56、62、63、64、65、67、68、69、70、71、73、74、75、86、87、88、89、90、92、93、94、95、96、97、100、101、102、103、104、112、113脚接PLX9030的153、152、151、145、144、149、143、142、141、140、139、138、121、120、119、118、116、115、114、113、110、109、108、107、106、105、104、102、99、98、97、96、95、94、93、92、91、90、89、87、86、84、83、75、60、59、58、55脚。FLEX10K20TQFP208的187、156、52、2、153脚。接配置电路CRY1的3脚及D4R 3、1、4、2脚。PLX9030的158、160、161、159脚接配置电路U3的1、2、3、4脚。I/O的具体连接是可选的，也可由用户定义。本装置中是由布局和布线而定，用户接口选取：14，116，119，121，125，127，128，131，132，135，136，140，142，144，148，170，172，174，176，177，179脚。通过对几种现有用户设备接口的测试表明，本发明达到了预期目的，性能稳定，实用性很强。
Claims (3)
1、接口转换装置，包括一个现场可编程门阵列(FPGA)及一个紧致外部器件互联接口cPCI的转换电路，其特征在于：紧致外部器件互联接口cPCI的转换电路通过本地总线与现场可编程门阵列(FPGA)连接，现场可编程门阵列(FPGA)与用户接口进行数据信息、命令与控制信息交互；现场可编程门阵列(FPGA)包括DRAM模拟、本地总线译码及仲裁、流量和差错控制、速率控制及串并转换部份；cPCI总线系统与本地总线连接，本地总线与本地总线译码及仲裁连接，本地总线译码及仲裁分别与流量控制和差错控制连接，流量控制和差错控制可直接与用户连接，也可通过串并转换串行接用户；数据信息、命令控制信息的传输速率由时钟分发和速率选择部分控制，本地总线时钟也由时钟分发和速率选择部分产生，数据信息、命令控制信息在双口随机存取存储器中缓存后与本地总线交互。
2、根据权利要求1所述的接口转换装置，其特征在于：现场可编程门阵列(FPGA)将本地总线数据信息与命令控制信息的分离，并选择串行模式中CRC的一位校验位对用户侧进行差错控制。
3、根据权利要求1所述的接口转换装置，其特征在于：现场可编程门阵列(FPGA)向用户侧提供的数据通道数在两个以上，多个数据通道可以相互独立也可以复用数据总线，复用数据通道时采用双时钟区分不同的通道数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200320110709 CN2690961Y (zh) | 2003-11-12 | 2003-11-12 | 接口转换装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200320110709 CN2690961Y (zh) | 2003-11-12 | 2003-11-12 | 接口转换装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2690961Y true CN2690961Y (zh) | 2005-04-06 |
Family
ID=34661711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200320110709 Expired - Fee Related CN2690961Y (zh) | 2003-11-12 | 2003-11-12 | 接口转换装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2690961Y (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1318943C (zh) * | 2005-06-24 | 2007-05-30 | 杭州亿恒科技有限公司 | 一种pci总线的高速数据通讯接口卡 |
| CN100535882C (zh) * | 2006-02-23 | 2009-09-02 | 西门子公司 | 运行扩充插件板的方法 |
| CN101118529B (zh) * | 2007-08-10 | 2010-06-02 | 北京理工大学 | 双通道dspeed-dac_d1g板 |
| CN102143079A (zh) * | 2011-03-30 | 2011-08-03 | 艾默生网络能源有限公司 | 异步点对点通信方法及装置 |
| CN101853225B (zh) * | 2010-05-14 | 2012-09-12 | 宇龙计算机通信科技(深圳)有限公司 | 一种自适应功能模组的系统、方法及移动终端 |
| CN102684987A (zh) * | 2011-11-30 | 2012-09-19 | 广州海格通信集团股份有限公司 | 高速udp数据流和网络协议流复接装置及方法 |
| CN102880574A (zh) * | 2011-07-11 | 2013-01-16 | 航天信息股份有限公司 | 利用gpio模拟低速并行接口的方法 |
| CN114050865A (zh) * | 2021-10-13 | 2022-02-15 | 武汉光迅科技股份有限公司 | 一种数据传输装置、芯片及电子设备 |
-
2003
- 2003-11-12 CN CN 200320110709 patent/CN2690961Y/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1318943C (zh) * | 2005-06-24 | 2007-05-30 | 杭州亿恒科技有限公司 | 一种pci总线的高速数据通讯接口卡 |
| CN100535882C (zh) * | 2006-02-23 | 2009-09-02 | 西门子公司 | 运行扩充插件板的方法 |
| CN101118529B (zh) * | 2007-08-10 | 2010-06-02 | 北京理工大学 | 双通道dspeed-dac_d1g板 |
| CN101853225B (zh) * | 2010-05-14 | 2012-09-12 | 宇龙计算机通信科技(深圳)有限公司 | 一种自适应功能模组的系统、方法及移动终端 |
| CN102143079A (zh) * | 2011-03-30 | 2011-08-03 | 艾默生网络能源有限公司 | 异步点对点通信方法及装置 |
| CN102880574A (zh) * | 2011-07-11 | 2013-01-16 | 航天信息股份有限公司 | 利用gpio模拟低速并行接口的方法 |
| CN102880574B (zh) * | 2011-07-11 | 2015-01-07 | 航天信息股份有限公司 | 利用gpio模拟低速并行接口的方法 |
| CN102684987A (zh) * | 2011-11-30 | 2012-09-19 | 广州海格通信集团股份有限公司 | 高速udp数据流和网络协议流复接装置及方法 |
| CN102684987B (zh) * | 2011-11-30 | 2015-04-15 | 广州海格通信集团股份有限公司 | 高速udp数据流和网络协议流复接装置及方法 |
| CN114050865A (zh) * | 2021-10-13 | 2022-02-15 | 武汉光迅科技股份有限公司 | 一种数据传输装置、芯片及电子设备 |
| CN114050865B (zh) * | 2021-10-13 | 2023-04-07 | 武汉光迅科技股份有限公司 | 一种数据传输装置、芯片及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100574200C (zh) | 具有硬件加速功能的智能以太网卡 | |
| CN2690961Y (zh) | 接口转换装置 | |
| CN103218337B (zh) | 基于wishbone总线实现主与主、从与从通信的片上系统和方法 | |
| CN201583944U (zh) | 一种采用fpga实现基于pci总线的实时采集卡 | |
| CN103605309B (zh) | 一种四通道大容量波形存储系统的构建方法 | |
| CN101345629A (zh) | 一种双现场总线接口转换器 | |
| CN1791103A (zh) | 具有可配置特性的现场总线通信适配器 | |
| CN105205025A (zh) | 一种芯片互连的方法、芯片及装置 | |
| CN109086228A (zh) | 具有多个独立访问通道的高速存储器芯片 | |
| CN101436171A (zh) | 模块化通信控制系统 | |
| CN106126124A (zh) | 一种数据处理方法及电子设备 | |
| CN201478881U (zh) | 基于sopc的电源控制器 | |
| CN103365795A (zh) | 分布式重排序缓冲器 | |
| CN103222286A (zh) | 路由交换装置、网络交换系统和路由交换方法 | |
| CN206726210U (zh) | 近端一对多串行总线的拓展接口电路 | |
| CN101655825B (zh) | 一种使用fpga实现lpc-usb双向通信的装置及lpc-usb和usb-lpc数据转换方法 | |
| CN1879096A (zh) | 从AMBAAHB总线协议到i960－like总线协议的总线接口转换装置 | |
| CN105653482B (zh) | 超级usb控制器及工作方法、系统 | |
| CN107391332A (zh) | 一种存储系统及调试系统 | |
| CN107357529A (zh) | 一种存储集群在线升级方法及系统 | |
| CN206193777U (zh) | 基于飞腾平台的lpc接口访问装置、笔记本电脑 | |
| CN101594719B (zh) | 脱机控制装置 | |
| CN101404492A (zh) | 加载现场可编程门阵列的方法、装置和系统 | |
| CN106980474A (zh) | 一种基于pcie接口的数据记录仪 | |
| CN207882728U (zh) | 一种控制系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |