CN2689631Y

CN2689631Y - 一种小灵通线路信令仿真测试仪

Info

Publication number: CN2689631Y
Application number: CN 200420041748
Authority: CN
Inventors: 魏原; 郭建光; 庞盛金
Original assignee: RUIJI COMMUNICATION EQUIPMENT CO Ltd XIAN
Current assignee: RUIJI COMMUNICATION EQUIPMENT CO Ltd XIAN
Priority date: 2004-04-08
Filing date: 2004-04-08
Publication date: 2005-03-30
Anticipated expiration: 2014-04-08

Abstract

本实用新型涉及通讯检测设备技术领域，具体涉及一种小灵通线路信令仿真测试仪。本实用新型要克服因没有相关检测设备而带来的小灵通通讯网运行成本高、线路易出故障和维修困难的问题。所提供的技术方案是：包括线路接口单元1、中央处理单元2、存储单元6，其特殊之处在于，还包括高级数据链路控制单元3、可编程逻辑处理单元4和显示电路5，所述线路接口单元1内有两个外线接口；所述线路接口单元1、中央处理单元2、高级数据链路控制单元3、显示电路5和存储单元6均与可编程逻辑处理单元4相接；线路接口单元1还与高级数据链路控制单元3相接，所述存储单元6还与中央处理单元2相接；所述存储单元6内包括有数据和程序存储器。

Description

一种小灵通线路信令仿真测试仪

所属技术领域：

本实用新型涉及通讯检测设备技术领域，具体涉及一种小灵通线路信令仿真测试仪。

背景技术：

小灵通线路信令是决定信号强弱及通断状态的指标，目前，还没有对小灵通线路信令进行测试的手段和设备，这就存在着下述问题：1、小灵通通信网运行成本高：在发生故障时因无法确定故障部位而不得不更换所有相关设备；2、小灵通通讯网线路易出故障：由于没有测试设备，因此不能经常进行线路的维护，在发现问题时通常已经造成了较严重的后果；3、维修困难：在发生故障时因无法确定故障部位而不能维修。

发明内容：

本实用新型要克服因没有相关检测设备而带来的小灵通通讯网运行成本高、线路易出故障和维修困难的问题。

为克服现有技术存在的问题，本实用新型的技术方案是：一种小灵通线路信令仿真测试仪，包括线路接口单元1、中央处理单元2、存储单元6和显示电路5，其特殊之处在于，还包括高级数据链路控制单元3和可编程逻辑处理单元4，所述线路接口单元1内有两个外线接口；所述线路接口单元1、中央处理单元2、高级数据链路控制单元3、显示电路5和存储单元6均与可编程逻辑处理单元4相接；线路接口单元1还与高级数据链路控制单元3相接，所述存储单元6还与中央处理单元2相接；所述存储单元6内包括有数据和程序存储器。

上述线路接口单元1中还设置有测试馈电电路7，测试馈电电路7是以U10为核心的A/D转换电路，它与其中一路外线接口相接。

上述线路接口单元1内设置的两路外线接口的类型均采用ISDN S/T，在其内还包括以芯片U8、芯片U9为核心的数字接口，芯片U8和芯片U9是M9189，它们的部分管脚通过串行方式与高级数据链路控制单元3相接，其它管脚直接与可编程逻辑处理单元4相接。

上述中央处理单元2以芯片U1为核心，U1为AN3564，芯片U1的第48～51脚、第57～60脚以并行方式与存储单元6直接相接，并通过可编程逻辑处理单元4与高级数据链路控制单元3、显示电路5连接；芯片U1的第7～12脚、第15脚、第16脚、第26～29脚、第34～37脚以并行方式与存储单元6、高级数据链路控制单元3、可编程逻辑处理单元4连接；芯片U1的第30～33脚、第38～41脚以并行方式与可编程逻辑处理单元4连接；芯片U1的第44～47脚、第52～55脚以并行方式与可编程逻辑处理单元4连接；其它外围电路包括PA口、复位典型电路。

上述中央处理单元2上设置有USB通用接口。以便以后方便升级。

与现有技术相比，本实用新型的优点是：

1、可以给小灵通系统提供一种设备，利用仿真手段发现故障部位，降低小灵通通信网运行成本，在发生故障时及时确定故障部位进行维修；

2、可以经常进行线路的维护，在发现问题并造成后果前及时发现；

3、维修方便：在发生故障时可以快速确定故障部位而进行维修；

4、本产品是便携式的，体积小、重量轻，操作性强；

5、适用范围广：不仅可用于正常的系统维护，还可应用于前期安装中。

6、安全可靠：线路接口单元中的馈电电路、保护电路和测试馈电电路为设备的正常运转提供保障。

附图说明：

图1是本实用新型的原理框图；

图2是本实用新型线路接口单元部分的电路原理图；

图3是本实用新型的电路原理图。

具体实施方式：

参见图1：本实用新型包括线路接口单元1、中央处理单元2、高级数据链路控制单元3、可编程逻辑处理单元4、显示电路5和存储单元6。所说的线路接口单元1内有两个外线接口；所述线路接口单元1、中央处理单元2、高级数据链路控制单元3、显示电路5和存储单元6均与可编程逻辑处理单元4相接；线路接口单元1还与高级数据链路控制单元3相接，所述存储单元6还与中央处理单元2相接；所述存储单元6内包括有数据存储器RAM和程序存储器ROM。

参见图2和图3：所说的线路接口单元1内设置有两路外线接口，这两路外线接口的类型均采用ISDN S/T。所说的线路接口单元1内的数字接口是以两个芯片U8和U9为核心的数字接口，芯片U8和芯片U9是M9189，它们的部分管脚通过串行方式与高级数据链路控制单元3相接，其它管脚直接与可编程逻辑处理单元4相接，两个芯片的外围电路包括线路扩展、馈电电路、保护电路等典型电路。在所说的线路接口单元1内还包括有测试馈电电路7和PLL电路，测试馈电电路7是以U10(TP823)为核心的A/D转换电路，它与其中一路外线接口相接。

所说的中央处理单元2以芯片U1(AN3564)为核心。芯片U1的第48～51脚、第57～60脚以并行方式与存储单元6直接相接，并通过可编程逻辑处理单元4与高级数据链路控制单元3、显示电路5连接；芯片U1的第7～12脚、第15脚、第16脚、第26～29脚、第34～37脚以并行方式与存储单元6、高级数据链路控制单元3、可编程逻辑处理单元4连接；芯片U1的第30～33脚、第38～41脚以并行方式与可编程逻辑处理单元4连接；芯片U1的第44～47脚、第52～55脚以并行方式与可编程逻辑处理单元4连接；其它外围电路包括PA口、复位典型电路。

所说的存储单元6由芯片U2(CR28512)、芯片U3(AQ1024)组成。所说芯片U2的第1～4脚、第13～21脚、第29～31脚和芯片U3的第12脚、第11脚、第10脚、第9脚、第8脚、第7脚、第6脚、第5脚、第27脚、第26脚与中央处理单元2中芯片U1的第7～12脚、第15脚、第16脚、第26～29脚、第34～37脚以及高级数据链路控制单元3、可编程逻辑处理单元4连接；所说芯片U2的第12脚、第28脚、第5脚和芯片U3的第31脚、第24脚、第22脚分别与可编程逻辑处理单元4相接；所说芯片U3的第23脚、第25脚、第4脚、第28脚、第29脚、第3脚与可编程逻辑处理单元4相接；芯片U2的第6脚、第7脚、第10脚、第11脚、第22脚、第23脚、第26脚、第27脚和芯片U3的第13～15脚、第17～21脚与中央处理单元2中芯片U1的第48～51脚、第57～60脚相接。

所说的高级数据链路控制单元3由芯片U4(P7A65)组成。芯片U4的第42～44脚、第1～5脚与存储单元6中芯片U2的第6脚、第7脚、第10脚、第11脚、第22脚、第23脚、第26脚、第27脚相接；芯片U4的第27脚、第26脚、第25脚、第24脚、第23脚、第22脚、第21脚与中央处理单元2中芯片U1的第7～12脚、第15脚相接；芯片U4的第7脚、第6脚通过可编程逻辑处理单元4与中央处理单元2中芯片U1的第40脚、第41脚相接，第28脚、第8脚、第17脚、第9脚、第12脚、第35脚、第34脚、第13脚、第16脚分别与可编程逻辑处理单元4相接。

所说的可编程逻辑处理单元4由芯片U5(PM10K)组成。芯片U5的第25脚、第23脚、第22脚、第21脚、第14脚、第12脚、第11脚与中央处理单元2中芯片U1的第48～51脚、第57～60脚以并行方式连接；芯片U5的第62脚、第61脚、第60脚、第56脚、第55脚、第54脚、第53脚、第49脚、第47脚、第46脚、第45脚、第44脚、第39脚、第38脚、第37脚、第36脚与中央处理单元2中芯片U1的第7～12脚、第15脚、第16脚、第26～29脚、第34～37脚并行相接；芯片U5的第30脚、第29脚、第28脚、第27脚、第19脚、第18脚、第16脚、第15脚与中央处理单元2中芯片U1的第44～47脚、第52～55脚相接；芯片U5的第43脚、第42脚、第41脚、第40脚、第35脚、第34脚、第32脚、第31脚与中央处理单元2中芯片U1的第30～33脚、第38～41脚相接；芯片U5的第138脚、第137脚、第72脚、第71脚、第80脚、第79脚、第74脚、第78脚、第75脚、第69脚、第70脚与芯片U4相接；芯片U5的第139脚、第141～143脚、第1脚、第2脚与存储单元6中芯片U3的第23脚、第25脚、第4脚、第28脚、第29脚、第3脚相接；芯片U5的第113脚、第116脚、第118脚、第117脚、第112脚、第119脚与线路接口单元1中的U9相接；芯片U5的第99脚、第100脚、第102脚、第101脚、第90脚、第88脚与线路接口单元1中的U8相接；芯片U5的第125脚、第109脚、第103脚、第110脚、第111脚与线路接口单元1相接；芯片U5的第5脚、第67脚、第68脚与存储单元6中芯片U3的第31脚、第24脚、第22脚相接；芯片U5的第140脚、第66脚、第65脚与存储单元6中芯片U2的第12脚、第28脚、第5脚相接；芯片U5的第48脚、第63脚、第9脚、第7脚、第8脚、第6脚与中央处理单元2中芯片U1的第24脚、第80脚、第61脚、第65脚、第64脚、第66脚并行相接，第108脚、第107脚、第106脚与线路接口单元1中U10的第5～7脚并行相接；芯片U5的第87脚与显示电路5相接。

所说的显示电路5由LCD和LCD驱动电路组成，LCD驱动电路以芯片U6(74LVC4245)和芯片U7(74LVC4245)为核心构成。

本实用新型还包括其它如供电电路等常规电路。

本实用新型的工作原理是：将外线接口接到被测电路上，接口与被测电路进行通信，产品中线路接口单元1、中央处理单元2、高级数据链路控制单元3、显示电路5和存储单元6与可编程逻辑处理单元4进行数据交换，线路接口单元1与高级数据链路控制单元3进行数据交换，中央处理单元2从存储单元6接受指令并实时交换数据，由中央处理单元2根据存储于存储单元6中的程序来判断是否有故障，并通过显示电路5显示。存储单元6在功能升级时也与可编程逻辑处理单元4进行数据交换。

Claims

1、一种小灵通线路信令仿真测试仪，包括线路接口单元(1)、中央处理单元(2)、存储单元(6)，其特征在于：还包括高级数据链路控制单元(3)、可编程逻辑处理单元(4)和显示电路(5)，所述线路接口单元(1)内有两个外线接口；所述线路接口单元(1)、中央处理单元(2)、高级数据链路控制单元(3)、显示电路(5)和存储单元(6)均与可编程逻辑处理单元(4)相接；线路接口单元(1)还与高级数据链路控制单元(3)相接，所述存储单元(6)还与中央处理单元(2)相接；所述存储单元(6)内包括有数据和程序存储器。

2、如权利要求1所述的一种小灵通线路信令仿真测试仪，其特征在于：所述线路接口单元(1)中还设置有测试馈电电路(7)，该电路为A/D转换电路。

3、如权利要求1或2所述的一种小灵通线路信令仿真测试仪，其特征在于：所述线路接口单元(1)内设置的两路外线接口的类型均采用ISDN S/T，在其内还包括以两个芯片U8(MT9172)、U9(MT9172)为核心的数字接口，它们的部分管脚通过串行方式与高级数据链路控制单元(3)相接，其它管脚直接与可编程逻辑处理单元(4)相接。

4、如权利要求3所述的一种小灵通线路信令仿真测试仪，其特征在于：所述中央处理单元2以芯片U1为核心，U1为AN3564，芯片U1的第48～51脚、第57～60脚以并行方式与存储单元6直接相接，并通过可编程逻辑处理单元4与高级数据链路控制单元3、显示电路5连接；芯片U1的第7～12脚、第15脚、第16脚、第26～29脚、第34～37脚以并行方式与存储单元6、高级数据链路控制单元3、可编程逻辑处理单元4连接；芯片U1的第30～33脚、第38～41脚以并行方式与可编程逻辑处理单元4连接；芯片U1的第44～47脚、第52～55脚以并行方式与可编程逻辑处理单元4连接；其它外围电路包括PA口、复位典型电路。

5、如权利要求4所述的一种小灵通线路信令仿真测试仪，其特征在于：所述中央处理单元(2)上设置有USB接口。