CN2658939Y - 输入/输出架构及使用该架构的集成电路 - Google Patents

输入/输出架构及使用该架构的集成电路 Download PDF

Info

Publication number
CN2658939Y
CN2658939Y CNU2003201008417U CN200320100841U CN2658939Y CN 2658939 Y CN2658939 Y CN 2658939Y CN U2003201008417 U CNU2003201008417 U CN U2003201008417U CN 200320100841 U CN200320100841 U CN 200320100841U CN 2658939 Y CN2658939 Y CN 2658939Y
Authority
CN
China
Prior art keywords
pad
chip
electrically connected
order
framework
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2003201008417U
Other languages
English (en)
Inventor
张棋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNU2003201008417U priority Critical patent/CN2658939Y/zh
Application granted granted Critical
Publication of CN2658939Y publication Critical patent/CN2658939Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型公开了一种输入/输出架构及使用该架构的集成电路，可同时支持绘图加速埠(AGP)规格以及周边装置连接快递(PCIE)规格，此输入/输出架构适用于裸芯片中，包括：PCIE输入/输出垫、AGP输入/输出垫、裸芯片焊垫、第一导电布线以及第二导电布线。上述PCIE输入/输出垫经第一导电布线电连接至裸芯片焊垫，而同时AGP输入/输出垫经第二导电布线电连接至裸芯片焊垫。因此在同一时间仅有PCIE输入/输出垫与AGP输入/输出垫二者之一启动输入/输出处理。因此，本实用新型的集成电路能共享同一导线、接合垫及基板等。

Description

输入/输出架构及使用该架构的集成电路
技术领域
本实用新型涉及一种集成电路(Integrated Circuit，简称IC)内的电路对外连接的架构，且特别涉及一种集成电路裸芯片(die)的输入/输出(I/O)架构。
背景技术
为了使结构脆弱的集成电路裸芯片能受到有效的保护，并同时使集成电路裸芯片能与外界相互传递信号，一般是利用“封装(package)”来达成上述的目的。目前已经研发出的芯片封装技术众多，以芯片接合技术来说，常见的有：引线键合(Wire Bonding，W/B)、芯片倒装(Flip Chip，F/C)及载带自动焊(Tape Automatic Bonding，TAB)等，其中又以引线键合(W/B)型态的芯片接合技术最早发展也最为成熟。
以引线键合(W/B)型态为例，在裸芯片中会有甚多输入/输出垫(I/Opad)，这些输入/输出垫藉由金属重布线层(re-distributed layer)上的导电布线，电连接到裸芯片的有源表面(active surface)上的芯片焊垫，这些芯片焊垫再通过悬空的导线与基板(substrate)上的接合垫(bonding pad)电连接。输入/输出垫是集成电路内多个特定电路的功能方块中，连接到裸芯片以外的最后一级功能方块，故其一般具有输出入缓冲驱动的功能，且为了避免静电放电(ESD)损坏连接至输入/输出垫的内部电路，因此，输入/输出垫也可具有ESD保护电路的功能等。
目前个人电脑的绘图显示架构中，业界常用的接口规格包括：绘图加速埠(Accelerated Graphic Port，简称AGP)接口规格、周边装置连接快递(Peripheral Component Interconnection Express，简称PCIE)汇流排规格及总称为绘图(Graphics，简写为Gfx)接口的设计规格等。但是在现有的绘图显示架构中，对于每一种不同的接口，有其各自对应的控制芯片组与不同规格的插槽来支持，因而造成电路设计、版本控管与库存控制等等的不便。所以为了上述问题及相容性等的考虑，急需有能统合并同时支持PCIE接口规格及AGP接口规格的控制芯片或绘图芯片，甚至此芯片也要求能同时支持Gfx介面，进而使不同的设计规格可共享同一主机板与汇流排。
众所皆知，PCIE接口规格与AGP接口规格两者具有非常不同的信号接收及传送架构。PCIE接口规格使用电流源(current source)来驱动，且使用复杂的串列连结技术(serial link technology)。反观AGP接口规格，则使用传统的输出入方式，例如在AGP 3.0的规格中使用开漏极(open-drained)，而在AGP 2.0的规格中使用推挽(push-pull)式。因此，要整合这两种完全不同的输出入方式，而使用同一输入/输出垫来同时支持PCIE接口规格与AGP接口规格将会非常的困难。
图1是现有的支持单一接口规格的输入/输出架构的方块示意图。请参照图1，由于，同一输入/输出垫要同时支持PCIE接口规格与AGP接口规格几乎是不可能，所以裸芯片11上仅具有支持单一种接口规格的输入/输出垫12，这种支持PCIE接口规格或AGP接口规格的输入/输出垫12，藉由重布线层上的导电布线13，电连接到裸芯片11上的芯片焊垫14，芯片焊垫14再通过悬空的导线15电连接到基板16上的接合垫17。由图1可知，现有的输入/输出架构仅能支持单一接口规格。如果要同时支持两种或两种以上接口规格，则必须具有两套或两套以上如图1的架构，亦即至少必须有两套芯片焊垫、悬空导线及接合垫。如此，同样无法解决主机板上有过多的布局连线与电路设计，主机板的设计制造过于复杂等问题。
实用新型内容
因此本实用新型的目的就是在于提供一种输入/输出架构及使用该架构的集成电路，其可支持多种设计规格，例如：PCIE接口规格或AGP接口规格，且使用此输入/输出架构的集成电路芯片可共享同一导线、接合垫及基板，而使用此集成电路芯片的应用装置可共享同一汇流排布线及主机板，进而使成本降低，使设计简化等。另外，并可节省芯片焊垫以作为电源/地的芯片焊垫用。
本实用新型提出一种输入/输出架构，其适用于裸芯片中，可同时支持绘图加速埠(AGP)规格以及周边装置连接快递(PCIE)规格，此输入/输出架构包括：PCIE输入/输出垫、AGP输入/输出垫、裸芯片焊垫、第一导电布线以及第二导电布线。上述PCIE输入/输出垫与AGP输入/输出垫用以分别支持PCIE规格与AGP规格。裸芯片焊垫用以电连接至裸芯片以外，而第一导电布线电连接PCIE输入/输出垫与裸芯片焊垫，且第二导电布线电连接AGP输入/输出垫与裸芯片焊垫。其中，在同一时间仅有PCIE输入/输出垫与AGP输入/输出垫二者之一启动(activate)输入/输出处理。
依照本实用新型的优选实施例所述，上述PCIE输入/输出垫与AGP输入/输出垫接受启动信号控制，当PCIE输入/输出垫动作时，则AGP输入/输出垫不动作，而当AGP输入/输出垫动作时，则PCIE输入/输出垫不动作。另外，第一导电布线与第二导电布线可位于裸芯片的重布线层中。
从本实用新型的另一观点，本实用新型提供一种集成电路，此集成电路中使用了上述的输入/输出架构，而其中的裸芯片焊垫经悬空的导线电连接至此集成电路中的基板上的接合垫。
如本领域技术人员所知道的那样，上述PCIE输入/输出垫与AGP输入/输出垫可以是其他种设计规格的输入/输出垫，应当也在本实用新型的范畴内。
本实用新型的输入/输出架构因为将PCIE输入/输出垫与AGP输入/输出垫同时接到同一芯片焊垫，故使用本实用新型的输入/输出架构的芯片除了能支持多种设计规格外，且能共享同一导线、接合垫及基板等。而使用此芯片的应用装置可共享同一汇流排布线及主机板，进而使成本降低，使设计简化等。另外，裸芯片中也可节省芯片焊垫以作为电源/地的芯片焊垫用。
为让本实用新型的上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明。在图中，当元件被称为“连接”或“耦接”至另一元件时，其可为直接连接或耦接至另一元件，或可能存在介于其间的元件。相对地，当元件被指为“直接连接”或“直接耦接”至另一元件时，则不存在有介于其间的元件。
附图说明
图1是现有的支持单一接口规格的输入/输出架构的方块示意图；以及
图2是本实用新型一优选实施例的一种支持多种设计规格的输入/输出架构的方块示意图。
附图中的附图标记说明如下：
11，20裸芯片                         12输入/输出垫
13导电布线                      14，30，32裸芯片焊垫
15，34导线                      16，36基板
17，38接合垫                    22 AGP输入/输出垫
24 PCIE输入/输出垫              26第二导电布线
28第一导电布线
具体实施方式
图2是本实用新型一优选实施例的一种支持多种设计规格的输入/输出架构的方块示意图。在本优选实施例中，以周边装置连接快递(PCIE)汇流排规格以及绘图加速埠(AGP)接口规格为例。因为PCIE接口规格是使用电流源来驱动，而AGP接口规格，则使用传统的输出入方式，例如在AGP 3.0的规格中使用开漏极，而在AGP 2.0的规格中使用推挽式，所以，符合PCIE接口规格的汇流排所使用的信号接收及传送架构与符合AGP接口规格的汇流排所使用的根本上大不相同。因此，本实用新型并不勉强将两个完全不同的信号接收及传送架构共同使用同一输入/输出垫来支持。相反地，本实用新型使用原先各自独立的PCIE输入/输出垫以及AGP输入/输出垫，如此，不会因重新设计输入/输出垫而影响集成电路的驱动能力及ESD保护等。
请参照图2，本实用新型优选实施例所提出的一种输入/输出架构，其适用于集成电路的裸芯片20中，可同时支持两种不同的设计规格，例如：支持AGP规格以及PCIE规格，此输入/输出架构包括：AGP输入/输出垫22、PCIE输入/输出垫24、第一导电布线28、第二导电布线26以及裸芯片焊垫32。由图2中可知，PCIE输入/输出垫24经第一导电布线28电连接至裸芯片焊垫32，而AGP输入/输出垫22经第二导电布线26电连接至裸芯片焊垫32。此第一导电布线28与第二导电布线26在本实施例中位于裸芯片20的重布线层中。
由于输入/输出垫作为集成电路内连接到裸芯片以外的最后一级功能方块，其必须具有输出入缓冲驱动与ESD保护等功能。故而上述PCIE输入/输出垫24与AGP输入/输出垫22就是能分别支持PCIE规格与AGP规格的汇流排信号的驱动缓冲级。从上述可知，由于，PCIE输入/输出垫24与AGP输入/输出垫22同时都电连接到裸芯片焊垫32，因此，在同一时间仅有PCIE输入/输出垫24与AGP输入/输出垫22二者之一能够启动，以进行输入/输出信号处理。在本实施例中，PCIE输入/输出垫24与AGP输入/输出垫22接受启动信号PCIEEN控制，当启动信号PCIEEN致动时，则PCIE输入/输出垫24动作，AGP输入/输出垫22不动作，反之，当AGP输入/输出垫22动作时，则PCIE输入/输出垫24不动作。
一般来说，每一输入/输出垫都有一个相对应的裸芯片焊垫，用来将信号电连接至裸芯片以外。在本实施例中，裸芯片焊垫32原本对应PCIE输入/输出垫24，故裸芯片焊垫32经悬空的导线34电连接至此集成电路中的基板36上的接合垫38，以作为PCIE输入/输出垫24对外输入/输出信号的桥梁。由图2中可知，由于AGP输入/输出垫22经第二导电布线26电连接至裸芯片焊垫32，来输出对外输入/输出信号，使得原本对应AGP输入/输出垫22的裸芯片焊垫30就空下来没有使用，所以节省下来的芯片焊垫30部分，就可以转作电源/地的芯片焊垫用。
如本领域技术人员应当可知晓的那样，上述PCIE输入/输出垫与AGP输入/输出垫可以是其他种设计规格的输入/输出垫，或同时包括其他种设计规格，例如Gfx接口，当然，在这种情况下，本实用新型的输入/输出架构与使用其的集成电路就支持其他种的设计规格，其也在本实用新型的范畴内。
本实用新型的输入/输出架构因为将两种不同接口规格的输入/输出垫同时经布线导线接到同一芯片焊垫，亦即将PCIE输入/输出垫与AGP输入/输出垫同时接到同一芯片焊垫，所以使用本实用新型的输入/输出架构的芯片除了能同时支持多种设计规格外，且能共享同一导线、接合垫及基板等。且使用此芯片的应用装置可共享同一汇流排布线及主机板，进而使成本降低，使设计简化等。另外，裸芯片中也可将空下来的芯片焊垫作为电源/地的芯片焊垫用。
虽然本实用新型已以一优选实施例公开如上，但是其并非用以限定本实用新型，本领域技术人员在不脱离本实用新型的精神和范围的情况下，应当可作些许的更动与润饰，因此本实用新型的保护范围当以所附的权利要求所确定的为准。

Claims (10)

1.一种输入/输出架构，适用于一裸芯片中，可支持一绘图加速埠规格以及一周边装置连接快递规格，其特征在于，该输入/输出架构包括：
一周边装置连接快递输入/输出垫，用以支持该周边装置连接快递规格；
一绘图加速埠输入/输出垫，用以支持该绘图加速埠规格；
一裸芯片焊垫，用以电连接至该裸芯片以外；
一第一导电布线，用以电连接该周边装置连接快递输入/输出垫以及该裸芯片焊垫；以及
一第二导电布线，用以电连接该绘图加速埠输入/输出垫以及该裸芯片焊垫；
其中，在同一时间仅有该周边装置连接快递输入/输出垫与该绘图加速埠输入/输出垫二者之一启动输入/输出处理。
2.如权利要求1所述的输入/输出架构，其特征在于，该周边装置连接快递输入/输出垫与该绘图加速埠输入/输出垫接受一启动信号控制，当该周边装置连接快递输入/输出垫动作时，该绘图加速埠输入/输出垫不动作，而当该绘图加速埠输入/输出垫动作时，该周边装置连接快递输入/输出垫不动作。
3.如权利要求1所述的输入/输出架构，其特征在于，该裸芯片焊垫经一导线电连接至一基板中的一接合垫。
4.如权利要求1所述的输入/输出架构，其特征在于，该第一导电布线与该第二导电布线位于一重布线层中。
5.一种输入/输出架构，适用于一芯片中，可支持多种设计规格，其特征在于，该输入/输出架构包括：
一第一输入/输出垫，用以支持一第一设计规格；
一第二输入/输出垫，用以支持一第二设计规格；
一芯片焊垫，用以电连接至该芯片以外；
一第一导电布线，用以电连接该第一输入/输出垫以及该芯片焊垫；以及
一第二导电布线，用以电连接该第二输入/输出垫以及该芯片焊垫；
其中，在同一时间仅有该第一输入/输出垫与该第二输入/输出垫二者之一启动输入/输出处理。
6.如权利要求5所述的输入/输出架构，其特征在于，该第一输入/输出垫与该第二输入/输出垫接受一启动信号控制，当该第一输入/输出垫动作时，该第二输入/输出垫不动作，而当该第二输入/输出垫动作时，该第一输入/输出垫不动作。
7.如权利要求5所述的输入/输出架构，其特征在于，该芯片焊垫经一导线电连接至一基板中的一接合垫。
8.如权利要求5所述的输入/输出架构，其特征在于，该第一导电布线与该第二导电布线位于一重布线层中。
9.一种集成电路，可支持多种设计规格，其特征在于，该集成电路包括：
一裸芯片，包括：
一第一输入/输出垫，用以支持一第一设计规格；
一第二输入/输出垫，用以支持一第二设计规格；
一芯片焊垫，用以电连接至该裸芯片以外；
一第一导电布线，用以电连接该第一输入/输出垫以及该芯片焊垫；以及
一第二导电布线，用以电连接该第二输入/输出垫以及该芯片焊垫；
一导线；以及
一基板，具有一接合垫，该芯片焊垫经该导线电连接至该接合垫；
其中，该第一输入/输出垫与该第二输入/输出垫接受一启动信号控制，当该第一输入/输出垫动作时，该第二输入/输出垫不动作，而当该第二输入/输出垫动作时，该第一输入/输出垫不动作。
10.如权利要求9所述的集成电路，其特征在于，该第一设计规格为一周边装置连接快递规格，而该第二设计规格为一绘图加速埠规格。
CNU2003201008417U 2003-10-15 2003-10-15 输入/输出架构及使用该架构的集成电路 Expired - Lifetime CN2658939Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU2003201008417U CN2658939Y (zh) 2003-10-15 2003-10-15 输入/输出架构及使用该架构的集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU2003201008417U CN2658939Y (zh) 2003-10-15 2003-10-15 输入/输出架构及使用该架构的集成电路

Publications (1)

Publication Number Publication Date
CN2658939Y true CN2658939Y (zh) 2004-11-24

Family

ID=34339414

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU2003201008417U Expired - Lifetime CN2658939Y (zh) 2003-10-15 2003-10-15 输入/输出架构及使用该架构的集成电路

Country Status (1)

Country Link
CN (1) CN2658939Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100517257C (zh) * 2005-10-28 2009-07-22 鸿富锦精密工业（深圳）有限公司 高速外围部件互连总线接口测试装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100517257C (zh) * 2005-10-28 2009-07-22 鸿富锦精密工业（深圳）有限公司 高速外围部件互连总线接口测试装置

Similar Documents

Publication Publication Date Title
CN100585457C (zh) 硅基液晶显示器
US7015559B2 (en) Method and system for electrically coupling a chip to chip package
CN1134065C (zh) 多芯片模块中各个集成电路芯片间的互连电路和方法
JP4419166B2 (ja) 液晶表示パネル
KR20160028042A (ko) 곡면 표시장치
CN101916000B (zh) 液晶显示器及其线路架构
US20010000630A1 (en) Enbedded memory assembly
CN201298121Y (zh) 驱动芯片封装结构改进的液晶显示模块
CN210073288U (zh) 显示面板与显示装置
US8665406B2 (en) Display integrated circuit chip
CN2658939Y (zh) 输入/输出架构及使用该架构的集成电路
CN100414360C (zh) 液晶显示面板
US6493056B2 (en) Interposer device
US20180247989A1 (en) Oled display module and method of forming the same
TWI236127B (en) Input/output structure and integrated circuit using the same
US11121119B2 (en) Semiconductor package
CN219660305U (zh) 兼容式flash封装
CN218939682U (zh) 一种Power MOSFET和MOSFET driver结合的IC封装
CN218038530U (zh) 一种基于控制与屏幕的一体化led柔性透明显示屏
US11086360B2 (en) Semiconductor package
WO2024130724A1 (zh) 发光元件、显示基板和显示装置
CN209882200U (zh) 印刷电路板及其显示器连接结构
WO2023155040A1 (zh) 系统级封装器件、电子设备、系统级封装器件的制作方法
CN2558082Y (zh) 堆栈式芯片尺寸封装结构
KR20040004828A (ko) 테이프 캐리어 패키지 및 이를 이용한 액정표시모듈

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20131015

Granted publication date: 20041124