CN221283417U - 一种去耦电容印制电路板和滤波器 - Google Patents
一种去耦电容印制电路板和滤波器 Download PDFInfo
- Publication number
- CN221283417U CN221283417U CN202322895057.XU CN202322895057U CN221283417U CN 221283417 U CN221283417 U CN 221283417U CN 202322895057 U CN202322895057 U CN 202322895057U CN 221283417 U CN221283417 U CN 221283417U
- Authority
- CN
- China
- Prior art keywords
- decoupling capacitor
- printed circuit
- circuit board
- decoupling
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 121
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 claims abstract description 17
- 238000001914 filtration Methods 0.000 abstract description 20
- 230000003071 parasitic effect Effects 0.000 description 61
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- SXHLTVKPNQVZGL-UHFFFAOYSA-N 1,2-dichloro-3-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C=CC=2)Cl)=C1 SXHLTVKPNQVZGL-UHFFFAOYSA-N 0.000 description 5
- 230000004907 flux Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000012776 electronic material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Abstract
本申请公开了一种去耦电容印制电路板和滤波器,在保证PCB板面积和电子元器件密度均满足约束条件的前提下,提升了去耦网络的高频滤波性能。一种去耦电容印制电路板,其中,所述印制电路板20上印制有一条电源走线21,所述电源走线21采用蛇形走线方式;所述电源走线21具有至少一个开口,每个开口内单独放置一个去耦电容,所述去耦电容的第一端与所述开口的底边电连接,所述去耦电容的第二端与所述印制电路板20上的地线电连接。
Description
技术领域
本实用新型涉及印制电路板设计技术领域,更具体地说,涉及一种去耦电容印制电路板和滤波器。
背景技术
去耦电容用于滤除直流电源中的交流噪声。去耦电容的滤波性能由其去耦环路阻抗特性决定,去耦环路阻抗越小,滤波性能越好。去耦环路阻抗与电容值和去耦环路寄生电感有关,具体的:在低频段,去耦环路阻抗主要由电容值决定,需要使用大电容获得较低的去耦环路阻抗,从而保证对低频噪声的滤除效果;而在高频段,去耦环路阻抗主要由去耦环路寄生电感决定,需要通过降低去耦环路寄生电感来降低去耦环路阻抗,从而保证对高频噪声的滤除效果。
传统的去耦电容PCB(Printed Circuit Board,印制电路板)板设计方案如图1所示:去耦电容的第一端与PCB板10上需要滤波的电源走线11(参见图1中的阴影区域)电连接,第二端与PCB板10上的地线电连接(例如第二端通过接地过孔12与PCB板10的地平面电连接);电源走线11为直线形走线;为了降低去耦环路寄生电感,通常会加宽电源走线11并就近放置去耦电容;去耦电容的数量可以是一个或多个,当为多个时,多个去耦电容同方向并排放置(图1中仅以具有两个去耦电容——去耦电容1和去耦电容2作为示例)。
但是,受PCB板面积和电子元器件密度的约束,加宽电源走线和就近放置去耦电容的实现难度较大;并且,去耦电容间的距离较近时,并联支路间的互感会增加去耦环路寄生电感,恶化去耦电容对高频噪声的滤波效果。
实用新型内容
有鉴于此,本实用新型提供一种去耦电容印制电路板和滤波器,在保证PCB板面积和电子元器件密度均满足约束条件的前提下,提升去耦网络的高频滤波性能。
一种去耦电容印制电路板,其中,所述印制电路板20上印制的电源走线21采用蛇形走线方式;
所述电源走线21具有至少一个开口,每个开口内单独放置一个去耦电容,所述去耦电容的第一端与所述开口的底边电连接,所述去耦电容的第二端与所述印制电路板20上的地线电连接。
可选地,所述去耦电容的第二端通过所述印制电路板20上的接地过孔22与所述印制电路板20的地平面上布设的地线电连接;所述印制电路板20为多层板,所述地平面为所述多层板中专门布设地线的一层。
可选地,在保证所述开口有足够空间放置所述去耦电容的情况下,所述开口的宽度和深度均取最小值。
可选地,所述电源走线21的每相邻两个开口中心对称。
可选地,所述电源走线21的拐角采用直角。
一种滤波器,包括:如上述公开的任一种去耦电容印制电路板,所述去耦电容印制电路板上安装有去耦电容。
从上述的技术方案可以看出,本实用新型改进去耦电容和电源走线在PCB板上的布局布线方式,利用电源走线与去耦电容耦合来提高去耦网络的高频滤波性能。该电源走线采用蛇形走线布置,去耦电容放置于蛇形走线开口内,整体布局紧凑,与传统方案相比在几乎不增加PCB板面积和电子元器件密度、且不增加电子物料成本的前提下,提升了去耦网络的高频滤波性能。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术公开的一种去耦电容印制电路板的设计图;
图2为本实用新型实施例公开的一种去耦电容印制电路板的设计图;
图3为与图1所示去耦电容印制电路板对应的去耦网络的等效电路图;
图4为与图2所示去耦电容印制电路板对应的去耦网络的等效电路图;
图5为与图1、图2所示去耦电容印制电路板对应的去耦网络的阻抗-频率曲线对比图;
图6为去耦电容的封装尺寸示意图;
图7为蛇形走线的尺寸示意图;
图8为图6所示去耦电容放置于图7所示蛇形走线开口内的示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
参见图2,本实用新型实施例公开了一种去耦电容印制电路板,其中:
所述印制电路板即PCB板20上印制有一条电源走线21(参见图2中的阴影区域),所述电源走线21采用蛇形走线方式;
所述电源走线21具有至少一个开口,每个开口内单独放置一个去耦电容;在所述开口内,所述去耦电容的第一端与所述开口的底边电连接,所述去耦电容的第二端与PCB板20上的地线电连接(例如PCB板20为多层板,第二端通过PCB板20上的接地过孔22与PCB板20的地平面上布设的地线电连接;多层PCB板中用专门一层布设地线,这一层就叫做地平面)。
PCB板20上允许接入的去耦电容的数量(也即电源走线21的开口的数量)可以是一个或多个,图2中仍以允许接入两个去耦电容——去耦电容1和去耦电容2作为示例。下面通过与图1所示方案做对比,来说明图2所示方案的工作原理:
去耦电容本身具有寄生电感和寄生电阻,所以一个去耦电容可以等效为电容C、寄生电感ESLpkg和寄生电阻ESR的串联组合,又由于电感两两之间存在磁性耦合即互感(互感大小主要由电感的间距决定,间距越大,互感越小),所以一个去耦电容的阻抗Z为:
式1中,寄生电阻ESR和电容C由该去耦电容的选型决定。ESL表示该去耦电容的滤波电感,ESL由寄生电感ESLpkg以及寄生电感ESLpkg与其他电感间的互感M共同决定,噪声电流的方向决定了各电感周围磁通量的方向,磁通量变化方向相同时,寄生电感ESLpkg与互感M相加,反之则相减。ω为噪声角频率,在低频段,该去耦电容的阻抗Z主要由电容C决定,而随着ω的增加,该去耦电容的阻抗Z主要由寄生电阻ESR决定,寄生电阻ESR越小,该去耦电容的阻抗Z越低,对电源噪声的滤除效果越好。
在图1与图2中接入相同型号的去耦电容1和相同型号的去耦电容2,去耦电容1等效为电容C1、寄生电感L1和寄生电阻R1的串联组合,去耦电容2等效为电容C2、寄生电感L2和寄生电阻R2的串联组合。
在图1所示方案中,去耦电容1与去耦电容2并联组成去耦网络,电源走线11中的噪声电流AC(即图1中带箭头的实线)经去耦电容1和去耦电容2流向地线,从而将交流噪声从电源走线11中滤除。图1所示方案对应的去耦网络的等效电路图如图3所示:电容C1、寄生电感L1和寄生电阻R1组成一个串联结构,电容C2、寄生电感L2和寄生电阻R2组成又一串联结构,两串联结构并联并且寄生电感L1与寄生电感L2之间存在互感M21;电能从该去耦网络的输入端1-1’流入,从该去耦网络的输入端2-2’流出。
在图1所示方案中,去耦电容1的滤波电感ESL1为:
ESLl=L1+M21 (式2)
参见图1,由于寄生电感L2与寄生电感L1上流过的噪声电流方向相同,所以寄生电感L2与寄生电感L1周围磁通量变化方向相同,所以寄生电感L1与互感M21相加。
在图2所示方案中,去耦电容1与去耦电容2并联组成去耦网络,电源走线21中的噪声电流AC(即图2中带箭头的实线)经去耦电容1和去耦电容2流向地线,从而将交流噪声从电源走线21中滤除。图2所示方案对应的去耦网络的等效电路图如图4所示:电容C1、寄生电感L1和寄生电阻R1组成一个串联结构,电容C2、寄生电感L2和寄生电阻R2组成又一串联结构;由于电源走线21相比电源走线11明显变长,所以电源走线21各支节的寄生电感L3、L4、L5不可忽略,L4为去耦电容1左侧电源走线的寄生电感,L3为去耦电容1右侧电源走线的寄生电感,L5为去耦电容2右侧电源走线的寄生电感;电感两两之间存在互感(图4中仅画出了部分互感);电能从该去耦网络的输入端1-1’流入,从该去耦网络的输入端2-2’流出。
在图2所示方案中,去耦电容1的滤波电感ESL′1为:
ESL′1=L1-M41-M31-M21+M51 (式3)
式3中,互感M41为寄生电感L4与寄生电感L1之间的互感(参见图2,由于寄生电感L4与寄生电感L1上流过的噪声电流方向相反,所以寄生电感L4与寄生电感L1周围磁通量变化方向相反,所以寄生电感L1与互感M41相减);互感M31为寄生电感L3与寄生电感L1之间的互感,互感M21为寄生电感L2与寄生电感L1之间的互感;互感M5l为寄生电感L5与寄生电感L1之间的互感(参见图2,由于寄生电感L5与寄生电感L1上流过的噪声电流方向相同,所以寄生电感L5与寄生电感L1周围磁通量变化方向相同,所以寄生电感L1与互感M5l相加)。
由于互感大小主要由电感的间距决定,间距越大,互感越小,所以满足下式:
M41≈M31>M21>M51 (式4)
综合式2~式4,可得:
ESL1>ESL′1 (式5)
由于在高频段,去耦环路阻抗主要由去耦环路寄生电感决定,结合式5,可得:在高频段,图1所示方案中去耦电容1的阻抗大于图2所示方案中去耦电容1的阻抗。
同理可得,在高频段,图2所示方案中去耦电容1的阻抗大于图2所示方案中去耦电容2的阻抗。可见,图2所示方案中单个去耦电容具有更低的滤波电感ESL,更小的阻抗Z,所以图2所示方案中单个去耦电容对高频噪声的滤波效果更好。
下面再分析去耦电容1与去耦电容2并联组成的去耦网络,该去耦网络的阻抗Ztotal参见如下表达式组:
综合式5~式6,可得:图2所示方案中去耦网络的阻抗小于图1所示方案中去耦网络的阻抗,故图2所示方案中去耦网络对高频噪声的滤波效果更好。图5为图1、图2的去耦网络的阻抗-频率曲线对比图,很显然,在高频段,图2所示方案中去耦网络的阻抗更小。
综上,本实用新型实施例改进去耦电容和电源走线在PCB板上的布局布线方式,利用电源走线与去耦电容耦合来提高去耦网络的高频滤波性能。该电源走线采用蛇形走线(蛇形走线是PCB布线过程中常用的一种走线方式)布置,去耦电容放置于蛇形走线开口内,整体布局紧凑,与传统方案相比在几乎不增加PCB板面积和电子元器件密度、且不增加电子物料成本的前提下,提升了去耦网络的高频滤波性能。而且,由于该蛇形走线为二维结构,所以易于加工制造,提高了产品市场竞争力。
去耦电容在选型时,通过电容厂家提供的电容阻抗曲线,一般选取阻抗曲线谷值在需要滤除噪声频段内的电容。
电源走线21在PCB板上呈长条状且弯曲呈蛇形线状,对于电源走线21的任一支节来说,该支节的寄生电感与该支节的线长和线宽有关,具体的:该支节越长,该支节的寄生电感越大;该支节越宽,该支节的寄生电感越小。所以在电源走线21的各开口有足够空间放置去耦电容的情况下,电源走线21的各开口的宽度W和深度L应选取地尽量短。例如:
去耦电容的封装尺寸信息如图6所示:去耦电容的封装长边为b,宽边为a。蛇形走线开口的深度和宽度分别为L和W,如图7所示。将图6的去耦电容放置在图7的蛇形走线开口的中心位置,去耦电容一端电连接到电源走线,另一端电连接到地,如图8所示,则:
W=gap1+a,gap1为去耦电容长边与开口两侧电源走线的总间距,从去耦电容的高频滤波性能考虑,gap1与去耦网络中电感之间的互感值成反比,因此采用越小的gap1,去耦网络的高频滤波性能越好,即W越小越好;
L=gap2+b,gap2为去耦电容长边与电源走线开口底边的间距,gap2越大,电源走线的寄生电感越大,去耦网络的高频滤波性能越差,因此需要尽可能降低gap2,即L越小越好;
因此,在保证所述开口有足够空间放置所述去耦电容的情况下,推荐所述开口的宽度W和深度L均取最小值。
可选的,基于上述公开的任一实施例,蛇形走线的拐角可以是直角、45度角或者圆角等,并不局限,本实用新型实施例附图仅以蛇形走线的拐角为直角为例进行绘制。为方便布线,本实用新型实施例推荐蛇形走线的拐角采用直角。
可选的,基于上述公开的任一实施例,为方便布线,蛇形走线的每相邻两个开口中心对称。
此外,本实用新型实施例还公开了一种滤波器,包括:如上述公开的任一种去耦电容印制电路板,其中,所述去耦电容印制电路板上安装有去耦电容。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的滤波器而言,由于其与实施例公开的去耦电容印制电路板相对应,所以描述的比较简单,相关之处参见去耦电容印制电路板部分说明即可。
本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的不同对象,而不必用于描述特定的顺序或先后次序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个”限定的要素,并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本实用新型实施例的精神或范围的情况下,在其它实施例中实现。因此,本实用新型实施例将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种去耦电容印制电路板,其特征在于,所述印制电路板(20)上印制的电源走线(21)采用蛇形走线方式;
所述电源走线(21)具有至少一个开口,每个开口内单独放置一个去耦电容,所述去耦电容的第一端与所述开口的底边电连接,所述去耦电容的第二端与所述印制电路板(20)上的地线电连接。
2.根据权利要求1所述的去耦电容印制电路板,其特征在于,所述去耦电容的第二端通过所述印制电路板(20)上的接地过孔(22)与所述印制电路板(20)的地平面上布设的地线电连接;所述印制电路板(20)为多层板,所述地平面为所述多层板中专门布设地线的一层。
3.根据权利要求1或2所述的去耦电容印制电路板,其特征在于,在保证所述开口有足够空间放置所述去耦电容的情况下,所述开口的宽度和深度均取最小值。
4.根据权利要求1或2所述的去耦电容印制电路板,其特征在于,所述电源走线(21)的每相邻两个开口中心对称。
5.根据权利要求1或2所述的去耦电容印制电路板,其特征在于,所述电源走线(21)的拐角采用直角。
6.一种滤波器,其特征在于,包括:如权利要求1~5中任一项所述的去耦电容印制电路板,所述去耦电容印制电路板上安装有去耦电容。
Publications (1)
Publication Number | Publication Date |
---|---|
CN221283417U true CN221283417U (zh) | 2024-07-05 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7280342B1 (en) | Low inductance high ESR capacitor | |
US10170836B2 (en) | Coil antenna device and antenna module | |
US6525622B1 (en) | Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conducts of an electrical power distribution structure | |
US20100091427A1 (en) | Multilayer chip capacitor | |
JP2016524816A (ja) | 高い品質係数をもたらす複数の相互結合メタライズ層を有するベクトルインダクタ | |
JP2006351642A (ja) | 積層コンデンサ | |
JP2001119154A (ja) | 電磁干渉抑制部品および電磁干渉抑制回路 | |
CN101854152B (zh) | 一种圆形pcb线匝构成的平面emi滤波器集成模块 | |
JP6642742B2 (ja) | コモンモードチョークコイル、モジュール部品および電子機器 | |
CN221283417U (zh) | 一种去耦电容印制电路板和滤波器 | |
KR101983139B1 (ko) | 적층형 인덕터 및 적층형 인덕터 어레이 | |
KR101422950B1 (ko) | 하나의 권선으로 구현되는 직렬 인덕터 어레이 및 이를 포함하는 필터 | |
JP6504960B2 (ja) | プリント基板 | |
CN104270111A (zh) | 一种共模电感增强结构的母线型emi滤波器 | |
JP2004501515A (ja) | 電力分配構造の平行な平面導体間で所望の電気インピーダンス値を達成するためのバイパス・コンデンサ方法、およびそれに関連する電力分配構造 | |
KR20190058925A (ko) | 코일 부품 | |
US20040207487A1 (en) | High-frequency electronic component and its designing method | |
US8994477B2 (en) | Noise filtering circuit for suppressing EMI | |
CN202996476U (zh) | 一种基于重叠交错绕组的平面emi滤波器 | |
JP6565938B2 (ja) | 構造体および配線基板 | |
TWI328819B (en) | Capacitor having plates with a pattern void of conductive material and method of making therefor | |
JP3135443B2 (ja) | 積層セラミックコンデンサー | |
JP6015260B2 (ja) | 電源回路及び電源モジュール | |
US9729123B2 (en) | Common-mode filter | |
JP6425632B2 (ja) | プリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant |