CN220934079U - 多芯片混合封装结构 - Google Patents
多芯片混合封装结构 Download PDFInfo
- Publication number
- CN220934079U CN220934079U CN202322713688.5U CN202322713688U CN220934079U CN 220934079 U CN220934079 U CN 220934079U CN 202322713688 U CN202322713688 U CN 202322713688U CN 220934079 U CN220934079 U CN 220934079U
- Authority
- CN
- China
- Prior art keywords
- chip
- cavity
- substrate
- packaging
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 26
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000010931 gold Substances 0.000 claims abstract description 19
- 229910052737 gold Inorganic materials 0.000 claims abstract description 19
- 238000005538 encapsulation Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000003466 welding Methods 0.000 claims description 2
- 241000218202 Coptis Species 0.000 claims 1
- 235000002991 Coptis groenlandica Nutrition 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型为一种多芯片混合封装结构，涉及一种由多个单个半导体或其他固态器件组成的组装件。它包括带有引脚的基板和设置在基板上的芯片、连接芯片与引脚之间的金线以及封装体，其特征是：所述的基板上设置有至少一个第一芯片，它与基板上的一部分引脚连接，第一芯片及与其连接的金线封装于封装体中；第一芯片至少一侧的封装体设置有至少一个空腔，空腔的底面为基板，空腔上端开口，所述的空腔的主体呈上大下小的棱台状。本实用新型的塑封同时实现了芯片的塑封保护和预制塑封空腔两个作用，它能够实现塑封封装和传统传感器金属封装的结合，还能提高了产品的多样化。而且本实用新型具有结构简单、加工质量好的特点。
Description
技术领域
本实用新型为一种多芯片混合封装结构，涉及一种由多个单个半导体或其他固态器件组成的组装件。
背景技术
随着芯片功能的高度集成化，越来越多的产品需要将多颗芯片集成封装在同一个封装结构中。这对封装工艺带来了一些挑战。因为，不同的芯片对封装工艺的要求不同，普通逻辑芯片需要完全塑封，以保护其表面电路及其金线；有的传感芯片较为敏感，需要封装提供一定的结构支撑，但不可对其进行接触。这些不同需求的芯片集成到同一个封装结构中，需要更为复杂的封装结构和封装方法。
发明内容
本实用新型的目的在于：设计一种针对上述多类型的芯片进行封装的多芯片混合封装结构。
首先，本实用新型提供了一种便于安装多种不同功能性芯片封装结构。该结构包括带有引脚的基板和设置在基板上的芯片、连接芯片与引脚之间的金线以及封装体，其特征是：所述的基板上设置有至少一个第一芯片，它与基板上的一部分引脚连接，第一芯片及与其连接的金线封装于封装体中；第一芯片至少一侧的封装体设置有至少一个空腔，空腔的底面为基板，空腔上端开口，所述的空腔的主体呈上大下小的棱台状。
本实用新型通过对封装体结构的设计，为在一个封装体里加装不同功能的芯片提供的解决方案。而且，由于空腔的主体呈上大下小的棱台状，一方面能够在封装时起到定位作用，保证空腔、第一芯片的封装部分等各部分之间的相对位置，从而提高封装质量。同时，上大下小的形状，还便于制作该空腔的模具能够顺利脱模，并保证空腔的加工质量。
进一步地，所述空腔的主体为横截面呈长方形的棱台状，从而便于确定封装的方向。
进一步地，空腔上端开口，空腔的在该开口处设置下凹的台阶面，从而便于后续部件的定位和固定。
利用本实用新型的上述结构进行进一步加工后，各空腔内设置有第二芯片，第二芯片的焊垫通过金线与基板上对应的其他引脚连接；对应每个空腔分别有带有传感孔的覆盖件固定于所述台阶面上，其传感孔与空腔相通。
具体地，所述的覆盖件为盖板，盖板的周边与台阶面连接，盖板的中部设置有传感孔。
进一步地，盖板的上表面与封装体的上表面齐平。
具体地，所述的覆盖件也可为中部向上突出的气嘴，气嘴下端的周面与空腔开口处的台阶面粘接，所述的传感孔为位于气嘴上端处的气嘴孔。
在本实用新型中，塑封同时实现了芯片的塑封保护和预制塑封空腔两个作用。而且，由于将空腔的主体设计为上大下小的棱台状，特别是其主体的横截面呈长方形的棱台状，不仅便于使被封装的部分以及封装体被准确的确定方向和位置，还能方便用于制作空腔部分的模具顺利地从空腔中脱膜，进一步地，还便于第二芯片的安装及定位。另外，将空腔的上端口设置有下凹的台阶面，一方面容易使覆盖件进入正确的位置，另一方面能够在加装覆盖件后使封装表面平整。因此，本实用新型具有结构简单、加工质量好的特点。
附图说明
图1为本实用新型实施例1的俯视图；
图2为图1的A-A视图；
图3为实施例2的俯视图；
图4为图3的B-B视图；
图5为实施例3的剖视图；
其中，1、封装体，2、台阶面，3、第一组金线，4、第一芯片，5、空腔，6、基板，7、第二芯片，8、盖板，9、传感孔，10、第二组金线，11、气嘴。
实施方式
在本实用新型中，除非单独定义指出的方向外，本文涉及的上、下、左、右、前、后、内和外等方向均是以本实用新型所示的图中的上、下、左、右、前、后、内和外等方向为准，在此一并说明。
实施例1:
如图1、2所示，本实施例包括基板6，在左半部分的基板6上安装有第一芯片4，第一芯片4通过第一组金线3与基板6上的一部分引脚电连接，其连接结构为现有技术。封装体1将第一芯片4和第一组金线3完全封装于其中。在基板6的右半部分，封装体1有一预制而成的空腔5，该空腔5以基板6为底且上端开口。
空腔5的主体形状为上大下小的棱台状，附图中所示的空腔5的横截面为长方形，其相邻的各面之间通过弧形表面过渡以保持空腔表面的顺滑。本实施例空腔5的侧面可以设计为连续变化的形状，如方斗形，或圆斗形，从而便于后续芯片的安装。但将其设计为横截面为长方形的棱台状，则有助于确定空腔5与其他各部分之间的方向和位置，即确定整个封装体1与被封装部分（如第一芯片4、基板6）之间的方向和位置，从而保证封装质量。将空腔5设置为上大下小的棱台状便于在将第一芯片4封装完成后，即封装体1成型后将形成空腔5的模具脱出，另外，便于后续在需要时在空腔5内加装其他芯片，如实施例2或3中的第二芯片7。
为便于在后续需要时将空腔5进一步封装，本实施例中，空腔5的上端口处设置有下凹的台阶面2。
本实施例的结构为后续安装其他芯片做好了准备。
实施例2:
如图3、4所示，本实施例给出了采用两个空腔5的实例，当然，根据需要，在一个基板6上可以设置更多的空腔5以满足对集成电路不同功能的要求。
本实施例中，采用了安装了其他芯片（第二芯片7）的实例。
本实施例的基本结构与实施例1相同，其左半部分有完全封装的第一芯片4，其封装结构与实施例1相同，这里不再赘述。在本实施例封装体1的右半部分设置有前后两个空腔5，每个空腔5的形状与实施例1中所述的空腔5形状及结构相同。在每个空腔5的底部各有一个第二芯片7安装在基板6上，并分别有第二组金线10将第二芯片7的焊垫与基板6上的预留的引脚电连接，第二芯片7的安装以及第二组金线10的连接方式为现有技术。每个空腔5的上端口设计有台阶面2，在台阶面2上通过粘接或其他结构固定有覆盖件，此处的覆盖件为分别对应两个空腔的两个盖板8，每个盖板8的中间留有通孔作为传感孔9，传感孔9与空腔5相通。
在本实施例中，根据电路设计的需要，第二芯片7可以与第一芯片4可以没有电连接关系。也可以根据设计需要，使第二芯片7相应的部分引脚通过基板6的线路布局与第一芯片4的相应引脚连接，实现所需要的功能。针对第一芯片4与第二芯片7有连接关系的电路，本实用新型的这种连接方式与将两者分别封装相比，能够大大降低了所占用的空间，从而减小了封装完成后的集成电路体积，并能提高电连接的可靠性。
实施例3:
本实施例基板6、第一芯片4的封装、右侧的空腔5的结构与实施例2相同，在其空腔5内安装有第二芯片7，本实施例的空腔5的结构、第二芯片7的安装方式与实施例2也相同。在本实施例各空腔5的上端口上安装有覆盖件，在本实施例中，所述的覆盖件为安装在每个空腔5上端口的气嘴11，气嘴11的下端开口，其下端的边缘通过粘接或其他公知的方式固定于空腔5上端口处的台阶面2上。气嘴11的中部向上突出，并在上端处设置有通孔作为传感孔9，从而在气嘴11内形成通道并与空腔5相通。
由此可见，本实用新型的结构为拓展集成电路的功能提供了思路和空间。
Claims (7)
1.一种多芯片混合封装结构，包括带有引脚的基板和设置在基板上的芯片、连接芯片与引脚之间的金线以及封装体，其特征是：所述的基板上设置有至少一个第一芯片，它与基板上的一部分引脚连接，第一芯片及与其连接的金线封装于封装体中；第一芯片至少一侧的封装体设置有至少一个空腔，空腔的底面为基板，空腔上端开口，所述的空腔的主体呈上大下小的棱台状。
2.根据权利要求1所述的多芯片混合封装结构，其特征是：所述空腔的主体为横截面呈长方形的棱台状。
3.根据权利要求1或2所述的多芯片混合封装结构，其特征是：空腔上端开口，空腔的在该开口处设置下凹的台阶面。
4.根据权利要求3所述的多芯片混合封装结构，其特征是：各空腔内设置有第二芯片，第二芯片的焊垫通过金线与基板上对应的其他引脚连接；对应每个空腔分别有带有传感孔的覆盖件固定于所述台阶面上，其传感孔与空腔相通。
5.根据权利要求4所述的多芯片混合封装结构，其特征是：所述的覆盖件为盖板，盖板的周边与台阶面连接，盖板的中部设置有传感孔。
6.根据权利要求5所述的多芯片混合封装结构，其特征是：盖板的上表面与封装体的上表面齐平。
7.根据权利要求4所述的多芯片混合封装结构，其特征是：所述的覆盖件为中部向上突出的气嘴，气嘴下端的周面与空腔开口处的台阶面粘接，所述的传感孔为位于气嘴上端处的气嘴孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322713688.5U CN220934079U (zh) | 2023-10-10 | 2023-10-10 | 多芯片混合封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322713688.5U CN220934079U (zh) | 2023-10-10 | 2023-10-10 | 多芯片混合封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220934079U true CN220934079U (zh) | 2024-05-10 |
Family
ID=90962251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322713688.5U Active CN220934079U (zh) | 2023-10-10 | 2023-10-10 | 多芯片混合封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220934079U (zh) |
-
2023
- 2023-10-10 CN CN202322713688.5U patent/CN220934079U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8508048B2 (en) | Semiconductor device utilizing a package on package structure and manufacturing method thereof | |
| US6707146B2 (en) | Semiconductor apparatus with decoupling capacitor | |
| US7936074B2 (en) | Programmable system in package | |
| CN101241904A (zh) | 四方扁平无接脚型的多芯片封装结构 | |
| CN109801894A (zh) | 芯片封装结构和封装方法 | |
| US20200053483A1 (en) | Sensor devices and methods for manufacturing the same | |
| CN220934079U (zh) | 多芯片混合封装结构 | |
| JP4435756B2 (ja) | 半導体装置 | |
| CN212587519U (zh) | 一种led晶元封装结构 | |
| CN209929295U (zh) | 一种dfn-6l三基岛封装框架 | |
| CN209374443U (zh) | 芯片封装结构 | |
| US20060049508A1 (en) | Semiconductor device, lead frame, and methods for manufacturing the same | |
| KR100387451B1 (ko) | 반도체 장치 및 그 제조방법 | |
| CN101019228B (zh) | 半导体器件及其制造方法 | |
| KR100239703B1 (ko) | 3차원 반도체 패키지 및 그 제조방법 | |
| CN101171672A (zh) | 引线架、精压工具及方法 | |
| CN117038646B (zh) | 陶瓷封装结构及其设计方法 | |
| CN212461680U (zh) | 一种圆片级芯片扇出三维堆叠封装结构 | |
| KR20030055834A (ko) | 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지 | |
| CN220526899U (zh) | 封装结构 | |
| CN209766408U (zh) | 一种射频芯片封装结构 | |
| CN101587884A (zh) | 堆叠式芯片封装结构及其制作方法 | |
| US20020145190A1 (en) | Arrangement and method of arrangement of stacked dice in an integrated electronic device | |
| US6459157B1 (en) | Semiconductor device and double-sided multi-chip package | |
| CN202796932U (zh) | 一种引线框架 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |