CN220856574U - 一种电容版图结构、mom电容、集成电路及半导体元件 - Google Patents

一种电容版图结构、mom电容、集成电路及半导体元件 Download PDF

Info

Publication number
CN220856574U
CN220856574U CN202322468057.1U CN202322468057U CN220856574U CN 220856574 U CN220856574 U CN 220856574U CN 202322468057 U CN202322468057 U CN 202322468057U CN 220856574 U CN220856574 U CN 220856574U
Authority
CN
China
Prior art keywords
metal
polar plate
capacitor
layer
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202322468057.1U
Other languages
English (en)
Inventor
唐德宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Milli Intelligent Technology Jiangsu Co ltd
Original Assignee
Milli Intelligent Technology Jiangsu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Milli Intelligent Technology Jiangsu Co ltd filed Critical Milli Intelligent Technology Jiangsu Co ltd
Priority to CN202322468057.1U priority Critical patent/CN220856574U/zh
Application granted granted Critical
Publication of CN220856574U publication Critical patent/CN220856574U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型提供了一种电容版图结构、MOM电容、集成电路及半导体元件,电容版图结构由若干单位电容组成,所述单位电容包括上极板和下极板,所述上极板连接高层金属,所述下极板连接高层金属和低层金属,所述上极板的高层金属和所述下极板的高层金属之间形成插指结构,且所述上极板的高层金属相对于地位于所述下极板的低层金属的上方,使所述上极板的高层金属与地之间通过所述下极板的低层金属进行隔离。该方案能够去除上极板对地的寄生电容,从而提高电路的充放电效率和稳定性。

Description

一种电容版图结构、MOM电容、集成电路及半导体元件
技术领域
本实用新型涉及电容版图技术领域,尤指一种电容版图结构、MOM电容、集成电路及半导体元件。
背景技术
现有的MOM电容版图采用的是插指结构,上、下极板使用同层金属,每层金属的形状和结构完全一致,同一极板的不同层金属在极板两端用接触孔相互导通,电容的容值由两个极板同层金属的平行截面产生。但是,由于没有隔离,上、下极板对地都会产生寄生电容,寄生电容的存在会影响电路的性能。
实用新型内容
本实用新型的目的是提供一种电容版图结构、MOM电容、集成电路及半导体元件,解决现有技术中上、下极板对地都会产生寄生电容,影响电路性能的问题。
本实用新型提供的技术方案如下:
本实用新型提供一种电容版图结构,由若干单位电容组成,所述单位电容包括上极板和下极板,
所述上极板连接高层金属,所述下极板连接高层金属和低层金属,
所述上极板的高层金属和所述下极板的高层金属之间形成插指结构,且所述上极板的高层金属相对于地位于所述下极板的低层金属的上方,使所述上极板的高层金属与地之间通过所述下极板的低层金属进行隔离。
通过设置上极板由高层金属组成,下极板由高层金属和低层金属组成,上极板的高层金属和下极板的高层金属之间形成插指结构,能够实现电容容值的产生,而下极板的下层金属存在,且设置下层金属位于上极板的高层金属与地之间,能够使通电时上极板不会对地产生寄生电容,从而提高电路的充放电效率和稳定性。
在一些实施方式中,所述单位电容均包含两个所述下极板,且两个所述下极板分别位于对应的所述上极板的两侧,
所述上极板的两侧分别连接有朝向对应的所述下极板的高层金属,所述下极板均连接有朝向所述上极板的高层金属,所述上极板和两个对应的所述下极板之间均形成电容有效区。
通过在一个单位电容中设置两个下极板,且分别位于上极板的两侧,并形成两个电容有效区,能够使原本较长的金属插指分成两个较短的金属插指,在不影响电容容值的情况下,提高充电容的放电效率。
在一些实施方式中,所述上极板和所述下极板均对应连接若干层高层金属,每一层对应的两个高层金属在同一平面上,且均形成所述插指结构;
同一极板相邻层的高层金属之间通过第一导孔导通。
在一些实施方式中,所述单位电容中两个所述下极板的低层金属之间通过横跨所述单位电容的第一低层金属线导通,且各个所述下极板中低层金属与相邻的高层金属之间通过第二导孔导通,使所述单位电容中的两个所述下极板导通。
在一些实施方式中,所述下极板的低层金属中还包括与所述上极板的高层金属形状相同、位置对应的若干第二低层金属线,使所述上极板的高层金属与地之间通过所述第二低层金属线进行隔离。
在一些实施方式中,所述上极板和所述下极板的高层金属均包括若干平行设置的指状金属,且同一层的所述指状金属之间形成所述插指结构;
所述指状金属的宽度大于预设宽度,且所述指状金属的长度小于预设长度。
在一些实施方式中,各个所述单位电容呈阵列排布,
与各个所述单位电容上极板连接的第一走线从上方接入所述电容版图结构,与各个所述单位电容下极板连接的第二走线从侧方接入所述电容版图结构,且所述第一走线均垂直于所述第二走线。
另外,本实用新型还提供一种MOM电容,包括上述的电容版图结构。
另外,本实用新型还提供一种集成电路,包括上述的MOM电容。
另外,本实用新型还提供一种半导体元件,包括上述的MOM电容。
通过本实用新型提供的一种电容版图结构、MOM电容、集成电路及半导体元件,能够消除上极板对地的寄生电容,从而提高电路的充放电效率和稳定性,提高包含该容版图结构的电路的性能。
附图说明
下面将以明确易懂的方式,结合附图说明优选实施方式,对本方案的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本实用新型实施例的单位电容的俯视结构示意图;
图2是本实用新型实施例的下极板的低层金属的俯视结构示意图;
图3是本实用新型实施例的下极板各层金属的竖剖面结构示意图;
图4是本实用新型实施例的电容版图结构整体俯视示意图;
图5是现有技术中MOM电容版图示意图。
附图标号:1-上极板;2-下极板;3-高层金属;41-第一导孔;42-第二导孔;51-第一低层金属线;52-第二低层金属线。
具体实施方式
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对照附图说明本实用新型的具体实施方式。显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
为使图面简洁,各图中只示意性地表示出了与本实用新型相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
传统工艺库中的MOM电容版图采用的是插指结构,如图5所示,在工艺上,上、下极板使用同层金属线,由于没有隔离,这样的mom电容就会出现上、下极板对地都产生寄生电容的情况,导致对电路的性能上产生一定的影响。此外,在布局布线中,由于上、下极板使用同层金属线,则上、下极板连接线也只能采用平行方式,这种方式导致连接需要同层金属走线,当SAR ADC(逐次逼近寄存器型模拟数字转换器)的位数越高,需要的电容数量就会越多,对电容阵列的匹配性要求越高,此时的平行的同层金属走线会浪费很大的面积,导致空间利用率不高。为解决该问题,本申请重新对电容版图结构进行布局。
在一个实施例中,参考说明书附图图1和2,本实用新型提供一种电容版图结构,由若干单位电容组成,每个单位电容均包括上极板1和下极板2,上极板1连接高层金属3,下极板2连接高层金属3和低层金属,其中高层金属3和低层金属是相对于地的高度而定义的,高层金属3可以为多层,低层金属只有一层,位于单位电容的最下方。
上极板1的高层金属3和下极板2的高层金属3之间形成插指结构,且上极板1的高层金属3相对于地位于下极板2的低层金属的上方,使上极板1的高层金属3与地之间通过下极板2的低层金属进行隔离。
通过设置上极板1由高层金属3组成,下极板2由高层金属3和低层金属组成,上极板1的高层金属3和下极板2的高层金属3之间形成插指结构,能够实现电容容值的产生,满足电容的基本需求;而由于下极板2的下层金属存在,且设置下层金属位于上极板1的高层金属3与地之间,能够使电容通电时,上极板1由于与地之间存在低层金属,因而不会对地产生寄生电容,从而提高电路的充放电效率和稳定性,进而提高电路的性能。
在一个实施例中,参考说明书附图图1和2,在前述实施例的基础上,设置单位电容均包含两个下极板2,且两个下极板2分别位于对应的上极板1的两侧。
上极板1的两侧分别连接有朝向对应的下极板2的高层金属3,下极板2均连接有朝向上极板1的高层金属3,上极板1和两个对应的下极板2之间均形成电容有效区。
通过在一个单位电容中设置两个下极板2,且分别位于上极板1的两侧,并形成两个电容有效区,能够使原本较长的金属插指分成两个较短的金属插指,在不影响电容容值的情况下,提高充电容的充放电效率。
此外,由于电容版图结构通常是由若干个单位电容陈列排队,将下极板2设置在上极板1的两侧,能够便于各个单位电容下极板2的布线和连通。
优选的,上极板1和下极板2均对应连接若干层高层金属3,每一层对应的两个高层金属3在同一平面上,且均形成插指结构。通过设置若干个高层金属3,并形成多个插指结构,能够提高电容的容值。
同一极板相邻层的高层金属3之间通过第一导孔41导通,使得在通电时,不同极板的各层金属之间能够带同种电荷。
单位电容中两个下极板2的低层金属之间通过横跨单位电容的第一低层金属线51导通,且各个下极板2中低层金属与相邻的高层金属3之间通过第二导孔42导通,使单位电容中的两个下极板2导通。
由于本申请一个单位电容中包含两个下极板2,为了使两个下极板2导通,且避免增加布线,可以利用低层金属,在两个下极板2的低层金属之间设置横跨单位电容的第一低层金属线51,且下极板2中低层金属与相邻的高层金属3之间通过第二导孔42导通,再结合连通同一极板相邻层的高层金属3之间的第一导孔41,能够使单位电容中的两个下极板2导通。在其它实施例中,还可以采用导孔或金属线直接连通两个下极板2。
参考说明书附图图3,一个示例,单位电容的两个下极板2均包括三层金属,分别为金属a、金属b和金属c,金属a、金属b为高层金属3,金属c为低层金属,金属a、金属b之间均通过第一导孔41导通,金属b和金属c之间均通过第二导孔42导通,两个低层金属之间通过横跨单位电容的第一低层金属线51导通,使得单位电容中的两个下极板2之间能够导通。
在一个实施例中,参考说明书附图1和2,在上述实施例的基础上,下极板2的低层金属中还包括与上极板1的高层金属3形状相同、位置对应的若干第二低层金属线52,使上极板1的高层金属3与地之间通过第二低层金属线52进行隔离。
具体的,为了提高低层金属的隔离效果,可以设置低层金属与上极板1的高层金属3形状相同、位置对应,从而保证低层金属完全隔离高层金属3与地。
优选的,上极板1和下极板2的高层金属3均包括若干平行设置的指状金属,且同一层的指状金属之间形成插指结构;指状金属的形状、大小完全相同。
指状金属的宽度大于预设宽度,且指状金属的长度小于预设长度。
传统工艺库中的MOM电容的插指金属线使用的是允许的最小金属线宽,且需要走很长的金属走线,导致充放电慢,稳定性差。预设宽度为现有技术中同规格下指状金属的宽度,预设长度为现有技术中同规格下指状金属的长度,通过增大指状金属的宽度、减小指状金属的长度,能够提高电容的充放电效率和稳定性。
在一个实施例中,参考说明书附图图4,在上述实施例的基础上,各个单位电容呈阵列排布,与各个单位电容上极板1连接的第一走线从上方接入电容版图结构,与各个单位电容下极板2连接的第二走线从侧方接入电容版图结构,且第一走线均垂直于第二走线。
通过本方案的电容版图结构,在走线时,能够使各个单位电容的下极板2从电容阵列的侧方进入走线,如附图4中的B、C、D、E走线,而各个单位电容的上极板1能够从电容阵列的上方进入走线,如附图4中的A走线,且第一走线垂直于第二走线,从而更好的利用版图空间。
在一个实施例中,本实用新型还提供一种MOM电容,包括上述的电容版图结构。
通过将上述的电容版图结构应用在MOM电容中,能够消除上极板1产生的寄生电容,使MOM电容的充放电效率和稳定性更高。
在一个实施例中,本实用新型还提供一种集成电路,包括上述的MOM电容。
通过将上述的MOM电容应用在集成电路中,能够消除部分寄生电容,使集成电路的稳定性更高。
在一个实施例中,本实用新型还提供一种半导体元件,包括上述的MOM电容。
通过将上述的MOM电容应用在半导体元件中,能够消除部分寄生电容,使半导体元件的充放电效率和稳定性更高。
应当说明的是,上述实施例均可根据需要自由组合。以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种电容版图结构,由若干单位电容组成,其特征在于,所述单位电容包括上极板和下极板,
所述上极板连接高层金属,所述下极板连接高层金属和低层金属,
所述上极板的高层金属和所述下极板的高层金属之间形成插指结构,且所述上极板的高层金属相对于地位于所述下极板的低层金属的上方,使所述上极板的高层金属与地之间通过所述下极板的低层金属进行隔离。
2.根据权利要求1所述的一种电容版图结构,其特征在于,所述单位电容均包含两个所述下极板,且两个所述下极板分别位于对应的所述上极板的两侧,
所述上极板的两侧分别连接有朝向对应的所述下极板的高层金属,所述下极板均连接有朝向所述上极板的高层金属,所述上极板和两个对应的所述下极板之间均形成电容有效区。
3.根据权利要求2所述的一种电容版图结构,其特征在于,所述上极板和所述下极板均对应连接若干层高层金属,每一层对应的两个高层金属在同一平面上,且均形成所述插指结构;
同一极板相邻层的高层金属之间通过第一导孔导通。
4.根据权利要求3所述的一种电容版图结构,其特征在于,所述单位电容中两个所述下极板的低层金属之间通过横跨所述单位电容的第一低层金属线导通,且各个所述下极板中低层金属与相邻的高层金属之间通过第二导孔导通,使所述单位电容中的两个所述下极板导通。
5.根据权利要求4所述的一种电容版图结构,其特征在于,所述下极板的低层金属中还包括与所述上极板的高层金属形状相同、位置对应的若干第二低层金属线,使所述上极板的高层金属与地之间通过所述第二低层金属线进行隔离。
6.根据权利要求3-5任一项所述的一种电容版图结构,其特征在于,所述上极板和所述下极板的高层金属均包括若干平行设置的指状金属,且同一层的所述指状金属之间形成所述插指结构;
所述指状金属的宽度大于预设宽度,且所述指状金属的长度小于预设长度。
7.根据权利要求6所述的一种电容版图结构,其特征在于,各个所述单位电容呈阵列排布,
与各个所述单位电容上极板连接的第一走线从上方接入所述电容版图结构,与各个所述单位电容下极板连接的第二走线从侧方接入所述电容版图结构,且所述第一走线均垂直于所述第二走线。
8.一种MOM电容,其特征在于,包括权利要求1-7任一项所述的电容版图结构。
9.一种集成电路,其特征在于,包括权利要求8所述的MOM电容。
10.一种半导体元件,其特征在于,包括权利要求8所述的MOM电容。
CN202322468057.1U 2023-09-12 2023-09-12 一种电容版图结构、mom电容、集成电路及半导体元件 Active CN220856574U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202322468057.1U CN220856574U (zh) 2023-09-12 2023-09-12 一种电容版图结构、mom电容、集成电路及半导体元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202322468057.1U CN220856574U (zh) 2023-09-12 2023-09-12 一种电容版图结构、mom电容、集成电路及半导体元件

Publications (1)

Publication Number Publication Date
CN220856574U true CN220856574U (zh) 2024-04-26

Family

ID=90788689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202322468057.1U Active CN220856574U (zh) 2023-09-12 2023-09-12 一种电容版图结构、mom电容、集成电路及半导体元件

Country Status (1)

Country Link
CN (1) CN220856574U (zh)

Similar Documents

Publication Publication Date Title
CN103843090B (zh) Rf mems隔离,串联和并联dvc和小型mems
TWI761540B (zh) 分佈式lc濾波器結構
CN101443907A (zh) 组件、芯片及操作方法
WO2006093830A2 (en) Internally overlapped conditioners
US6445564B1 (en) Power supply bypass capacitor circuit for reducing power supply noise and semiconductor integrated circuit device having the capacitor circuit
US20070217122A1 (en) Capacitor
CN102487055A (zh) 金属-氧化物-金属电容结构
CN220856574U (zh) 一种电容版图结构、mom电容、集成电路及半导体元件
CN106158804B (zh) 一种半导体封装结构及其半导体功率器件
CN212627864U (zh) Saradc版图结构
CN101615712A (zh) 谐振器及带通滤波器
CN102110684B (zh) 半导体电容装置
CN100375279C (zh) 一种集成电路中的去耦网络
JP3015663B2 (ja) 半導体電力変換装置
CN210039942U (zh) 一种多层阵列式芯片电容器
CN104022015A (zh) Mim双电容器结构及其制造方法
CN210039941U (zh) 一种串并联式芯片电容器
CN102355122A (zh) 基于瞬态电量平衡的无源无损无接触一体化直流母排方法
CN208939805U (zh) 一种电源模块
CN111224535A (zh) 一种用于压接型功率模块动态特性测试的电容串联母排
CN100454550C (zh) 电容结构
CN206877991U (zh) 基于cmos工艺的箱型金属电容结构
CN207116236U (zh) 低噪式片状三端子电容器
CN215578558U (zh) 一种电容器和电源电路及芯片
CN211508886U (zh) 一种用于压接型功率模块动态特性测试的电容串联母排

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant