CN220798243U - 一种可调电延迟线 - Google Patents

Abstract

本实用新型公开了一种可调电延迟线，属于电子电路技术领域，一种可调电延迟线，包括外部接口和延迟电路，外部接口包括信号输入接口、信号输出接口、电源接口、控制接口、地址配置接口，延迟电路包括逻辑控制电路以及多个依次电连接的延时单元，多个延时单元均与逻辑控制电路电连接，延时单元由两段长度不等的传输线和两个单刀双掷开关组成，逻辑控制电路由锁存器、逻辑门电路以及多个异或非逻辑门电路组成。本实用新型中的延时线，延时精度高，步进配置灵活，可按需求实现不同的ps级步进延迟，且支持地址配置，数量可任意扩展，另外，还可通过控制总线，同时进行多路信号的延时控制。

Description

一种可调电延迟线

技术领域

本实用新型涉及电子电路技术领域，更具体地说，涉及一种可调电延迟线。

背景技术

延迟线可对电信号进行一定时长的延迟，以满足实际应用中对信号的延时调整，广泛应用于精密的仪器、电视、电子计算机、工业过程控制、现代雷达系统等领域。

现有技术中的大部分延时线产品，延时精度不高，难以满足ps级延时的需求。特别在工业过程控制和雷达系统的系统应用中，随着控制的复杂度及性能的提高，对于信号延时精度的要求也越来越高，很多场合需要ps级的延时调整，且可能需要同时对多路信号进行延时调整，所以对延时线的精度及合理配置方法也提出了新的需求。因此，我们提出一种可调电延迟线。

实用新型内容

针对现有技术中存在的问题，本实用新型的目的在于提供一种可调电延迟线，本实用新型中的延时线，延时精度高，步进配置灵活，可按需求实现不同的ps级步进延迟，且支持地址配置，数量可任意扩展，另外，还可通过控制总线，同时进行多路信号的延时控制。

为解决上述问题，本实用新型采用如下的技术方案。

一种可调电延迟线，包括外部接口和延迟电路，所述外部接口包括信号输入接口、信号输出接口、电源接口、控制接口、地址配置接口，所述延迟电路包括逻辑控制电路以及多个依次电连接的延时单元，多个所述延时单元均与逻辑控制电路电连接，所述延时单元由两段长度不等的传输线和两个单刀双掷开关组成，两段所述传输线之间为并联，且两段所述传输线的两端均分别与两个单刀双掷开关电连接，所述逻辑控制电路由锁存器、逻辑门电路以及多个异或非逻辑门电路组成，多个所述异或非逻辑门电路均与逻辑门电路电连接，所述逻辑门电路与锁存器电连接。

相比于现有技术，本实用新型的优点在于：

本方案中的延时线，延时精度高，步进配置灵活，可按需求实现不同的ps级步进延迟，且支持地址配置，数量可任意扩展，另外，还可通过控制总线，同时进行多路信号的延时控制。

附图说明

图1为本实用新型的可调电延迟线的外部接口的结构示意图；

图2为本实用新型的延时电路的电路图；

图3为本实用新型的逻辑控制电路的电路图；

图4为本实用新型的配置方法的方法流程图；

图5为本实用新型中进行配置时的配置连接图。

图中标号说明：

101、信号输入接口；102、信号输出接口；103、电源接口；104、控制接口；105、地址配置接口；201、第1级延时单元；202、第2级延时单元；203、第n级延时单元；204、逻辑控制电路；301、锁存器；302、逻辑门电路；501、主机；502、可调电延迟线一；503、可调电延迟线二；504、可调电延迟线n。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述；显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例，基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，术语“上”、“下”、“内”、“外”、“顶/底端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“设置有”、“套设/接”、“连接”等，应做广义理解，例如“连接”，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

实施例1：

请参阅图1，一种可调电延迟线，包括外部接口和延迟电路，可调电延迟线的外部接口如图1所示，外部接口包括信号输入接口101、信号输出接口102、电源接口103、控制接口104、地址配置接口105，信号由信号输入接口101输入，经过延时处理后由信号输出接口102输出，延迟线的电源由电源接口103提供，控制接口104可对相应地址的延迟线进行延时量的设置，地址配置接口105可以设置延迟线的地址，在同一控制总线中，延迟线的地址是唯一的。

请参阅图2，可调电延迟线的实现原理如图2所示，延迟电路包括逻辑控制电路204以及多个依次电连接的延时单元，多个延时单元均与逻辑控制电路204电连接，延时单元由两段长度不等的传输线和两个单刀双掷开关组成，两段传输线之间为并联，且两段传输线的两端均分别与两个单刀双掷开关电连接，延时单元的数量与延时控制信号的数量相对应，如5个延时控制信号就会对应5个延时单元。以第1级延时单元201为例说明，通过延时控制信号1的状态变化，可在传输线11和传输线12之间切换，实现(Td×2⁰)ps的延时控制，传输线11比传输线12的传输时延长(Td×2⁰)ps，同时各级延时单元间的延时量都跟Td存在相应的关系，如第1级延时单元201的延时量为(Td×2⁰)ps，第2级延时单元202的延时量为(Td×2¹)ps，第3级延时单元的延时量为(Td×2²)ps，第n级延时单元203的延时量为(Td×2^n-1)ps。传输线n1比传输线n2的传输时延长(Td×2^n-1)ps，通过延时控制信号1、延时控制信号2、延时控制信号n，对各级延时单元进行相应配置，即可得到以(Td×2⁰)ps为步进的不同延迟效果。当延时单元的传输路径都设置为传输线12、传输线22、传输线n2，延迟线的延时为最小值，也就是延迟线的固有延迟；当延时单元的传输路径都设置为传输线11、传输线21、传输线n1时，延迟线的延时量为最大值，为：Td×(2⁰+2¹+…+2^n-1)ps。Td可设置为任意ps延时值，如2ps、5ps、10ps等。当Td为10ps、延时单元为5级时，第1级延时为10ps，第2级延时为20ps，第3级延时为40ps，第4级延时为80ps，第5级延时为160ps，延迟线的延时步进为10ps，可调延时范围为0～310ps。

请参阅图3，逻辑控制电路204的实现原理如图3所示，逻辑控制电路204由锁存器301、逻辑门电路302以及多个异或非逻辑门电路组成，图3中的a、b、c、d均为异或非逻辑门电路，多个异或非逻辑门电路均与逻辑门电路302电连接，逻辑门电路302与锁存器301电连接。锁存器301主要功能是实现延时控制信号的状态锁存，锁存信号由逻辑门电路302的输出状态确定。当输入地址信号与配置地址信号一致，且写使能信号为高电平时，锁存信号为高电平，此时可通过延时控制信号对延时单元进行控制，当写使能信号为低电平时，锁存信号输出为低电平，对延时控制信号进行锁存。地址信号数量和配置地址的位数，可以根据需要同时配置延迟线的数量确定，如需要同时配置延迟线的数量为8个，则地址信号至少为3个，配置地址的位数至少为3位，当地址配置为3位时，可配置的地址为8个，地址范围为0b000～0b111。

请参阅图4-5，一种可调电延迟线的配置方法，包括以下步骤：

S1、将待配置可调电延迟线的控制接口104与主机501的控制总线相接；

S2、将写使能信号设置为低电平；

S3、将地址信号设置为目标延迟线的地址；

S4、将延时控制信号设置为相应的延时状态；

S5、将写使能信号设置为高电平，并保持10ms；

S5、将写使能信号设置为低电平，进行目标延时值的锁存；

S6、重复步骤S1～S5，对其余的可调电延迟线进行配置，直至完成所有可调电延迟线的配置。

请参阅图4-5，可调电延迟线的配置方法可参考图4的配置流程图和图5的配置连接图，开始延迟线的配置时，按图5所示，将可调电延迟线的控制接口与主机501的控制总线相接，控制总线包含延时控制信号、地址信号和写使能信号。可调电延迟线需要先分配好地址，且总线上每个地址都是唯一的。当我们要对某个可调延迟线进行配置时，假如配置的是可调电延迟线一502，地址为0b001，先将写使能信号设置为低电平，将地址信号设置为目标延迟线的地址，也就是0b001，然后将延时控制信号设置为相应的延时状态，再将写使能信号设置为高电平，并保持10ms左右，这时锁存器301输出的延时控制信号状态将与延时控制信号输入状态一致，然后将写使能信号设置为低电平，锁存器301输出的延时控制信号将锁定到目标值。这时如果想对另一个可调电延迟线二503进行配置，它的地址为0b010，跟上面的流程一样，需要先将写使能信号设置为低电平，将地址信号设置为0b010，再将延时控制信号设置为相应的目标状态，然后写使能信号设置为高电平并保持10ms后设置为低电平，完成对可调电延迟线二503的配置。当地址配置为3位时，可以接8个可调电延迟线，用以上方法可以用同一控制总线控制8个延迟线，进行8路信号的延时配置。

本实用新型中的延时线，延时精度高，步进配置灵活，可按需求实现不同的ps级步进延迟，且支持地址配置，数量可任意扩展，另外，还可通过控制总线，同时进行多路信号的延时控制。

以上所述，仅为本实用新型较佳的具体实施方式；但本实用新型的保护范围并不局限于此。任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，根据本实用新型的技术方案及其改进构思加以等同替换或改变，都应涵盖在本实用新型的保护范围内。

Claims (1)

1.一种可调电延迟线，其特征在于：包括外部接口和延迟电路，所述外部接口包括信号输入接口（101）、信号输出接口（102）、电源接口（103）、控制接口（104）、地址配置接口（105），所述延迟电路包括逻辑控制电路（204）以及多个依次电连接的延时单元，多个所述延时单元均与逻辑控制电路（204）电连接，所述延时单元由两段长度不等的传输线和两个单刀双掷开关组成，两段所述传输线之间为并联，且两段所述传输线的两端均分别与两个单刀双掷开关电连接，所述逻辑控制电路（204）由锁存器（301）、逻辑门电路（302）以及多个异或非逻辑门电路组成，多个所述异或非逻辑门电路均与逻辑门电路（302）电连接，所述逻辑门电路（302）与锁存器（301）电连接。