CN220367601U - 多sam卡读卡电路 - Google Patents

Abstract

本实用新型提供了一种多SAM卡读卡电路，包括：SAM信号选择模块以及至少两个SAM卡读写模块；每个SAM卡读写模块都具有第一信号输入输出端、第一复位信号端和时钟信号输入端，每个第一信号输入输出端和第一复位信号端都连接到SAM信号选择模块中一对公共端；SAM信号选择模块的每一对公共端连接一个SAM卡读写模块的第一信号输入输出端和第一复位信号端，每个与SAM卡读写模块相连的公共端都连接有上拉电阻；SAM信号选择模块具有第二信号输入输出端以及选择信号输入子模块，其中选择信号输入子模块输入不同的选择信号，则SAM信号选择模块将选通不同的SAM卡读写模块。本实用新型电路结构简单，能够将一个SAM卡接口扩展成多个SAM卡接口，实现多个SAM卡的快速切换。

Description

多SAM卡读卡电路

技术领域

本实用新型主要涉及读卡设备技术领域，尤其涉及一种多SAM卡读卡电路。

背景技术

CPU卡属于智能卡的一种，它有别于磁条卡和蓝牙卡，属于更智能化的芯片卡，其是指芯片内含有一个微处理器，它的功能相当于一台微型计算机。CPU卡在存储功能上更强大，而且安全性更高，适用领域更宽泛，可适用于金融、保险、交通、政府行业等多个领域。CPU卡可以有效地杜绝IC卡被克隆，防止机密信息被修改，得到广泛使用，每个CPU卡具有相应的SAM(Safe Authentication Module，安全验证模块)，不同的CPU卡需要的密钥不同，所以有不同的SAM卡。SAM卡通常是安装在智能卡的终端设备上面，其功能是可以实现终端与卡片之间的合法性认证，并且目前广泛用于城市一卡通、企业一卡通、身份识别等领域。

SAM卡是一种特殊的CPU卡，存储了密钥和加解密算法。不同的SAM卡储存的密钥和加解密算法不同，很多场景需要多个SAM卡进行循环认证管理，读卡设备就需要支持多个SAM卡的应用。每种卡的密钥不同，需要刷卡机具备相应的SAM卡，以实现刷卡机对不同类型的SAM卡的支持。

目前也有一些适应多个SAM卡读取的电路或设备，多个SAM卡接到微控制器上，一般是将不同的SAM卡的各个信号直接连接到微控制器上，这种连接方式不仅占用的微控制器的I/O口比较多，而且需要复杂的指令来控制不同的SAM卡，读卡电路相对复杂，电路需要占用多个7816接口或者GPIO口，造成硬件资源紧张或不足。也存在其他一些多SAM卡读卡电路，其结构虽然不这么复杂，但是在SAM卡读取效率上较低，无法实现多个SAM卡快速循环切换管理。

实用新型内容

本实用新型要解决的技术问题是提供一种多SAM卡读卡电路，使得读卡电路更简单，能够用于不同平台的SAM卡读卡器，实现不同SAM卡之间的快速切换管理认证。

为解决上述技术问题，本实用新型提供了一种多SAM卡读卡电路，包括：SAM信号选择模块以及至少两个SAM卡读写模块；其中，每个所述SAM卡读写模块都具有第一信号输入输出端、第一复位信号端和时钟信号输入端；每个所述第一信号输入输出端和所述第一复位信号端都连接到所述SAM信号选择模块中一对公共端；所述SAM信号选择模块的每一对公共端连接一个所述SAM卡读写模块的所述第一信号输入输出端和所述第一复位信号端；每个与所述SAM卡读写模块相连的公共端都连接有上拉电阻；所述SAM信号选择模块具有第二信号输入输出端以及选择信号输入子模块，其中所述选择信号输入子模块输入不同的选择信号，则所述SAM信号选择模块将选通不同的SAM卡读写模块。

可选地，所述SAM卡读写模块的数量为4个。

可选地，每个所述SAM卡读写模块的时钟输入端接收同一个时钟信号。

可选地，还包括时钟信号缓冲模块，所述时钟信号缓冲模块的输入端接收一时钟信号，输出端分别连接各所述SAM卡读写模块的时钟信号输入端。

可选地，所述选择信号输入子模块具有多个电平信号输入端，根据每个所述电平信号输入端的电平信号高低组合，所述SAM信号选择模块将选通不同的SAM卡读写模块。

可选地，所述SAM信号选择模块还具有第二复位信号输入端。

可选地，所述SAM信号选择模块包括型号为74HC4052的集成电路。

可选地，所述时钟信号缓冲模块包括型号为74AHCT1G125GW的集成电路。

可选地，每个与所述SAM卡读写模块相连的公共端连接的上拉电阻的电阻值相同。

可选地，每个所述SAM卡读写模块和所述SAM信号选择模块的供电电压相同。

与现有技术相比，本实用新型具有以下优点：通过设置SAM信号选择模块以及至少两个SAM卡读写模块；每个SAM卡读写模块都具有第一信号输入输出端、第一复位信号端和时钟信号输入端，每个第一信号输入输出端和第一复位信号端都连接到SAM信号选择模块中一对公共端；SAM信号选择模块的每一对公共端连接一个SAM卡读写模块的第一信号输入输出端和第一复位信号端，每个与SAM卡读写模块相连的公共端都连接有上拉电阻；SAM信号选择模块具有第二信号输入输出端以及选择信号输入子模块，其中选择信号输入子模块输入不同的选择信号，则SAM信号选择模块将选通不同的SAM卡读写模块，进而简化电路结构，所需接口较少，成本更低，而且不需要增加额外的CPU，就可将一个SAM卡接口直接扩展成多个SAM卡接口，也实现了多个SAM卡的快速切换。

附图说明

包括附图是为提供对本申请进一步的理解，它们被收录并构成本申请的一部分，附图示出了本申请的实施例，并与本说明书一起起到解释本申请原理的作用。附图中：

图1是本实用新型一实施例多SAM卡读卡电路中SAM信号选择模块的电路结构示意图；

图2是本实用新型一实施例多SAM卡读卡电路中SAM卡读写模块的电路结构示意图之一；

图3是本实用新型一实施例多SAM卡读卡电路中SAM卡读写模块的电路结构示意图之二；

图4是本实用新型一实施例多SAM卡读卡电路中SAM卡读写模块的电路结构示意图之三；

图5是本实用新型一实施例多SAM卡读卡电路中SAM卡读写模块的电路结构示意图之四；

图6是本实用新型一实施例中时钟信号缓冲模块的结构示意图；

图7是本实用新型一实施例中从SAM1依次切换到SAM4的时序示意图。

具体实施方式

为了更清楚地说明本申请的实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。此外，尽管本申请中所使用的术语是从公知公用的术语中选择的，但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本申请。

实施例一

本实施例提供的多SAM卡读卡电路，其主要结构包括：SAM信号选择模块以及至少两个SAM卡读写模块(即SAM卡座)，其中，每个SAM卡读写模块都具有第一信号输入输出端、第一复位信号端和时钟信号输入端，每个第一信号输入输出端和第一复位信号端都连接到SAM信号选择模块中一对公共端。SAM信号选择模块的每一对公共端连接一个SAM卡读写模块的第一信号输入输出端和第一复位信号端，每个与SAM卡读写模块相连的公共端都连接有上拉电阻。SAM信号选择模块具有第二信号输入输出端以及选择信号输入子模块，其中选择信号输入子模块输入不同的选择信号，则SAM信号选择模块将选通不同的SAM卡读写模块。

在本实施例中，通过以上电路结构，当选择信号不同时，将读取某一个SAM卡切换到另一个SAM卡，实现不同SAM卡之间的切换。在传统的SAM读卡电路中，一个SAM卡一般具有3个信号输入端，若有n个卡，则需要有3n个接口，相比于传统多SAM卡读卡电路，本实施例电路具有更多复用信号或端口，如图1所示的S0输入信号，SAM-IO信号等，因此不必占用多个7816接口或者GPIO口，减少了接口数量。同时，由于与SAM卡读写模块相连的公共端都连接有上拉电阻，当切到别的SAM卡后，原选通的SAM卡的第一信号输入输出端、第一复位信号端保持高电平，即原选通的SAM卡不被重置，加解密运算可以继续进行，在完成其他SAM卡读写操作后切回来读取原选通SAM卡的运算结果，以此实现SAM卡快速循环切换管理。

在一示例中，SAM卡读写模块的数量为4个。

在一示例中，选择信号输入子模块具有多个电平信号输入端，根据每个电平信号输入端的电平信号高低组合，SAM信号选择模块将选通不同的SAM卡读写模块。

示例性的，参考图1～图5，所示多SAM卡读卡电路包括一个SAM信号选择模块以及4个SAM卡读写模块，SAM卡读写模块分别为SAM-1、SAM-2、SAM-3和SAM-4。SAM-1的第一信号输入输出端SAM1_IO、第一复位信号端SAM1_RST分别连接到SAM信号选择模块的一公共端A0和B0，SAM-2的第一信号输入输出端SAM2_IO、第一复位信号端SAM2_RST分别连接到SAM信号选择模块的一公共端A1和B1，SAM-3的第一信号输入输出端SAM3_IO、第一复位信号端SAM3_RST分别连接到SAM信号选择模块的一公共端A2和B2，SAM-4的第一信号输入输出端SAM4_IO、第一复位信号端SAM4_RST分别连接到SAM信号选择模块的一公共端A3和B3。

此外，由图1可知，选择信号由SAM信号选择模块中的两路输入S0和S1决定，其中S0输入端和S1输入端都能够输入高低两种电平，相应地，由S0和S1组成的整个选择信号输入子模块则具有4种输入信号，其与4个SAM卡可以一一对应。

表1是不同的选择信号选通不同的SAM卡对应关系，参考表1，以AN和BN表示为公共端，通过S0和S1两个信号输入端可以选通任何一路信号从而达到SAM卡RST(复位)和IO(数据输入输出)信号切换的目的。在一种实现方式中，当S0和S1都为低电平0时，公共端AN选通A0，公共端BN选通B0，此时SAM-1卡工作；以此类推，当S0为低电平0、S1为高电平1时，公共端AN选通A1，公共端BN选通B1，此时SAM-2卡工作；当S0为高电平1、S1为低电平0时，公共端AN选通A2，公共端BN选通B2，此时SAM-3卡工作；当S0和S1都为高电平1时，公共端AN选通A3，公共端BN选通B3，此时SAM-4卡工作，进而实现4个SAM卡之间的(循环)切换。

表1不同的选择信号选通不同的SAM卡对应关系

S0	S1	CHANNEL	SAM
				0	0	AN-＞A0 BN-＞B0	SAM-1
0	1	AN-＞A1 BN-＞B1	SAM-2
				1	0	AN-＞A2 BN-＞B2	SAM-3
1	1	AN-＞A3 BN-＞B3	SAM-4

能够理解的是，不同的选择信号对应选通不同的SAM卡不局限于上述对应关系，也可以是其他对应关系，如当S0和S1都为低电平0时，公共端AN选通A0，公共端BN选通B0，此时SAM-4卡工作等，只要能够实现选通不同的SAM卡即可。此外，SAM卡常设置为4个，根据实际应用情况，也可以设置其他数量的SAM卡，对应的选择信号输入子模块做相应的改变。示例性的，若选择信号输入子模块由S0、S1、S2三路输入组成，则选择信号可以具有8种信号组合，因此，其对应可选通的SAM卡最大数量可以设置为8个。其他选择信号与SAM卡之间的数量以及选通关系在此不再一一列举。

在一示例中，每个SAM卡读写模块的时钟输入端接收同一个时钟信号。同一个时钟信号可以避免出现每个SAM卡读写模块的时钟不同而产生控制上的差错。

在一示例中，SAM信号选择模块还具有第二复位信号输入端。图7是本实用新型一实施例中从SAM1依次切换到SAM4的时序示意图，参考图7，SAM_IO为信号输入输出的共同端，CLK为共用的时钟信号，不同时间段的复位信号高低不同，当复位信号为高电平时，读取对应的SAM卡的数据或向对应的SAM卡输入数据。例如，在选通SAM-1时，读取SAM-1的DATA1，在选通SAM-2时，读取SAM-1的DATA，等等。因此，在系统开机时，分别给各个SAM卡复位，然后系统将根据需要可以在各个SAM卡中来回的切换，实现SAM卡快速循环切换管理的目的。

在一示例中，本实施例电路还可以包括时钟信号缓冲模块，时钟信号缓冲模块的输入端接收一时钟信号，输出端分别连接各SAM卡读写模块的时钟信号输入端。在本实施例中，多个SAM卡的时钟信号(CLK)并联在一起，通过时钟信号缓冲模块，可以提高时钟信号的驱动能力。

在一示例中，每个与SAM卡读写模块相连的公共端连接的上拉电阻的电阻值相同。如图1所示，每个与SAM卡读写模块相连的公共端都连接有上拉电阻，分别是电阻R2-R9，它们的电阻值都为47K，利于电路结构设计的标准化。设置有上拉电阻，当切到别的SAM后，选通之外的SAM卡的SAM_IO和SAM_RST保持高电平，SAM卡不被重置，加解密运算可以继续进行，在完成其他SAM卡读写操作后切回来读取运算结果。

在一示例中，每个SAM卡读写模块和SAM信号选择模块的供电电压相同。

在一示例中，SAM信号选择模块包括型号为74HC4052的集成电路。如图1所示，其中U1为74HC4052是一块带有公共使能输入控制位的2路四选一模拟开关电路。

74HC4052是双路4通道模拟多路选择器/多路分配器，带有公共选择逻辑。每个多路选择器包含4个独立输入/输出端和1个公共输入/输出端。公用通道选择逻辑包含2个数字选择端(S0和S1)和1个低有效使能端(E)。其中，E为低时，4个开关的其中之一将被S0和S1选中(低阻态)；E为高时，所有开关都进入高阻态，直接无视S0和S1。VCC和GND是数字控制端(S0和S1，E)的供电引脚，74HC4052的VCC至GND范围为2.0V～10.0V。

在74HC4052电路中，AN和BN为公共端，通过S0和S1两个选择输入端可以选通任何一路信号从而达到SAM卡RST(复位)和IO(数据输入输出)信号切换的目的。例如，当S0和S1为低电平时，公共端AN选通A0，公共端BN选通B0，此时SAM-1卡工作，以此类推可以实现多个SAM卡循环切换。

在一示例中，时钟信号缓冲模块包括型号为74AHCT1G125GW的集成电路。参考图6，因多个SAM卡的CLK并联在一起，为了提高CLK的驱动能力，可以增加U2缓冲器74AHCT1G125GW。74AHCT1G125GW是高速硅栅CMOS器件，其提供一个具有3态输出的非反相缓冲器/线路驱动器。3态输出由输出使能输入(OE)控制，AHCT器件具有TTL输入开关水平，电源电压范围为4.5V至5.5V。

本实施例提供的多SAM卡读卡电路，设置了SAM信号选择模块以及至少两个SAM卡读写模块；每个SAM卡读写模块都具有第一信号输入输出端、第一复位信号端和时钟信号输入端，每个第一信号输入输出端和第一复位信号端都连接到SAM信号选择模块中一对公共端；每个与SAM卡读写模块相连的公共端都连接有上拉电阻；SAM信号选择模块具有第二信号输入输出端以及选择信号输入子模块，通过上述电路结构，所需接口较少，成本更低，而且不需要增加额外的CPU，就可将一个SAM卡接口直接扩展成多个SAM卡接口，也实现了多个SAM卡的快速切换。

上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述实用新型披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。

同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。

同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个实用新型实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。

一些实施例中使用了描述成分、属性数量的数字，应当理解的是，此类用于实施例描述的数字，在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明，“大约”、“近似”或“大体上”表明所述数字允许有±20％的变化。相应地，在一些实施例中，说明书和权利要求中使用的数值参数均为近似值，该近似值根据个别实施例所需特点可以发生改变。在一些实施例中，数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值，在具体实施例中，此类数值的设定在可行范围内尽可能精确。

虽然本申请已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本申请，在没有脱离本申请精神的情况下还可作出各种等效的变化或替换，因此，只要在本申请的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (10)

1.一种多SAM卡读卡电路，其特征在于，包括：SAM信号选择模块以及至少两个SAM卡读写模块；

其中，每个所述SAM卡读写模块都具有第一信号输入输出端、第一复位信号端和时钟信号输入端；每个所述第一信号输入输出端和所述第一复位信号端都连接到所述SAM信号选择模块中一对公共端；

所述SAM信号选择模块的每一对公共端连接一个所述SAM卡读写模块的所述第一信号输入输出端和所述第一复位信号端；每个与所述SAM卡读写模块相连的公共端都连接有上拉电阻；

所述SAM信号选择模块具有第二信号输入输出端以及选择信号输入子模块，其中所述选择信号输入子模块输入不同的选择信号，则所述SAM信号选择模块将选通不同的SAM卡读写模块。

2.如权利要求1所述的多SAM卡读卡电路，其特征在于，所述SAM卡读写模块的数量为4个。

3.如权利要求1所述的多SAM卡读卡电路，其特征在于，每个所述SAM卡读写模块的时钟输入端接收同一个时钟信号。

4.如权利要求3所述的多SAM卡读卡电路，其特征在于，还包括时钟信号缓冲模块，所述时钟信号缓冲模块的输入端接收一时钟信号，输出端分别连接各所述SAM卡读写模块的时钟信号输入端。

5.如权利要求1所述的多SAM卡读卡电路，其特征在于，所述选择信号输入子模块具有多个电平信号输入端，根据每个所述电平信号输入端的电平信号高低组合，所述SAM信号选择模块将选通不同的SAM卡读写模块。

6.如权利要求1所述的多SAM卡读卡电路，其特征在于，所述SAM信号选择模块还具有第二复位信号输入端。

7.如权利要求1所述的多SAM卡读卡电路，其特征在于，所述SAM信号选择模块包括型号为74HC4052的集成电路。

8.如权利要求4所述的多SAM卡读卡电路，其特征在于，所述时钟信号缓冲模块包括型号为74AHCT1G125GW的集成电路。

9.如权利要求1所述的多SAM卡读卡电路，其特征在于，每个与所述SAM卡读写模块相连的公共端连接的上拉电阻的电阻值相同。

10.如权利要求1所述的多SAM卡读卡电路，其特征在于，每个所述SAM卡读写模块和所述SAM信号选择模块的供电电压相同。