CN220326172U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN220326172U
CN220326172U CN202321542167.1U CN202321542167U CN220326172U CN 220326172 U CN220326172 U CN 220326172U CN 202321542167 U CN202321542167 U CN 202321542167U CN 220326172 U CN220326172 U CN 220326172U
Authority
CN
China
Prior art keywords
layer
connection electrode
semiconductor portion
semiconductor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321542167.1U
Other languages
English (en)
Inventor
秦基洙
李在贤
金璱基
丁闵湜
崔昇夏
崔钟范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN220326172U publication Critical patent/CN220326172U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种显示装置，所述显示装置包括：第一基体部；半导体层，包括设置在第一基体部上的第一半导体部和与第一半导体部的在第一方向上的第一侧相邻的第二半导体部；栅极绝缘层，设置在半导体层上并且包括彼此间隔开的第一栅极绝缘层和第二栅极绝缘层；以及栅极导电层，包括与第二栅极绝缘层和第二半导体部叠置的第一连接电极。第一连接电极包括突出，第二栅极绝缘层包括凹部，并且第一连接电极的突出与第二栅极绝缘层的凹部叠置。因此，显示装置可以减少导电层的数量，并且当不同的导电层彼此接触时，可以防止电阻的任何增大。

Description

显示装置
本申请要求于2022年6月16日在韩国知识产权局提交的第10-2022-0073563号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
实施例涉及一种显示装置和制造该显示装置的方法。
背景技术
随着多媒体的发展，显示装置已经变得越来越重要，并且已经使用了各种类型的显示装置(诸如液晶显示(LCD)装置、有机发光二极管(OLED)显示装置等)。
作为显示装置的一种类型的自发光显示装置包括诸如OLED的自发光元件。自发光元件中的每个可以包括彼此面对的两个电极和置于两个电极之间的发射层。在自发光元件是OLED的情况下，来自两个电极的电子和空穴可以在发射层中复合在一起以产生激子，并且可以响应于激子从激发态到基态的跃迁而发射光。
自发光显示装置不需要诸如背光单元的光源，并且因此可以实现为具有诸如宽视角、高亮度和高对比度以及快速响应速度的高质量特性的低功耗、薄、轻重量的显示装置，作为下一代显示装置引起关注。
实用新型内容
本实用新型的目的在于提供了一种显示装置，该显示装置能够减少导电层的数量并当不同的导电层彼此接触时防止电阻的任何增大。
然而，公开的实施例不限于在此阐述的实施例。通过参照下面给出的公开的详细描述，公开的上面和其它实施例对于公开所属领域的普通技术人员将变得更加明显。
在实施例中，显示装置可以包括：第一基体部；半导体层，包括设置在第一基体部上的第一半导体部以及与第一半导体部的在第一方向上的第一侧相邻的第二半导体部；栅极绝缘层，设置在半导体层上，栅极绝缘层包括彼此间隔开的第一栅极绝缘层和第二栅极绝缘层；以及栅极导电层，包括与第二栅极绝缘层和第二半导体部叠置的第一连接电极，其中，第一连接电极可以包括突出，第二栅极绝缘层可以包括凹部，并且第一连接电极的突出可以与第二栅极绝缘层的凹部叠置。
栅极导电层还可以包括设置在第一栅极绝缘层上并与第一半导体部叠置的栅电极。
第一连接电极可以直接连接到第二半导体部，第一连接电极可以包括：第1-1连接电极；以及第1-2连接电极，包括第一连接电极的突出并且连接到第1-1连接电极，并且第1-2连接电极的在与第一方向相交的第二方向上的宽度可以小于第1-1连接电极的在第二方向上的宽度。
第二半导体部可以包括穿透第二半导体部的半导体开口。
第1-2连接电极可以从第1-1连接电极的端部朝向半导体开口突出。
第一栅极绝缘层可以与栅电极叠置，并且第二栅极绝缘层可以与第一连接电极叠置。
与第一连接电极叠置的第二栅极绝缘层的凹部可以包括绝缘开口，绝缘开口在从第一半导体部到第二半导体部的第一方向上从第二栅极绝缘层的端部凹陷。
与第一连接电极叠置的第二栅极绝缘层的端部可以设置在第1-2连接电极的端部与第1-1连接电极的端部之间。
与第一连接电极叠置的第二栅极绝缘层的端部可以与第1-2连接电极的端部对准。
第二半导体部可以包括：第2-1半导体部，在第一方向上延伸；第2-2半导体部，与第2-1半导体部的在第二方向上的第一侧相邻；以及第2-3半导体部，与第2-1半导体部的在第二方向上的第二侧相邻。
在实施例中，显示装置可以包括：第一基体部；半导体层，包括设置在第一基体部上的第一半导体部、与第一半导体部的在第一方向上的第一侧相邻的第二半导体部以及与第一半导体部的在第一方向上的第二侧相邻的第三半导体部；栅极绝缘层，设置在半导体层上并且包括彼此间隔开的第一栅极绝缘层、第二栅极绝缘层和第三栅极绝缘层；以及栅极导电层，包括设置在第一栅极绝缘层上并与第一半导体部叠置的栅电极、与第二栅极绝缘层和第二半导体部叠置的第一连接电极以及与第三栅极绝缘层和第三半导体部叠置的第二连接电极，其中，第一连接电极可以包括突出，第二栅极绝缘层可以包括凹部，并且第一连接电极的突出与第二栅极绝缘层的凹部叠置。
第二连接电极可以包括突出，第三栅极绝缘层可以包括凹部，并且第二连接电极的突出可以与第三栅极绝缘层的凹部叠置。
第一连接电极可以直接连接到第二半导体部，第二连接电极可以直接连接到第三半导体部，第二半导体部和第三半导体部可以包括在厚度方向上穿透第二半导体部和所第三半导体部的半导体开口，第一连接电极可以包括第1-1连接电极以及包括第一连接电极的突出并连接到第1-1连接电极的第1-2连接电极，并且与第一连接电极叠置的第二栅极绝缘层的端部可以与第1-2连接电极的端部对准，或者可以设置在第1-2连接电极的端部与第1-1连接电极的端部之间。
第二半导体部可以包括在第一方向上延伸的第2-1半导体部，第2-1半导体部可以包括：第二半导体部的半导体开口；第一侧半导体部，与第二半导体部的半导体开口的在第一方向上的第一侧相邻；以及第2-1-1半导体部，与第二半导体部的半导体开口的在第一方向上的第二侧相邻。
第2-1-1半导体部可以直接连接到第一半导体部。
第一侧半导体部可以包括：第2-1-2半导体部，与第一连接电极叠置；以及第2-1-3半导体部，在平面图中朝向第二半导体部的半导体开口突出超过第一连接电极。
第2-1-1半导体部可以具有比第一半导体部的导电率高的导电率。
第2-1-3半导体部可以具有比第2-1-2半导体部的导电率高的导电率。
第二半导体部还可以包括：第2-2半导体部，与第2-1半导体部的在与第一方向相交的第二方向上的第一侧相邻；以及第2-3半导体部，与第2-1半导体部的在第二方向上的第二侧相邻，并且第2-2半导体部和第2-3半导体部可以直接连接到第2-1-3半导体部。
第2-2半导体部和第2-3半导体部可以具有比第2-1-2半导体部的导电率高的导电率。
第1-2连接电极的在第二方向上的宽度可以小于第1-1连接电极的在第二方向上的宽度。
第1-2连接电极可以从第1-1连接电极的端部朝向半导体开口突出。
在平面图中，第2-1-3半导体部可以从第1-2连接电极朝向半导体开口突出。
第1-2连接电极可以位于第1-1连接电极的端部的中间部分中。
与第一连接电极叠置的第二栅极绝缘层的凹部可以包括绝缘开口，绝缘开口在从第一半导体部到第二半导体部的第一方向上从第二栅极绝缘层的端部凹陷。
与第一连接电极叠置的第二栅极绝缘层可以包括在与第一方向相交的第二方向上彼此间隔开并形成第二栅极绝缘层的凹部的端部，并且第1-2连接电极可以设置在第二栅极绝缘层的端部之间。
与第一连接电极叠置的第二栅极绝缘层的端部可以与第1-2连接电极的在第二方向上的端部接触。
第二栅极绝缘层的在第二方向上的端部之间的距离和第1-2连接电极的在第二方向上的宽度可以彼此基本上相同。
在实施例中，显示装置可以包括：第一基体部；半导体层，包括设置在第一基体部上的第一半导体部以及与第一半导体部的在第一方向上的第一侧相邻的第二半导体部；栅极绝缘层，设置在半导体层上并且包括彼此间隔开的第一栅极绝缘层和第二栅极绝缘层；以及栅极导电层，包括设置在第一栅极绝缘层上并与第一半导体部叠置的栅电极以及与第二栅极绝缘层和第二半导体部叠置的第一连接电极，其中，第一连接电极可以包括突出，第二栅极绝缘层可以包括凹部，并且第一连接电极的突出可以与第二栅极绝缘层的凹部叠置。
第一连接电极可以直接连接到第二半导体部，第一连接电极可以包括：第1-1连接电极；以及第1-2连接电极，包括第一连接电极的突出并且连接到第1-1连接电极，并且第1-2连接电极的在与第一方向相交的第二方向上的宽度可以小于第1-1连接电极的在第二方向上的宽度。
第二半导体部可以包括穿透第二半导体部的半导体开口。
第1-2连接电极可以从第1-1连接电极的端部朝向半导体开口突出。
第一栅极绝缘层可以与栅电极叠置，并且第二栅极绝缘层可以与第一连接电极叠置。
与第一连接电极叠置的第二栅极绝缘层的凹部可以包括绝缘开口，绝缘开口在从第一半导体部到第二半导体部的第一方向上从第二栅极绝缘层的端部凹陷。
与第一连接电极叠置的第二栅极绝缘层的端部可以设置在第1-2连接电极的端部与第1-1连接电极的端部之间。
在实施例中，制造显示装置的方法可以包括以下步骤：在第一基体部上形成半导体层，并且半导体层包括第一半导体部以及与第一半导体部的在第一方向上的第一侧相邻的第二半导体部；在半导体层上形成栅极绝缘层，并且栅极绝缘层包括与第二半导体部叠置的绝缘开口；在栅极绝缘层上设置栅极导电层；在栅极导电层上设置光致抗蚀剂；以及在平面图中，通过使用光致抗蚀剂通过蚀刻栅极导电层来形成栅电极和第一连接电极，第一连接电极包括第1-1连接电极和在第一方向上从第1-1连接电极突出的第1-2连接电极，其中，栅极绝缘层的绝缘开口可以与第一连接电极的第1-2连接电极叠置。
制造显示装置的方法还可以包括：在通过使用光致抗蚀剂蚀刻栅极导电层之后，通过蚀刻被栅极绝缘层暴露的半导体层，形成在厚度方向上穿透第二半导体部的半导体开口。
制造显示装置的方法还可以包括：在形成半导体开口之后，通过使用光致抗蚀剂蚀刻栅极绝缘层；以及通过使用光致抗蚀剂通过蚀刻栅极绝缘层，将被栅电极和第一连接电极暴露的半导体层的特性改变为导电的。
根据公开的前述和其它实施例，可以减少导电层的数量，并且当不同的导电层彼此接触时，可以防止电阻的任何增大。
应该注意的是，公开的效果不限于上面描述的效果，并且根据以下描述，公开的其它效果将是明显的。
附图说明
通过参照附图详细描述公开的实施例，公开的上面和其它方面和特征将变得更加明显，在附图中：
图1是根据实施例的显示装置的示意性剖视图；
图2是示出图1的显示装置的线的布局的示意性平面图；
图3是图1的显示装置的子像素的等效电路的示意图；
图4是根据实施例的显示装置的示意性平面图；
图5是图4的部分Q1的示意性放大平面图，并且示出了图4的显示装置的显示基底；
图6是图4的部分Q1的示意性放大平面图，并且示出了图4的显示装置的颜色转换基底；
图7是图5的显示基底的修改示例的示意性平面图；
图8是图6的颜色转换基底的修改示例的示意性平面图；
图9是图4的部分Q3的示意性放大平面图；
图10是沿着图5和图6的线X1-X1'截取的示意性剖视图；
图11是图10的部分Q4的示意性放大剖视图；
图12是图11中所示的结构的修改示例的示意性剖视图；
图13是沿着图9的线X2-X2'截取的示意性剖视图；
图14是示出图4的显示装置的颜色转换基底中的第三滤色器的布局的示意性平面图；
图15是示出图4的显示装置的颜色转换基底中的第一滤色器的布局的示意性平面图；
图16是示出图4的显示装置的颜色转换基底中的第二滤色器的布局的示意性平面图；
图17是图1的显示装置的像素的晶体管的示意性平面图；
图18是图17的半导体层的示意性平面图；
图19是图17的栅极绝缘层的示意性平面图；
图20是图17的第二导电层的示意性平面图；
图21是沿着图17的线X3-X3'截取的示意性剖视图；
图22是沿着图17的线X4-X4'截取的示意性剖视图；
图23是沿着图17的线X5-X5'截取的示意性剖视图；
图24和图25分别是示出图1的显示装置的像素的晶体管中电流如何流动的示意性平面图和示意性剖视图；
图26、图28、图30、图32、图34和图37是示出根据实施例的制造显示装置的方法的示意性平面图；
图27、图29、图31、图33、图35、图36和图38至图40是示出根据实施例的制造显示装置的方法的示意性剖视图；并且
图41是根据实施例的显示装置的像素的晶体管的示意性平面图。
具体实施方式
在以下描述中，出于解释的目的，阐述了许多特定细节以提供对实用新型的各种实施例或实施方式的透彻理解。如在此所使用的“实施例”和“实施方式”是可互换的词语，其是在此公开的装置或方法的非限制性示例。然而，明显的是，可以在没有这些特定细节或具有一个或更多个等同布置的情况下实践各种实施例。在此，各种实施例不必是排它性的，也不必限制公开。例如，可以在另一实施例中使用或实现实施例的特定形状、构造和特性。
除非另外说明，否则所示实施例将被理解为提供实用新型的特征。因此，除非另外说明，否则在不脱离实用新型的情况下，各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独地或统称为“元件”)可以另外结合、分离、互换和/或重新布置。
通常提供在附图中交叉影线和/或阴影的使用以阐明相邻元件之间的边界。如此，除非说明，否则交叉影线或阴影的存在或不存在都不传达或指示对元件的具体材料、材料性质、尺寸、比例、所示元件之间的共性和/或任何其它特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，可以夸大元件的尺寸和相对尺寸。当可以不同地实现实施例时，可以与所描述的顺序不同地执行特定的工艺顺序。例如，可以基本上同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。另外，同样的附图标记表示同样的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指在具有或不具有居间元件的情况下的物理连接、电连接和/或流体连接。此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴(诸如x轴、y轴和z轴)，并且可以在更广泛的含义上解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。出于本公开的目的，“A和B中的至少一个(种/者)”可以被解释为理解为意味着仅A、仅B或A和B的任何组合。另外，“X、Y和Z中的至少一个(种/者)”和“选自于由X、Y和Z组成的组中的至少一个(种/者)”可以被解释为仅X、仅Y、仅Z或X、Y和Z中的两个(种/者)或更多个(种/者)的任何组合。如在此所使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。
尽管在此可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应该受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
为了描述性目的，可以在此使用诸如“在……之下”、“在……下方”、“在……下面”、“下(下部)”、“在……上方”、“上(上部)”、“在……之上”、“较高”、“侧”(例如，如在“侧壁”中)等的空间相对术语，从而描述如附图中所示的一个元件与另一(另一些)元件的关系。除了附图中所描绘的方位之外，空间相对术语旨在涵盖设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件将随后被定向为“在”其它元件或特征“上方”。因此，术语“在……下方”可以涵盖上方和下方的两种方位。此外，设备可以另外定向(例如，旋转90度或处于其它方位)，并且如此，在此使用的空间相对描述语被相应地解释。
在此使用的术语是为了描述具体实施例的目的，而不是旨在成为限制。如在此所使用的，除非上下文另外清楚地指示，否则单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。此外，当在本说明书中使用术语“包含”、“包括”和/或其变型时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是，如在此所使用的，术语“基本上”、“约(大约)”和其它类似术语用作近似术语而不是程度术语，并且如此用于考虑本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
在此参照作为实施例和/或中间结构的示意图的剖面图和/或分解图来描述各种实施例。如此，将预期由例如制造技术和/或公差引起的图示的形状的变化。因此，在此公开的实施例不应该必须被解释为限于区域的具体示出的形状，而是将包括由例如制造引起的形状的偏差。以这种方式，在附图中所示的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，并且如此，不必旨在成为限制。
在下文中，将参照附图描述实施例。
图1是根据实施例的显示装置1的示意性剖视图。
参照图1，显示装置1可以适用于小尺寸电子装置到中尺寸电子装置(诸如平板个人计算机(PC)、智能电话、汽车导航单元、相机、汽车的中央信息显示器(CID)、手表型电子装置、个人数字助理(PDA)、便携式多媒体播放器(PMP)或游戏控制台)或者中尺寸电子装置到大尺寸电子装置(诸如电视(TV)、电子广告牌、监视器、PC或笔记本计算机)，但是实施例不限于此。例如，显示装置1可以用于各种电子装置中。
显示装置1可以包括显示图像的显示区域DA和不显示图像的非显示区域NDA。非显示区域NDA可以位于显示区域DA周围并且可以围绕显示区域DA。显示在显示区域DA中的图像可以在第三方向Z上从上面可见。
显示装置1可以包括显示基底10和面对显示基底10的颜色转换基底30，并且还可以包括将显示基底10和颜色转换基底30结合的密封构件50和设置在显示基底10与颜色转换基底30之间的填料70。
显示基底10可以包括用于显示图像的元件和电路(例如，诸如开关元件的像素电路)、限定显示区域DA中的发光区域和非发光区域的像素限定层、以及自发光元件。自发光元件可以包括有机发光二极管(OLED)、量子点发光二极管(LED)、包括无机材料的微型LED和/或包括无机材料的纳米LED。为了便于描述，自发光元件将在下文中被描述为OLED。
颜色转换基底30可以位于显示基底10上并且可以面对显示基底10。在一些实施例中，颜色转换基底30可以包括能够转换入射光的颜色的颜色转换图案构件。在一些实施例中，颜色转换基底30可以包括滤色器和/或波长偏移图案构件。在一些实施例中，颜色转换基底30可以包括滤色器和波长偏移图案构件两者。
密封构件50可以在非显示区域NDA中位于显示基底10与颜色转换基底30之间。在平面图中，密封构件50可以沿着显示基底10和颜色转换基底30中的每个的边缘部分设置在非显示区域NDA中，以围绕显示区域DA。显示基底10和颜色转换基底30可以经由密封构件50结合在一起。
在一些实施例中，密封构件50可以由有机材料形成。例如，密封构件50可以由环氧树脂形成，但是实施例不限于此。在一些实施例中，密封构件50可以提供为包括玻璃的玻璃料。
填料70可以位于显示基底10与颜色转换基底30之间的被密封构件50围绕的空间中。填料70可以填充显示基底10与颜色转换基底30之间的间隙。
在一些实施例中，填料70可以由能够使光通过其透射的材料形成。在一些实施例中，填料70可以由有机材料形成。例如，填料70可以由硅氧烷类有机材料、环氧类有机材料或它们的混合物形成。
在一些实施例中，填料70可以由具有基本上零的消光系数的材料形成。折射率与消光系数之间存在相关性，并且折射率越小，消光系数越小。在折射率为约1.7或更小的情况下，消光系数基本上收敛于零。在一些实施例中，填料70可以由具有约1.7或更小的折射率的材料形成，并且因此，可以防止由自发光元件提供的光通过填料70的吸收或使由自发光元件提供的光通过填料70的吸收最少化。在一些实施例中，填料70可以由具有约1.4至约1.6的折射率的有机材料形成。
图1示出了显示装置1包括显示基底10、颜色转换基底30、密封构件50和填料70，但是实施例不限于此。在一些实施例中，可以不设置密封构件50和填料70，并且除了第二基体部310(见图10)之外的整个颜色转换基底30可以设置在显示基底10上。
图2是示出图1的显示装置1的线的布局的示意性平面图。
参照图2，显示装置1可以包括线。显示装置1可以包括扫描线SL、数据线DTL、初始化电压线VIL和电压线(例如，VL1和VL2)。例如，显示装置1还可以包括其它线。
数据线DTL、初始化电压线VIL和电压线(例如，VL1和VL2)可以在第二方向Y(或Y轴方向)上延伸，并且扫描线SL可以在第一方向X(或X轴方向)上延伸。数据线DTL、初始化电压线VIL和电压线(例如，VL1和VL2)可以连接到设置在非显示区域NDA的垫(“pad”，又被称为“焊盘”或“焊垫”)区域PDA中的连接垫PD。连接垫PD可以包括连接到数据线DTL的数据垫PD_D、连接到初始化电压线VIL的初始化电压垫PD_VI以及连接到电压线(例如，VL1和VL2)的电压垫(例如，PD_VL1和PD_VL2)。
如在此所使用的，术语“连接”或其变型不仅意味着一个元件通过物理接触结合到另一元件，而且意味着一个元件经由又一元件结合到另一元件。一个整体构件可以理解为具有彼此连接的部分。两个元件之间的连接不仅可以包括两个元件之间的直接连接，还可以包括两个元件之间的电连接。
连接垫PD被示出为在显示区域DA的上侧设置在垫区域PDA中，但是实施例不限于此。在另一示例中，连接垫PD中的一些可以设置在显示区域DA的下侧或显示区域DA的左侧或右侧。
显示装置1的像素或子像素SPXn(见图3)(其中，n为1至3的整数)可以包括像素驱动电路。显示装置1的上述线可以将驱动信号施加到像素驱动电路，并且可以通过像素或子像素SPXn而延伸。像素驱动电路可以包括晶体管和电容器。包括在像素驱动电路中的晶体管和电容器的数量可以变化。例如，像素驱动电路可以具有包括三个晶体管和一个电容器的“3T-1C”结构。像素驱动电路将在下文中被描述为具有“3T-1C”结构，但是实施例不限于此。在另一示例中，诸如“2T-1C”、“7T-1C”或“6T-1C”结构的各种其它结构也可以适用于像素驱动电路。
图3是图1的显示装置1的子像素SPXn的等效电路的示意图。
参照图3，显示装置1的子像素SPXn可以包括诸如发光二极管的发光元件EL、三个晶体管(即，第一晶体管T1、第二晶体管T2和第三晶体管T3)以及一个存储电容器Cst。
发光元件EL可以根据经由第一晶体管T1施加到其的电流而发射光。发光元件EL可以包括第一电极、第二电极以及设置在第一电极与第二电极之间的至少一个发光元件。发光元件可以根据从第一电极和第二电极传输到其的电信号而发射特定波长范围的光。
发光元件EL的第一端部可以连接到第一晶体管T1的源电极，并且发光元件EL的第二端部可以连接到低电位电压(在下文中，第二电源电压)供应到其的第二电压线VL2。例如，第二电源电压低于供应到第一电压线VL1的高电位电压(在下文中，第一电源电压)。
第一晶体管T1可以根据第一晶体管T1的栅电极与源电极之间的电压差来控制从第一电源电压供应到其的第一电压线VL1流到发光元件EL的电流。例如，第一晶体管T1可以是用于驱动发光元件EL的晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的源电极，第一晶体管T1的源电极可以连接到发光元件EL的第一电极，并且第一晶体管T1的漏电极可以连接到第一电源电压供应到其的第一电压线VL1。
第二晶体管T2可以通过来自扫描线SL的扫描信号而导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到扫描线SL，第二晶体管T2的源电极可以连接到第一晶体管T1的栅电极，并且第二晶体管T2的漏电极可以连接到数据线DTL。
第三晶体管T3可以通过来自扫描线SL的扫描信号而导通，以将初始化电压线VIL连接到发光元件EL的第一端部。第三晶体管T3的栅电极可以连接到扫描线SL，第三晶体管T3的漏电极可以连接到初始化电压线VIL，并且第三晶体管T3的源电极可以连接到发光元件EL的第一端部或第一晶体管T1的源电极。
第一晶体管T1、第二晶体管T2和第三晶体管T3的源电极和漏电极不限于上面的描述。第一晶体管T1、第二晶体管T2和第三晶体管T3可以形成为薄膜晶体管(TFT)。图3示出了第一晶体管T1、第二晶体管T2和第三晶体管T3形成为N型金属氧化物半导体场效应晶体管(MOSFET)，但是实施例不限于此。在另一示例中，第一晶体管T1、第二晶体管T2和第三晶体管T3可以全部形成为P型MOSFET。在另一示例中，第一晶体管T1、第二晶体管T2和第三晶体管T3中的一些可以形成为N型MOSFET，并且其它晶体管可以形成为P型MOSFET。
存储电容器Cst可以形成在第一晶体管T1的栅电极与源电极之间。存储电容器Cst可以存储与第一晶体管T1的栅电极与源电极之间的电压差对应的差分电压。
图3示出了第二晶体管T2和第三晶体管T3的栅电极连接到同一扫描线SL，并且因此通过来自同一扫描线SL的扫描信号而同时导通，但是实施例不限于此。在另一示例中，第二晶体管T2和第三晶体管T3的栅电极可以连接到不同的扫描线SL。
图4是图1的显示装置1的示意性平面图。图5是图4的部分Q1的示意性放大平面图，并且示出了图4的显示装置1的显示基底10。图6是图4的部分Q1的示意性放大平面图，并且示出了图4的显示装置1的颜色转换基底30。图7是图5的显示基底10的修改示例的示意性平面图。图8是图6的颜色转换基底30的修改示例的示意性平面图。图9是图4的部分Q3的示意性放大平面图。
参照图4至图9并且还参照图1，显示装置1可以在平面图中具有矩形形状。显示装置1可以包括在第一方向X上延伸的第一侧S1和第三侧S3以及在与第一方向X相交的第二方向Y上延伸的第二侧S2和第四侧S4。显示装置1的侧边相遇的角部可以是直角的，但是实施例不限于此。在一些实施例中，第一侧S1和第三侧S3的长度可以不同于第二侧S2和第四侧S4的长度。例如，第一侧S1和第三侧S3可以比第二侧S2和第四侧S4长。显示装置1的形状不限于此，并且显示装置1可以具有除了矩形形状之外的形状(诸如圆形形状)。
显示装置1还可以包括柔性电路板FPC和驱动芯片IC。
发光区域(例如，LA1、LA2和LA3)和非发光区域NLA可以在显示区域DA中限定在显示基底10上。
在显示基底10的显示区域DA中，可以限定第一发光区域LA1、第二发光区域LA2和第三发光区域LA3。第一发光区域LA1、第二发光区域LA2和第三发光区域LA3可以是将由显示基底10的发光元件产生的光输出到显示基底10的外部的区域，并且非发光区域NLA可以是不将光输出到显示基底10的外部的区域。在一些实施例中，非发光区域NLA可以围绕显示区域DA中的第一发光区域LA1、第二发光区域LA2和第三发光区域LA3。
在一些实施例中，第一发光区域LA1、第二发光区域LA2和第三发光区域LA3可以输出第三颜色的光。在一些实施例中，第三颜色的光可以是蓝光并且可以具有约440nm至约480nm的峰值波长。例如，术语“峰值波长”指光的强度达到其最大值所处的波长。
在一些实施例中，第一发光区域LA1、第二发光区域LA2和第三发光区域LA3可以形成组，并且可以在显示区域DA中限定多个这样的组。
参照图5，第一发光区域LA1和第三发光区域LA3可以在第一方向X上彼此相邻，并且第二发光区域LA2可以位于第一发光区域LA1和第三发光区域LA3的在第二方向Y上的一侧。然而，实施例不限于此，并且第一发光区域LA1、第二发光区域LA2和第三发光区域LA3的布局可以变化。例如，第一发光区域LA1、第二发光区域LA2和第三发光区域LA3可以沿着第一方向X顺序地布置。在一些实施例中，第一发光区域LA1、第二发光区域LA2和第三发光区域LA3可以形成组，并且这样的组可以沿着第一方向X和第二方向Y重复地布置。
第一发光区域LA1、第二发光区域LA2和第三发光区域LA3将在下文中被描述为如图5中所示布置。
参照图6，透光区域(例如，TA1、TA2和TA3)和光阻挡区域BA可以在显示区域DA中限定在颜色转换基底30上。透光区域(例如，TA1、TA2和TA3)可以是将从显示基底10发射的光通过颜色转换基底30输出到显示装置1的外部的区域。光阻挡区域BA可以是不使从显示基底10发射的光透射通过其的区域。
在一些实施例中，第一透光区域TA1、第二透光区域TA2和第三透光区域TA3可以限定在颜色转换基底30上。
第一透光区域TA1可以对应于第一发光区域LA1或与第一发光区域LA1叠置。第二透光区域TA2和第三透光区域TA3可以分别对应于第二发光区域LA2和第三发光区域LA3或分别与第二发光区域LA2和第三发光区域LA3叠置。
如图5中所示，在第一发光区域LA1和第三发光区域LA3在第一方向X上彼此相邻，并且第二发光区域LA2设置在第一发光区域LA1和第三发光区域LA3的在第二方向Y上的一侧的情况下，如图6中所示，第一透光区域TA1和第三透光区域TA3可以在第一方向X上彼此相邻，并且第二透光区域TA2可以设置在第一透光区域TA1和第三透光区域TA3的在第二方向Y上的一侧。
在一些实施例中，如图7中所示，在第一发光区域LA1、第二发光区域LA2和第三发光区域LA3沿着第一方向X顺序地布置的情况下，如图8中所示，第一透光区域TA1、第二透光区域TA2和第三透光区域TA3可以沿着第一方向X顺序地布置。
在一些实施例中，第一透光区域TA1、第二透光区域TA2和第三透光区域TA3可以在平面图中具有四边形形状，但是实施例不限于此。四边形形状可以是矩形形状或正方形形状。在另一示例中，第一透光区域TA1、第二透光区域TA2和第三透光区域TA3可以在平面图中具有圆形形状、椭圆形形状或其它多边形形状。
在一些实施例中，来自显示基底10的第三颜色的光可以通过第一透光区域TA1、第二透光区域TA2和第三透光区域TA3提供到显示装置1的外部。从第一透光区域TA1输出到显示装置1的外部的光、从第二透光区域TA2输出到显示装置1的外部的光以及从第三透光区域TA3输出到显示装置1的外部的光可以分别被称为第一发射光、第二发射光和第三发射光。第一发射光可以是第一颜色的光，第二发射光可以是不同于第一颜色的第二颜色的光，并且第三发射光可以是第三颜色的光。在一些实施例中，第三颜色的光可以是具有约380nm至约500nm的波长且约440nm至约480nm的峰值波长的蓝光，第一颜色的光可以是具有约600nm至约780nm的波长且约610nm至约650nm的峰值波长的红光，并且第二颜色的光可以是具有约500nm至约600nm的波长且约510nm至约550nm的峰值波长的绿光。
光阻挡区域BA可以在显示区域DA中位于颜色转换基底30的第一透光区域TA1、第二透光区域TA2和第三透光区域TA3周围。在一些实施例中，光阻挡区域BA可以围绕第一透光区域TA1、第二透光区域TA2和第三透光区域TA3。光阻挡区域BA也可以位于显示装置1的非显示区域NDA中。
再次参照图4，坝构件DM和密封构件50可以设置在显示装置1的非显示区域NDA中。
坝构件DM可以在显示区域DA中形成封装层期间防止有机材料(或单体)从封装层涌出(或溢出)，并且因此可以防止从封装层溢出的有机材料延伸到显示装置1的边缘部分。
在一些实施例中，坝构件DM可以在平面图中围绕(例如，完全围绕)显示区域DA。
密封构件50可以将显示基底10和颜色转换基底30结合。
密封构件50可以在非显示区域NDA中设置在坝构件DM的外部，并且可以在平面图中围绕坝构件DM和显示区域DA。
显示装置1的非显示区域NDA可以包括垫区域PDA，并且连接垫PD可以位于垫区域PDA中。
显示装置1的显示基底10可以包括坝构件DM和连接垫PD。
柔性电路板FPC可以连接到连接垫PD。柔性电路板FPC可以将用于提供用于驱动显示装置1的信号或电力的电路板电连接到图1的显示基底10。
驱动芯片IC可以电连接到电路板，并且因此可以被提供有数据和信号。在一些实施例中，驱动芯片IC可以是数据驱动芯片IC，并且可以从电路板接收数据控制信号和图像数据，并且产生和输出与图像数据对应的数据电压。
在一些实施例中，驱动芯片IC可以安装在柔性电路板FPC上。例如，驱动芯片IC可以以膜上芯片(COF)方式安装在柔性电路板FPC上。
如下面将描述的，来自驱动芯片IC的数据电压和来自电路板的电力可以经由柔性电路板FPC和连接垫PD传输到图1的显示基底10的像素电路。
将在下文中进一步详细地描述显示装置1的结构。
图10是沿着图5和图6的线X1-X1'截取的示意性剖视图。图11是图10的部分Q4的示意性放大剖视图。图12是图11中所示的结构的修改示例的示意性剖视图。图13是沿着图9的线X2-X2'截取的示意性剖视图。
参照图10至图13并进一步参照图1至图9，显示装置1可以包括显示基底10和颜色转换基底30，并且还可以包括位于显示基底10与颜色转换基底30之间的填料70。
将在下文中描述显示基底10。
第一基体部110可以由具有透光率的材料形成。第一基体部110可以是玻璃基底或塑料基底。在第一基体部110是塑料基底的情况下，第一基体部110可以具有柔性。
在一些实施例中，发光区域(即，第一发光区域LA1、第二发光区域LA2和第三发光区域LA3)以及非发光区域NLA可以在显示区域DA中限定在第一基体部110上。
显示装置1的四个侧边(例如，第一侧S1、第二侧S2、第三侧S3和第四侧S4)可以与第一基体部110的四个侧边重合。例如，显示装置1的第一侧S1、第二侧S2、第三侧S3和第四侧S4也可以被称为第一基体部110的第一侧S1、第二侧S2、第三侧S3和第四侧S4。
第一导电层可以位于第一基体部110上。第一导电层可以包括下光阻挡层BML和数据线DTL。下光阻挡层BML可以在厚度方向上与半导体层ACT的第二半导体部叠置，并且数据线DTL可以在厚度方向上与半导体层ACT的第三半导体部叠置。
下光阻挡层BML可以防止外部光或由发光元件发射的光进入半导体层ACT。因此，可以防止薄膜晶体管(TFT)中的漏电流的发生。
下光阻挡层BML可以由能够阻挡光的导电材料形成。例如，下光阻挡层BML可以包括银(Ag)、镍(Ni)、金(Au)、铂(Pt)、铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、钕(Nd)或它们的合金。在一些实施例中，下光阻挡层BML可以具有单层结构或多层结构。例如，在下光阻挡层BML具有多层结构的情况下，下光阻挡层BML可以包括Ti/Cu/氧化铟锡(ITO)或Ti/Cu/氧化铝(Al2O3)的堆叠体，但是实施例不限于此。
在一些实施例中，下光阻挡层BML可以设置为对应于半导体层ACT且与半导体层ACT叠置。在一些实施例中，下光阻挡层BML的宽度可以大于半导体层ACT的宽度。
缓冲层111可以设置在下光阻挡层BML上。缓冲层111可以位于第一基体部110上，并且可以设置在显示区域DA和非显示区域NDA中。缓冲层111可以阻挡通过第一基体部110穿透(或渗透)到显示装置1中的任何异物或湿气。例如，缓冲层111可以包括诸如氧化硅(SiO2)、氮化硅(SiNx)或氮氧化硅(SiON)的无机材料，并且可以形成为单个膜或多层膜。
半导体层ACT可以位于缓冲层111上。半导体层ACT可以设置在显示区域DA和非显示区域NDA中。半导体层ACT可以设置在显示区域DA中以对应于第一发光区域LA1、第二发光区域LA2和第三发光区域LA3，并且形成扫描线SL、数据线DTL、初始化电压线VIL、第一电压线VL1和第二电压线VL2。半导体层ACT还可以形成每个薄膜晶体管(TFT)(例如，图3的第一晶体管T1、第二晶体管T2和第三晶体管T3)的半导体层ACT。半导体层ACT将在下文中被描述为用作每个薄膜晶体管(TFT)的半导体层ACT。半导体层ACT可以包括与栅电极GE叠置的第一半导体部、在第一半导体部的一侧的第二半导体部以及在第一半导体部的另一侧的第三半导体部。下面将描述半导体层ACT的结构和功能。
半导体层ACT可以包括氧化物半导体。半导体层ACT可以由氧化锌(ZnO)或诸如氧化铟锌(IZO)或氧化铟镓锌(IGZO)的ZnO类材料形成，并且可以是例如是包括诸如铟(In)和镓(Ga)的金属的ZnO的IGZO半导体，但是实施例不限于此。在另一示例中，半导体层ACT可以包括非晶硅或多晶硅。
栅极绝缘层115可以位于半导体层ACT上。在一些实施例中，栅极绝缘层115可以位于显示区域DA和非显示区域NDA中。在一些实施例中，栅极绝缘层115可以包括无机材料(诸如SiO2、SiNx、SiON、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O)、氧化铪(HfO2)或氧化锆(ZrO2))。栅极绝缘层115可以与连接电极(例如，ACNE1和ACNE2)和栅电极GE叠置。
第二导电层(或栅极导电层)可以位于栅极绝缘层115上，并且可以包括栅电极GE、栅极金属WR、第一连接电极ACNE1和第二连接电极ACNE2。栅电极GE、第一连接电极ACNE1和第二连接电极ACNE2可以位于显示区域DA中，并且可以与半导体层ACT的半导体部叠置。参照图2和图13，栅极金属WR可以包括使连接垫PD和设置在显示区域DA中的元件(诸如薄膜晶体管(TFT)(例如，第一晶体管T1、第二晶体管T2和第三晶体管T3)以及发光元件)电连接的线的部分。例如，栅极金属WR可以将连接垫PD电连接到数据线DTL。例如，通过连接垫PD施加的数据信号可以通过栅极金属WR提供到数据线DTL。
栅电极GE可以与半导体层ACT的第一半导体部叠置。第一半导体部可以通过栅极绝缘层115与栅电极GE间隔开。
连接电极(例如，ACNE1和ACNE2)可以与半导体层ACT的第二半导体部和第三半导体部叠置并且电连接到半导体层ACT的第二半导体部和第三半导体部。连接电极(例如，ACNE1和ACNE2)可以连接到第一导电层的下光阻挡层BML和数据线DTL。第一连接电极ACNE1可以是薄膜晶体管(TFT)的漏电极，并且第二连接电极ACNE2可以是薄膜晶体管(TFT)的源电极。例如，半导体层ACT的连接到第一连接电极ACNE1的第二半导体部可以是漏区，半导体层ACT的连接到第二连接电极ACNE2的第三半导体部可以是源区。
为了粘合到邻近的层、表面平坦度和加工性，第二导电层(例如，栅电极GE、栅极金属WR、第一连接电极ACNE1和第二连接电极ACNE2)可以包括Al、Pt、钯(Pd)、Ag、Mg、Au、Ni、Nd、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、Mo、Ti、钨(W)和Cu中的至少一种，并且可以形成为单个膜或多层膜，但是实施例不限于此。在一些实施例中，第二导电层可以包括透明导电氧化物(TCO)。例如，第二导电层可以包括氧化钨(WxOy)、TiO2、ITO、IZO、ZnO、氧化铟锡锌(ITZO)或氧化镁(MgO)。
例如，第二导电层可以具有其中堆叠有Ti、Cu和ITO的结构，但是实施例不限于此。
钝化层117可以设置在第二导电层上。在一些实施例中，钝化层117可以位于显示区域DA和非显示区域NDA中。在一些实施例中，钝化层117可以包括无机材料(诸如SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O、HfO2或ZrO2)。
过孔层130可以位于钝化层117上。过孔层130可以覆盖显示区域DA中的薄膜晶体管(TFT)，并且可以暴露非显示区域NDA中的电源线VSL的一部分。
在一些实施例中，过孔层130可以是平坦化膜。在一些实施例中，过孔层130可以由有机材料形成。例如，过孔层130可以包括丙烯酸树脂、环氧树脂、酰亚胺树脂或酯树脂。在一些实施例中，过孔层130可以包括光敏有机材料。
在显示区域DA中，第一阳电极AE1、第二阳电极AE2和第三阳电极AE3可以位于过孔层130上。连接电极CNE可以在非显示区域NDA中位于过孔层130上。
第一阳电极AE1可以与第一发光区域LA1叠置，并且第一阳电极AE1的至少一部分可以扩展到非发光区域NLA中。第二阳电极AE2可以与第二发光区域LA2叠置，并且第二阳电极AE2的至少一部分可以扩展到非发光区域NLA中。第三阳电极AE3可以与第三发光区域LA3叠置，并且第三阳电极AE3的至少一部分可以扩展到非发光区域NLA中。
第一阳电极AE1可以通过过孔层130连接到与第一阳电极AE1对应的薄膜晶体管(TFT)的漏区，第二阳电极AE2可以通过过孔层130连接到与第二阳电极AE2对应的薄膜晶体管(TFT)的漏区，并且第三阳电极AE3可以通过过孔层130连接到与第三阳电极AE3对应的薄膜晶体管(TFT)的漏区。第一阳电极AE1、第二阳电极AE2和第三阳电极AE3可以通过第一连接电极ACNE1(或漏电极)连接到薄膜晶体管的漏区(或第二半导体部)。
在一些实施例中，第一阳电极AE1、第二阳电极AE2和第三阳电极AE3可以是反射电极，在这种情况下，第一阳电极AE1、第二阳电极AE2和第三阳电极AE3可以是包括诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir或Cr的金属的金属层。在一些实施例中，第一阳电极AE1、第二阳电极AE2和第三阳电极AE3还可以包括沉积在金属层上的金属氧化物层。第一阳电极AE1、第二阳电极AE2和第三阳电极AE3可以具有多层堆叠结构(例如，诸如ITO/Ag、Ag/ITO、ITO/Mg或ITO/MgF2的双层结构或诸如ITO/Ag/ITO的三层结构)。
连接电极CNE可以在非显示区域NDA中电连接到电源线VSL(或与电源线VSL直接接触)。另外，在一些实施例中，连接电极CNE可以设置在显示区域DA中，并且可以在显示区域DA中电连接到电源线VSL。
连接垫PD可以设置在非显示区域NDA中，并且可以电连接到第二导电层的栅极金属WR。
像素限定层150可以位于第一阳电极AE1、第二阳电极AE2和第三阳电极AE3上。像素限定层150可以包括暴露第一阳电极AE1、第二阳电极AE2和第三阳电极AE3的开口，并且可以限定第一发光区域LA1、第二发光区域LA2和第三发光区域LA3。例如，第一阳电极AE1的未被像素限定层150覆盖且被暴露的部分可以是第一发光区域LA1，第二阳电极AE2的未被像素限定层150覆盖且被暴露的部分可以是第二发光区域LA2，并且第三阳电极AE3的未被像素限定层150覆盖且被暴露的部分可以是第三发光区域LA3。设置有像素限定层150的区域可以是非发光区域NLA。
在一些实施例中，像素限定层150可以包括有机绝缘材料(诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB))。
像素限定层150可以与将描述的光阻挡图案层250叠置。在一些实施例中，像素限定层150还可以与将描述的堤图案层370叠置。
参照图10和图13，发光层OL可以设置在第一阳电极AE1、第二阳电极AE2和第三阳电极AE3上。
在一些实施例中，发光层OL可以处于遍及第一发光区域LA1、第二发光区域LA2和第三发光区域LA3以及非发光区域NLA连续形成的膜的形式。在一些实施例中，发光层OL可以仅位于显示区域DA中，但是实施例不限于此。在一些实施例中，发光层OL的一部分还可以设置在非显示区域NDA中。下面将详细描述发光层OL。
阴电极CE可以位于发光层OL上。阴电极CE的一部分还可以设置在非显示区域NDA中。阴电极CE可以在非显示区域NDA中电连接到连接电极CNE(或与连接电极CNE接触)。提供到电源线VSL的驱动电压(ELVSS)可以通过连接电极CNE传输到阴电极CE。
在一些实施例中，阴电极CE可以是半透明的或透明的。在阴电极CE是半透明的情况下，阴电极CE可以包括Ag、Mg、Cu、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、LiF、Mo、Ti、它们的化合物或混合物(例如，Ag和Mg的混合物)或具有包括从它们中选择的两种或更多种的多层结构的材料(诸如LiF/Ca或LiF/Al)。在另一示例中，在阴电极CE具有数十埃至数百埃的厚度的情况下，阴电极CE可以是半透明的。
在阴电极CE是透明的情况下，阴电极CE可以包括TCO。例如，阴电极CE可以包括WxOy、TiO2、ITO、IZO、ZnO、ITZO或MgO。
在一些实施例中，阴电极CE可以覆盖(例如，完全覆盖)发光层OL。在一些实施例中，如图13中所示，阴电极CE的端部可以位于发光层OL的端部的外部，并且发光层OL的端部可以被阴电极CE覆盖(例如，完全覆盖)。
第一阳电极AE1、发光层OL和阴电极CE可以形成第一发光元件ED1，第二阳电极AE2、发光层OL和阴电极CE可以形成第二发光元件ED2，并且第三阳电极AE3、发光层OL和阴电极CE可以形成第三发光元件ED3。第一发光元件ED1、第二发光元件ED2和第三发光元件ED3可以发射发射光LE。
如图11中所示，最终从发光层OL发射的发射光LE可以是具有第一分量(component，或称为“组成”)LE1和第二分量LE2的混合光。第一分量LE1和第二分量LE2可以具有约440nm至约480nm的峰值波长。例如，发射光LE可以是蓝光。
如图11中所示，在一些实施例中，发光层OL可以具有例如如图11中所示的其中发光层彼此叠置的串联结构。例如，发光层OL可以包括包含第一发光层EML1的第一堆叠体ST1、位于第一堆叠体ST1上并包括第二发光层EML2的第二堆叠体ST2、位于第二堆叠体ST2上并包括第三发光层EML3的第三堆叠体ST3、位于第一堆叠体ST1与第二堆叠体ST2之间的第一电荷产生层CGL1以及位于第二堆叠体ST2与第三堆叠体ST3之间的第二电荷产生层CGL2。第一堆叠体ST1、第二堆叠体ST2和第三堆叠体ST3可以彼此叠置。
第一发光层EML1、第二发光层EML2和第三发光层EML3可以彼此叠置。
在一些实施例中，第一发光层EML1、第二发光层EML2和第三发光层EML3可以全部发射蓝色波长的光。第一发光层EML1、第二发光层EML2和第三发光层EML3可以全部是蓝光发射层，并且可以包括有机材料。
在一些实施例中，第一发光层EML1、第二发光层EML2和第三发光层EML3中的至少一个可以发射具有第一峰值波长的第一蓝光，并且第一发光层EML1、第二发光层EML2和第三发光层EML3中的至少另一个可以发射具有不同于第一峰值波长的第二峰值波长的第二蓝光。例如，第一发光层EML1、第二发光层EML2和第三发光层EML3中的一个可以发射具有第一峰值波长的第一蓝光，并且其它两个发光层可以发射具有第二峰值波长的第二蓝光。例如，最终从发光层OL发射的发射光LE可以是具有第一分量LE1和第二分量LE2的混合光，第一分量LE1可以是具有第一峰值波长的第一蓝光，并且第二分量LE2可以是具有第二峰值波长的第二蓝光。
在一些实施例中，第一峰值波长和第二峰值波长中的一者可以在约440nm与约460nm之间的范围，并且另一峰值波长可以在约460nm与约480nm之间的范围。然而，实施例不限于此。在一些实施例中，第一峰值波长和第二峰值波长可以包括约460nm。在一些实施例中，第一蓝光和第二蓝光中的一个可以是深蓝光，并且另一蓝光可以是天蓝光。
在一些实施例中，发射光LE可以是蓝光，并且可以包括长波长分量和短波长分量。因此，发光层OL可以发射具有宽的发射峰的蓝光作为发射光LE。因此，与发射具有尖锐的发射峰的蓝光的传统的发光元件相比，可以提高侧部视角下的颜色可见性。
在一些实施例中，第一发光层EML1、第二发光层EML2和第三发光层EML3中的每个可以包括主体和掺杂剂。主体的材料不受限制。例如，三(8-羟基喹啉)铝(Alq3)、4,4'-双(N-咔唑基)-1,1'-联苯(CBP)、聚(N-乙烯基咔唑)(PVK)、9,10-二(萘-2-基)蒽(ADN)、4,4',4”-三(咔唑-9-基)-三苯胺(TCTA)、1,3,5-三(N-苯基苯并咪唑-2-基)苯(TPBi)、2-叔丁基-9,10-二(萘-2-基)蒽(TBADN)、二苯乙烯基亚芳基化物(DSA)、4,4'-双(9-咔唑基)-2,2'-二甲基-联苯(CDBP)或2-甲基-9,10-双(萘-2-基)蒽(MADN)可以用作主体。
例如，发射蓝光的第一发光层EML1、第二发光层EML2和第三发光层EML3可以包括选自于由螺-DPVBi、螺-6P、二苯乙烯基苯(DSB)、二苯乙烯基亚芳基化物(DSA)、聚芴(PFO)类聚合物和聚(对亚苯基亚乙烯基)(PPV)组成的组中的荧光材料。在另一示例中，第一发光层EML1、第二发光层EML2和第三发光层EML3可以包括包含有机金属配合物(诸如(4,6-F2ppy)2Irpic)的磷光材料。
如上面已经提及的，第一发光层EML1、第二发光层EML2和第三发光层EML3中的至少一个可以发射具有与第一发光层EML1、第二发光层EML2和第三发光层EML3中的至少另一个不同的波长范围的蓝光。为了发射不同波长范围的蓝光，第一发光层EML1、第二发光层EML2和第三发光层EML3可以包括相同的材料，并且可以使用控制谐振距离的方法。在另一示例中，为了发射不同波长范围的蓝光，第一发光层EML1、第二发光层EML2和第三发光层EML3中的至少两个可以包括不同的材料。
然而，实施例不限于此。在另一示例中，第一发光层EML1、第二发光层EML2和第三发光层EML3全部可以发射具有约440nm至约480nm的峰值波长的蓝光，并且可以由相同的材料形成。
在另一示例中，第一发光层EML1、第二发光层EML2和第三发光层EML3中的一个可以发射具有第一峰值波长的第一蓝光，第一发光层EML1、第二发光层EML2和第三发光层EML3中的另一个可以发射具有与第一峰值波长不同的第二峰值波长的第二蓝光，并且又一发光层可以发射具有与第一峰值波长和第二峰值波长不同的第三峰值波长的第三蓝光。在一些实施例中，第一峰值波长、第二峰值波长和第三峰值波长中的一者可以在约440nm与约460nm之间的范围，并且第一峰值波长、第二峰值波长和第三峰值波长中的另一者可以在约460nm与约470nm之间的范围，并且又一峰值波长可以在约470nm与约480nm之间的范围。
在一些实施例中，从发光层OL发射的发射光LE可以是蓝光，并且可以包括长波长分量、中波长分量和短波长分量。因此，发光层OL可以发射具有宽的发射峰的蓝光作为发射光LE，并且可以提高侧部视角下的颜色可见性。
与不采用其中堆叠有多个发光层的串联结构的传统的发光元件相比，显示装置1的发光元件可以提高光学效率，并且可以延长显示装置1的寿命。
在另一示例中，第一发光层EML1、第二发光层EML2和第三发光层EML3中的至少一个可以发射第三颜色的光(例如，蓝光)，第一发光层EML1、第二发光层EML2和第三发光层EML3中的至少另一个可以发射第二颜色的光(例如，绿光)。由第一发光层EML1、第二发光层EML2和第三发光层EML3中的至少一个发射的蓝光的峰值波长可以在约440nm与约480nm之间或在约460nm与约480nm之间的范围，并且由第一发光层EML1、第二发光层EML2和第三发光层EML3中的至少另一个发射的绿光的峰值波长可以在约510nm与约550nm之间的范围。
例如，第一发光层EML1、第二发光层EML2和第三发光层EML3中的一个可以是发射绿光的绿光发射层，并且其它两个发光层可以是发射蓝光的蓝光发射层。在该示例中，由两个蓝光发射层中的一个发射的蓝光的峰值波长范围可以与由另一蓝光发射层发射的蓝光的峰值波长范围一致(或与由另一蓝光发射层发射的蓝光的峰值波长范围不同)。
在另一示例中，从发光层OL发射的发射光LE可以是在此混合的具有第一分量LE1和第二分量LE2的混合光，并且第一分量LE1和第二分量LE2可以分别是蓝光和绿光。例如，在第一分量LE1和第二分量LE2分别为深蓝光和绿光的情况下，发射光LE可以为天蓝光。从发光层OL发射的发射光LE可以是蓝光和绿光的混合，并且可以包括长波长分量和短波长分量。因此，发光层OL可以发射具有宽的发射峰的蓝光作为发射光LE，并且可以提高侧部视角下的颜色可见性。由于发射光LE的第二分量LE2是绿光，因此可以补偿待发射到显示装置1的外部的光的绿光分量，并且因此，可以提高显示装置1的颜色再现性。
在一些实施例中，第一发光层EML1、第二发光层EML2和第三发光层EML3之中的绿光发射层可以包括主体和掺杂剂。绿光发射层的主体的材料不受限制。绿光发射层的主体可以包括例如Alq3、4,4'-双(N-咔唑基)-1,1'-联苯(CBP)、聚(N-乙烯基咔唑)(PVK)、9,10-二(萘-2-基)蒽(ADN)、TCTA、1,3,5-三(N-苯基苯并咪唑-2-基)苯(TPBi)、2-叔丁基-9,10-二(萘-2-基)蒽(TBADN)、二苯乙烯基亚芳基化物(DSA)、4,4'-双(9-咔唑基)-2,2'-二甲基-联苯(CDBP)或2-甲基-9,10-双(萘-2-基)蒽(MADN)。
绿光发射层的掺杂剂可以包括例如包括Alq3的荧光材料或磷光材料(诸如fac-三(2-苯基吡啶)铱(Ir(ppy)3)、双(2-苯基吡啶)(乙酰丙酮化物)铱(III)(Ir(ppy)2(acac))或2-苯基-4-甲基-吡啶铱(Ir(mpyp)3))。
第一电荷产生层CGL1可以位于第一堆叠体ST1与第二堆叠体ST2之间。第一电荷产生层CGL1可以将电荷注入到发光层OL中。第一电荷产生层CGL1可以使第一堆叠体ST1与第二堆叠体ST2之间的电荷平衡。第一电荷产生层CGL1可以包括n型电荷产生层CGL11和p型电荷产生层CGL12。p型电荷产生层CGL12可以设置在n型电荷产生层CGL11上，并且可以位于n型电荷产生层CGL11与第二堆叠体ST2之间。
第一电荷产生层CGL1可以具有其中n型电荷产生层CGL11和p型电荷产生层CGL12结合在一起的结构。n型电荷产生层CGL11可以设置为与距阴电极CE相比更靠近第一阳电极AE1。p型电荷产生层CGL12可以设置为与n型电荷产生层CGL11相比远离第一阳电极AE1。n型电荷产生层CGL11可以将电子提供到与第一阳电极AE1相邻的第一发光层EML1，并且p型电荷产生层CGL12可以将空穴提供到包括在第二堆叠体ST2中的第二发光层EML2。由于第一电荷产生层CGL1设置在第一堆叠体ST1与第二堆叠体ST2之间并且将电荷提供到发光层OL，因此可以提高发射效率，并且可以降低驱动电压。
第一堆叠体ST1可以位于第一阳电极AE1、第二阳电极AE2和第三阳电极AE3上，并且还可以包括第一空穴传输层HTL1、第一电子阻挡层BIL1和第一电子传输层ETL1。
第一空穴传输层HTL1可以位于第一阳电极AE1、第二阳电极AE2和第三阳电极AE3上。第一空穴传输层HTL1可以促进(或执行)空穴的传输并且可以包括空穴传输材料。空穴传输材料可以包括咔唑衍生物(诸如N-苯基咔唑或聚乙烯基咔唑)、芴衍生物、三苯胺衍生物(诸如N,N'-双(3-甲基苯基)-N,N'-二苯基-[1,1-联苯]-4,4'-二胺(TPD)、TCTA、N,N'-二(1-萘基)-N,N'-二苯基联苯胺(NPB)或4,4'-亚环己基双[N,N-双(4-甲基苯基)苯胺](TAPC))，但是实施例不限于此。
第一电子阻挡层BIL1可以位于第一空穴传输层HTL1上，并且可以位于第一空穴传输层HTL1与第一发光层EML1之间。第一电子阻挡层BIL1可以包括空穴传输材料和金属(或金属化合物)以防止在第一发光层EML1中产生的电子外溢(或溢出)到第一空穴传输层HTL1。在一些实施例中，第一空穴传输层HTL1和第一电子阻挡层BIL1可以合并为单个层。
第一电子传输层ETL1可以位于第一发光层EML1上，并且可以位于第一电荷产生层CGL1与第一发光层EML1之间。在一些实施例中，第一电子传输层ETL1可以包括电子传输材料(诸如Alq3、TPBi、2,9-二甲基-4,7-二苯基-1,10-菲咯啉(BCP)、4,7-二苯基-1,10-菲咯啉(Bphen)、3-(4-联苯基)-4-苯基-5-叔丁基苯基-1,2,4-三唑(TAZ)、4-(萘-1-基)-3,5-二苯基-4H-1,2,4-三唑(NTAZ)、2-(4-联苯基)-5-(4-叔丁基苯基)-1,3,4-噁二唑(tBu-PBD)、双(2-甲基-8-羟基喹啉-N1,O8)-(1,1'-联苯-4-羟基)铝(BAlq)、双(苯并喹啉-10-羟基)铍(Bebq2)、AND或它们的混合物)，但是实施例不限于此。第二堆叠体ST2可以位于第一电荷产生层CGL1上，并且还可以包括第二空穴传输层HTL2、第二电子阻挡层BIL2和第二电子传输层ETL2。
第二空穴传输层HTL2可以位于第一电荷产生层CGL1上。第二空穴传输层HTL2可以由与第一空穴传输层HTL1的材料相同的材料形成，并且具有与第一空穴传输层HTL1的结构相同的结构。第二空穴传输层HTL2可以包括选自于包括在第一空穴传输层HTL1中的上述材料之中的至少一种。第二空穴传输层HTL2可以形成为单层膜或多层膜。
第二电子阻挡层BIL2可以位于第二空穴传输层HTL2上，并且可以位于第二空穴传输层HTL2与第二发光层EML2之间。第二电子阻挡层BIL2可以由与第一电子阻挡层BIL1的材料相同的材料形成，并且以与第一电子阻挡层BIL1的结构相同的结构形成。第二电子阻挡层BIL2可以包括选自于包括在第一电子阻挡层BIL1中的上述材料之中的至少一种。
第二电子传输层ETL2可以位于第二发光层EML2上，并且可以位于第二电荷产生层CGL2与第二发光层EML2之间。第二电子传输层ETL2可以由与第一电子传输层ETL1的材料相同的材料形成，并且具有与第一电子传输层ETL1的结构相同的结构。第二电子传输层ETL2可以包括选自于包括在第一电子传输层ETL1中的上述材料之中的至少一种。第二电子传输层ETL2可以形成为单层膜或多层膜。
第二电荷产生层CGL2可以位于第二堆叠体ST2上，并且可以位于第二堆叠体ST2与第三堆叠体ST3之间。
第二电荷产生层CGL2可以具有与第一电荷产生层CGL1的结构相同的结构。例如，第二电荷产生层CGL2可以包括与第二堆叠体ST2相邻的n型电荷产生层CGL21和与阴电极CE相邻的p型电荷产生层CGL22。p型电荷产生层CGL22可以设置在n型电荷产生层CGL21上。
第二电荷产生层CGL2可以具有其中n型电荷产生层CGL21与p型电荷产生层CGL22结合在一起的结构。第一电荷产生层CGL1和第二电荷产生层CGL2可以由不同的材料或相同的材料形成。
第三堆叠体ST3可以位于第二电荷产生层CGL2上，并且还可以包括第三空穴传输层HTL3和第三电子传输层ETL3。
第三空穴传输层HTL3可以位于第二电荷产生层CGL2上。第三空穴传输层HTL3可以由与第一空穴传输层HTL1的材料相同的材料形成，并且具有与第一空穴传输层HTL1的结构相同的结构。例如，第三空穴传输层HTL3可以包括选自于包括在第一空穴传输层HTL1中的上述材料之中的至少一种。第三空穴传输层HTL3可以形成为单层膜或多层膜。在第三空穴传输层HTL3由多个层组成的情况下，多个层可以包括不同的材料。
第三电子传输层ETL3可以位于第三发光层EML3上，并且可以位于阴电极CE与第三发光层EML3之间。第三电子传输层ETL3可以由与第一电子传输层ETL1的材料相同的材料形成，并且具有与第一电子传输层ETL1的结构相同的结构，并且可以包括选自于包括在第一电子传输层ETL1中的上述材料之中的至少一种。第三电子传输层ETL3可以形成为单层膜或多层膜。在第三电子传输层ETL3由多个层组成的情况下，多个层可以包括不同的材料。
例如，空穴注入层可以进一步位于第一堆叠体ST1与第一阳电极AE1、第二阳电极AE2或第三阳电极AE3之间，可以位于第二堆叠体ST2与第一电荷产生层CGL1之间，并且/或者可以位于第三堆叠体ST3与第二电荷产生层CGL2之间。空穴注入层可以促进(或执行)空穴注入到第一发光层EML1、第二发光层EML2和第三发光层EML3中。在一些实施例中，空穴注入层可以由选自于由铜酞菁(CuPc)、聚(3,4-乙撑二氧噻吩)(PEDOT)、聚苯胺(PANI)和N,N-二萘基-N,N'-二苯基联苯胺(NPD)组成的组中的至少一种形成，但是实施例不限于此。在一些实施例中，多个空穴注入层可以位于第一堆叠体ST1与第一阳电极AE1、第二阳电极AE2或第三阳电极AE3之间，可以位于第二堆叠体ST2与第一电荷产生层CGL1之间，并且可以位于第三堆叠体ST3与第二电荷产生层CGL2之间。
例如，电子注入层可以进一步位于第三电子传输层ETL3与阴电极CE之间，可以位于第二电荷产生层CGL2与第二堆叠体ST2之间，并且/或者可以位于第一电荷产生层CGL1与第一堆叠体ST1之间。电子注入层可以促进(或执行)电子的注入，并且可以由Alq3、PBD、TAZ、螺-PBD、BAlq或SAlq形成，但是实施例不限于此。例如，电子注入层可以包括金属卤化物化合物，例如，选自于由MgF2、LiF、NaF、KF、RbF、CsF、FrF、LiI、NaI、KI、RbI、CsI、FrI和CaF2组成的组中的至少一种，但是实施例不限于此。例如，电子注入层可以包括镧(La)系材料(诸如Yb、Sm或Eu)。例如，电子注入层可以包括金属卤化物材料(诸如RbI:Yb或KI:Yb)和La系材料两者。在电子注入层包括金属卤化物材料和La系材料两者的情况下，可以通过共沉积金属卤化物材料和La系材料来形成电子注入层。在一些实施例中，多个电子注入层可以位于第三电子传输层ETL3与阴电极CE之间，可以位于第二电荷产生层CGL2与第二堆叠体ST2之间，并且可以位于第一电荷产生层CGL1与第一堆叠体ST1之间。
发光层OL的结构可以变化。例如，发光层OL可以修改成图12的发光层OLa。参照图12，与图11的其对应部分不同，发光层OLa还可以包括在第三堆叠体ST3上的第四堆叠体ST4以及在第三堆叠体ST3与第四堆叠体ST4之间的第三电荷产生层CGL3。
第四堆叠体ST4可以包括第四发光层EML4，并且还可以包括第四空穴传输层HTL4、第三电子阻挡层BIL3和第四电子传输层ETL4。
第一发光层EML1、第二发光层EML2、第三发光层EML3和第四发光层EML4可以发射蓝色波长的光。第一发光层EML1、第二发光层EML2、第三发光层EML3和第四发光层EML4中的至少两个可以单独地发射不同峰值波长的蓝光。
在另一示例中，第一发光层EML1、第二发光层EML2、第三发光层EML3和第四发光层EML4中的至少一个可以发射绿光，并且第一发光层EML1、第二发光层EML2、第三发光层EML3和第四发光层EML4中的至少另一个可以发射蓝光。例如，第一发光层EML1、第二发光层EML2、第三发光层EML3和第四发光层EML4中的一个可以是绿光发射层，并且其它发光层可以全部是蓝光发射层。
在另一示例中，第四发光层EML4可以是绿光发射层，并且第一发光层EML1、第二发光层EML2和第三发光层EML3可以全部是蓝光发射层。
第四空穴传输层HTL4可以位于第三电荷产生层CGL3上。第四空穴传输层HTL4可以由与第一空穴传输层HTL1的材料相同的材料形成，并且具有与第一空穴传输层HTL1的结构相同的结构。例如，第四空穴传输层HTL4可以包括选自于包括在第一空穴传输层HTL1中的上述材料之中的至少一种。第四空穴传输层HTL4可以形成为单层膜或多层膜。在第四空穴传输层HTL4由多个层形成的情况下，多个层可以包括不同的材料。
第三电子阻挡层BIL3可以位于第四空穴传输层HTL4上，并且可以位于第四空穴传输层HTL4与第四发光层EML4之间。第三电子阻挡层BIL3可以由与第一电子阻挡层BIL1的材料相同的材料形成，并且具有与第一电子阻挡层BIL1的结构相同的结构。例如，第三电子阻挡层BIL3可以包括选自于包括在第一电子阻挡层BIL1中的上述材料之中的至少一种。在一些实施例中，可以不提供第三电子阻挡层BIL3。
第四电子传输层ETL4可以位于第四发光层EML4上，并且可以位于阴电极CE与第四发光层EML4之间。第四电子传输层ETL4可以由与第一电子传输层ETL1的材料相同的材料形成，并且具有与第一电子传输层ETL1的结构相同的结构。例如，第四电子传输层ETL4可以包括选自于包括在第一电子传输层ETL1中的上述材料之中的至少一种。第四电子传输层ETL4可以形成为单层膜或多层膜。在第四电子传输层ETL4由多个层组成的情况下，多个层可以包括不同的材料。
第三电荷产生层CGL3可以具有与第一电荷产生层CGL1的结构相同的结构。例如，第三电荷产生层CGL3可以包括与第三堆叠体ST3相邻地设置的n型电荷产生层CGL31和与阴电极CE相邻地设置的p型电荷产生层CGL32。p型电荷产生层CGL32可以设置在n型电荷产生层CGL31上。
例如，空穴注入层可以进一步位于第四堆叠体ST4与第三电荷产生层CGL3之间，并且电子注入层可以进一步位于第四堆叠体ST4与阴电极CE之间。
在一些实施例中，图11的发光层OL和图12的发光层OLa两者可以不包括红光发射层，并且可以不发射第一颜色的光(例如，红光)。例如，发射光LE可以不包括具有约610nm至约650nm的峰值波长的分量，但是可以仅包括具有约440nm至约550nm的峰值波长的分量。
参照图13，坝构件DM可以在非显示区域NDA中位于钝化层117上。
坝构件DM可以位于电源线VSL的外部。如图13中所示，电源线VSL可以位于坝构件DM与显示区域DA之间。电源线VSL可以设置(或包括)在第一导电层中。
在一些实施例中，坝构件DM可以包括坝。例如，坝构件DM可以包括第一坝DM1和第二坝DM2。
第一坝DM1可以与电源线VSL叠置(例如，部分叠置)，并且可以与过孔层130间隔开且电源线VSL置于第一坝DM1与过孔层130之间。在一些实施例中，第一坝DM1可以包括位于钝化层117上的第一下坝图案层DM11和位于第一下坝图案层DM11上的第一上坝图案层DM12。
第二坝DM2可以位于第一坝DM1的外部，并且可以与第一坝DM1间隔开。在一些实施例中，第二坝DM2可以包括位于钝化层117上的第二下坝图案层DM21和位于第二下坝图案层DM21上的第二上坝图案层DM22。
在一些实施例中，第一下坝图案层DM11和第二下坝图案层DM21以及过孔层130可以由相同的材料形成，并且第一下坝图案层DM11和第二下坝图案层DM21以及过孔层130可以同时形成。
在一些实施例中，第一上坝图案层DM12和第二上坝图案层DM22以及像素限定层150可以由相同的材料形成，并且第一上坝图案层DM12和第二上坝图案层DM22以及像素限定层150可以同时形成。
在一些实施例中，第一坝DM1和第二坝DM2可以具有从第一基体部110的上表面测量的不同高度。例如，第二坝DM2可以高于第一坝DM1。例如，坝构件DM的高度可以随着远离显示区域DA而逐渐增加。因此，坝构件DM可以在封装层170的有机层173的形成期间有效地防止有机材料的溢出。
参照图10和图13，第一盖层160可以位于阴电极CE上。第一盖层160可以公共地设置在第一发光区域LA1、第二发光区域LA2和第三发光区域LA3以及非发光区域NLA中。第一盖层160可以改善视角特性并且可以增加外部发光效率。
第一盖层160可以包括具有透光率的无机材料和有机材料中的至少一种。例如，第一盖层160可以形成为无机层、有机层或包括无机颗粒的有机层。例如，第一盖层160可以包括三胺衍生物、咔唑联苯衍生物、亚芳基二胺衍生物或喹啉铝配合物(例如，Alq3)。
例如，第一盖层160可以由高折射率材料和低折射率材料的混合物形成。在另一示例中，第一盖层160可以包括具有不同折射率的两个层，例如，高折射率层和低折射率层。
在一些实施例中，第一盖层160可以覆盖(例如，完全覆盖)阴电极CE。在一些实施例中，如图13中所示，第一盖层160的端部可以位于阴电极CE的端部的外部，并且阴电极CE的端部可以被第一盖层160覆盖(例如，完全覆盖)。
封装层170可以设置在第一盖层160上。封装层170可以保护设置在其下面的元件(例如，第一发光元件ED1、第二发光元件ED2和第三发光元件ED3)免受诸如湿气的异物的影响。封装层170可以公共地设置在第一发光区域LA1、第二发光区域LA2和第三发光区域LA3以及非发光区域NLA中。在一些实施例中，封装层170可以覆盖(例如，直接覆盖)阴电极CE。在一些实施例中，覆盖阴电极CE的盖层可以进一步设置在封装层170与阴电极CE之间，在这种情况下，封装层170可以覆盖(例如，直接覆盖)盖层。封装层170可以是薄膜封装(TFE)层。
在一些实施例中，封装层170可以包括顺序堆叠的下无机层171、有机层173和上无机层175。
在一些实施例中，下无机层171可以覆盖显示区域DA中的第一发光元件ED1、第二发光元件ED2和第三发光元件ED3。下无机层171可以覆盖坝构件DM并且甚至在非显示区域NDA中延伸到坝构件DM的外部。
在一些实施例中，下无机层171可以覆盖(例如，完全覆盖)第一盖层160。在一些实施例中，下无机层171的端部可以位于第一盖层160的端部的外部，并且第一盖层160的端部可以被下无机层171覆盖(例如，完全覆盖)。
下无机层171可以包括膜的堆叠体。有机层173可以位于下无机层171上。在显示区域DA中，有机层173可以覆盖第一发光元件ED1、第二发光元件ED2和第三发光元件ED3。在一些实施例中，有机层173的一部分可以位于非显示区域NDA中，但是不位于坝构件DM的外部。有机层173的一部分被示出为设置在第一坝DM1的内部，但是实施例不限于此。在一些实施例中，有机层173的一部分可以填充在第一坝DM1与第二坝DM2之间的空间中，并且有机层173的端部可以位于第一坝DM1与第二坝DM2之间。
上无机层175可以位于有机层173上。上无机层175可以覆盖有机层173。在一些实施例中，在非显示区域NDA中，上无机层175可以与下无机层171接触(例如，直接接触)以形成无机-无机结合体。在一些实施例中，上无机层175的端部和下无机层171的端部可以彼此基本上对准。上无机层175可以包括膜的堆叠体。
在一些实施例中，下无机层171和上无机层175可以由氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈、SiON或氟化锂形成，但是实施例不限于此。
在一些实施例中，有机层173可以由丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯基树脂、环氧树脂、氨基甲酸乙酯树脂、纤维素树脂或苝树脂形成。
将在下文中参照图14至图16并还参照图1至图13描述颜色转换基底30。
图14是示出图4的显示装置1的颜色转换基底30中的第三滤色器235的布局的示意性平面图。图15是示出图4的显示装置1的颜色转换基底30中的第一滤色器231的布局的示意性平面图。图16是示出图4的显示装置1的颜色转换基底30中的第二滤色器233的布局的示意性平面图。
参照图10和图13，第二基体部310可以由具有透光率的材料形成。
在一些实施例中，第二基体部310可以包括玻璃基底或塑料基底。在一些实施例中，第二基体部310还可以包括在玻璃基底或塑料基底上的附加层(诸如绝缘层(例如，无机膜))。
在一些实施例中，透光区域(例如，TA1、TA2和TA3)和光阻挡区域BA可以限定在第二基体部310上。在第二基体部310包括玻璃基底的情况下，第二基体部310的折射率可以为约1.5。
参照图10和图13，滤色器层可以设置在第二基体部310的面对显示基底10的表面上。滤色器层可以包括滤色器(例如，231、233和235)以及光阻挡图案层250。
参照图10、图13和图14至图16，滤色器(例如，231、233和235)可以与透光区域(例如，TA1、TA2和TA3)叠置。光阻挡图案层250可以与光阻挡区域BA叠置。第一滤色器231可以与第一透光区域TA1叠置，第二滤色器233可以与第二透光区域TA2叠置，并且第三滤色器235可以与第三透光区域TA3叠置。如图10中所示，第二滤色器233的厚度t2可以大于第三滤色器235的厚度t3，并且第一滤色器231的厚度t1可以大于第二滤色器233的厚度t2。光阻挡图案层250可以与光阻挡区域BA叠置并且可以阻挡光的透射。在一些实施例中，光阻挡图案层250可以在平面图中基本上以格子形状布置。光阻挡图案层250可以包括在第二基体部310的表面上的第一光阻挡图案部235a、在第一光阻挡图案部235a上的第二光阻挡图案部231a和在第二光阻挡图案部231a上的第三光阻挡图案部233a。第一光阻挡图案部235a和第三滤色器235可以包括相同的材料，第二光阻挡图案部231a和第一滤色器231可以包括相同的材料，并且第三光阻挡图案部233a和第二滤色器233可以包括相同的材料。例如，在光阻挡区域BA中，光阻挡图案层250可以具有其中第一光阻挡图案部235a、第二光阻挡图案部231a和第三光阻挡图案部233a顺序堆叠的结构。当外部光La入射到光阻挡区域BA上时，如图10中所示，除了第三颜色的光之外的全部外部光La(例如，第一颜色的光和第二颜色的光)可以被第一光阻挡图案部235a吸收，并且第三颜色的光可以被第二光阻挡图案部231a和第三光阻挡图案部233a吸收。例如，外部光La中的一些(例如，第三颜色的光)不会穿过第一光阻挡图案部235a，而是可以从第一光阻挡图案部235a与第二基体部310之间的界面反射。
在一些实施例中，光阻挡图案层250可以包括有机光阻挡材料，并且可以通过涂覆和曝光有机光阻挡材料来形成。例如，有机光阻挡材料可以包括黑矩阵。
第一滤色器231可以用作用于阻挡蓝光和绿光的阻挡滤光器。在一些实施例中，第一滤色器231可以选择性地透射通过其的第一颜色的光(例如，红光)，并且可以阻挡或吸收第二颜色的光(例如，绿光)和第三颜色的光(例如，蓝光)。例如，第一滤色器231可以是红色滤色器并且可以包括红色着色剂。第一滤色器231可以包括基体树脂和分散在基体树脂中的红色着色剂。
第二滤色器233可以用作用于阻挡蓝光和红光的阻挡滤光器。在一些实施例中，第二滤色器233可以选择性地透射通过其的第二颜色的光(例如，绿光)，并且可以阻挡或吸收第一颜色的光(例如，红光)和第三颜色的光(例如，蓝光)。例如，第二滤色器233可以是绿色滤色器并且可以包括绿色着色剂。
第三滤色器235可以选择性地透射通过其的第三颜色的光(例如，蓝光)，并且可以阻挡或吸收第一颜色的光(例如，红光)和第二颜色的光(例如，绿光)。例如，第三滤色器235可以是蓝色滤色器，并且可以包括蓝色着色剂(诸如蓝色染料或蓝色颜料)。如在此所使用的，术语“着色剂”涵盖染料和颜料两者。
参照图10和图13，覆盖光阻挡图案层250以及第一滤色器231、第二滤色器233和第三滤色器235的低折射率层391可以位于第二基体部310的表面上。在一些实施例中，低折射率层391可以与第一滤色器231、第二滤色器233和第三滤色器235接触(例如，直接接触)。在一些实施例中，低折射率层391可以与光阻挡图案层250接触(例如，直接接触)。
低折射率层391可以具有比第一波长偏移图案构件340和第二波长偏移图案构件350以及透光图案构件330的折射率低的折射率。例如，低折射率层391可以由无机材料形成。例如，低折射率层391可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈或氮氧化硅。在一些实施例中，可以在低折射率层391中形成中空颗粒以降低低折射率层391的折射率。
低折射率盖层392可以进一步设置在低折射率层391与第一波长偏移图案构件340、第二波长偏移图案构件350和透光图案构件330之间。在一些实施例中，低折射率盖层392可以与第一波长偏移图案构件340、第二波长偏移图案构件350和透光图案构件330接触(例如，直接接触)。在一些实施例中，低折射率盖层392可以与堤图案层370接触(例如，直接接触)。
低折射率盖层392可以具有比第一波长偏移图案构件340、第二波长偏移图案构件350和透光图案构件330的折射率低的折射率。例如，低折射率盖层392可以由无机材料形成。例如，低折射率盖层392可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈或氮氧化硅。在一些实施例中，可以在低折射率盖层392中形成中空颗粒以降低低折射率盖层392的折射率。
低折射率盖层392可以防止第一滤色器231、第二滤色器233和第三滤色器235被来自外部的杂质(诸如湿气或空气)损坏或污染。例如，低折射率盖层392可以防止第一滤色器231、第二滤色器233和第三滤色器235的着色剂扩散到诸如第一波长偏移图案构件340和第二波长偏移图案构件350的其它元件中。
在一些实施例中，低折射率层391和低折射率盖层392可以在非显示区域NDA中围绕光阻图案层250的侧边。在一些实施例中，低折射率层391可以在非显示区域NDA中与第二基体部310接触(例如，直接接触)。
堤图案层370可以位于低折射率盖层392的面对显示基底10的表面上。在一些实施例中，堤图案层370可以位于低折射率盖层392的表面上(例如，直接在低折射率盖层392的表面上)，并且可以与低折射率盖层392接触(例如，直接接触)。
在一些实施例中，堤图案层370可以与非发光区域NLA或光阻挡区域BA叠置。在一些实施例中，如图10中所示，在平面图中，堤图案层370可以围绕第一透光区域TA1、第二透光区域TA2和第三透光区域TA3。堤图案层370可以限定其中布置有第一波长偏移图案构件340、第二波长偏移图案构件350和透光图案构件330的空间。
在一些实施例中，堤图案层370可以形成为单个一体图案，但是实施例不限于此。在一些实施例中，堤图案层370的围绕第一透光区域TA1的部分、堤图案层370的围绕第二透光区域TA2的部分以及堤图案层370的围绕第三透光区域TA3的部分可以形成为单独的单个图案层。
在第一波长偏移图案构件340、第二波长偏移图案构件350和透光图案构件330通过由喷嘴喷射墨组分(例如，通过喷墨印刷)而形成的情况下，堤图案层370可以用作用于将墨组分放置在每个期望位置处的引导件。例如，堤图案层370可以用作分隔壁。
在一些实施例中，堤图案层370可以与像素限定层150叠置。
在一些实施例中，如图13中所示，堤图案层370还可以位于非显示区域NDA中。堤图案层370可以在非显示区域NDA中与光阻挡图案层250叠置。
在一些实施例中，堤图案层370可以包括具有光固化性的光固化有机材料。在一些实施例中，堤图案层370可以包括包含光阻挡材料的光固化有机材料。在堤图案层370能够阻挡光的透射的情况下，堤图案层370可以防止光在显示区域DA中在相邻的发光区域之间渗透。例如，堤图案层370可以防止从第二发光元件ED2透射的发射光LE入射到与第一发光区域LA1叠置的第一波长偏移图案构件340上。例如，堤图案层370可以阻挡或防止外部光渗透到在非发光区域NLA和非显示区域NDA中设置在其下面的元件中。
如图10和图13中所示，第一波长偏移图案构件340、第二波长偏移图案构件350和透光图案构件330可以位于低折射率层391下面。在一些实施例中，第一波长偏移图案构件340、第二波长偏移图案构件350和透光图案构件330可以位于显示区域DA中。
透光图案构件330可以与第三发光区域LA3或第三发光元件ED3叠置。透光图案构件330可以位于由堤图案层370限定在第三透光区域TA3中的空间中。
在一些实施例中，透光图案构件330可以以岛状图案形成。透光图案构件330被示出为不与光阻挡区域BA叠置，但是实施例不限于此。在一些实施例中，透光图案构件330的一部分可以与光阻挡区域BA叠置。
透光图案构件330可以使入射光通过其透射。如上面已经提及的，来自第三发光元件ED3的发射光LE可以为蓝光。蓝色发射光LE可以通过透光图案构件330和第三滤色器235发射到显示装置1的外部。例如，通过第三发光区域LA3发射到显示装置1的外部的第三光L3可以是蓝光。
在一些实施例中，透光图案构件330可以包括第三基体树脂331，并且还可以包括分散在第三基体树脂331中的第三散射体333。尽管在此使用术语“第一”、“第二”和“第三”来描述透光图案构件330、第一波长偏移图案构件340和第二波长偏移图案构件350的基体树脂、散射体和/或波长偏移器，但是透光图案构件330、第一波长偏移图案构件340和第二波长偏移图案构件350的基体树脂、散射体和/或波长偏移器不应该受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，第一基体树脂、第一散射体或第一波长偏移器可以被称为第二基体树脂、第二散射体或第二波长偏移器或者第三基体树脂、第三散射体或第三波长偏移器，反之亦然。
第三基体树脂331可以由具有高透光率的材料形成。在一些实施例中，第三基体树脂331可以由有机材料形成。例如，第三基体树脂331可以包括有机材料(诸如环氧树脂、丙烯酸树脂、卡多(cardo)树脂或酰亚胺树脂)。
第三散射体333可以具有与第三基体树脂331的折射率不同的折射率，并且可以与第三基体树脂331形成光学界面。例如，第三散射体333可以是光散射颗粒。第三散射体333的材料不受限制，只要该材料散射发射光LE中的至少一些即可。例如，第三散射体333可以是金属氧化物或有机材料的颗粒。例如，金属氧化物可以是TiO2、ZrO2、Al2O3、氧化铟(In2O3)、ZnO或氧化锡(SnO2)，并且有机材料可以是丙烯酸树脂或氨基甲酸乙酯树脂。例如，第三散射体333可以包括TiO2。
第三散射体333可以在随机方向上散射入射光，而基本上不改变穿过透光图案构件330的发射光LE的波长，不管入射光的入射方向如何。在一些实施例中，透光图案构件330可以与堤图案层370接触(例如，直接接触)。
第一波长偏移图案构件340可以与第一发光区域LA1或第一发光元件ED1或第一透光区域TA1叠置。
在一些实施例中，第一波长偏移图案构件340可以位于由堤图案层370限定在第一透光区域TA1中的空间中。
在一些实施例中，如图15中所示，第一波长偏移图案构件340可以以岛状图案形成。第一波长偏移图案构件340被示出为不与光阻挡区域BA叠置，但是实施例不限于此。在一些实施例中，第一波长偏移图案构件340的一部分可以与光阻挡区域BA叠置。在一些实施例中，第一波长偏移图案构件340可以与堤图案层370接触(例如，直接接触)。
第一波长偏移图案构件340可以通过第一波长偏移器345转换(或偏移)入射光的峰值波长且可以发射波长偏移的光。在一些实施例中，第一波长偏移图案构件340可以将来自第一发光元件ED1的发射光LE转换成具有约610nm至约650nm的峰值波长的红光，并且可以发射红光。
在一些实施例中，第一波长偏移图案构件340可以包括第一基体树脂341和分散在第一基体树脂341中的第一波长偏移器345，并且还可以包括第一散射体343。
第一基体树脂341可以由具有高透光率的材料形成。在一些实施例中，第一基体树脂341可以由有机材料形成。在一些实施例中，第一基体树脂341和第三基体树脂331可以由相同的材料形成。例如，第一基体树脂341可以包括选自于包括在第三基体树脂331中的上述材料之中的至少一种。
第一波长偏移器345的示例可以包括量子点、量子棒或磷光体。例如，量子点可以是响应于电子从导带跃迁到价带而发射特定颜色的光的颗粒材料。
量子点可以是半导体纳米晶体材料。由于量子点根据其组成和尺寸具有一定带隙，因此量子点吸收光并发射一定波长的光。半导体纳米晶体材料包括IV族元素、II-VI族化合物、III-V族化合物、IV-VI族化合物和它们的组合。
II-VI族化合物可以选自于由以下组成的组：二元化合物，选自于CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnO、HgS、HgSe、HgTe、MgSe、MgS和它们的混合物之中；三元化合物，选自于InZnP、AgInS、CuInS、CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSe、HgZnTe、MgZnSe、MgZnS和它们的混合物之中；以及四元化合物，选自于HgZnTeS、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe和它们的混合物之中。
III-V族化合物可以选自于由以下组成的组：二元化合物，选自于GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InN、InP、InAs、InSb和它们的混合物之中；三元化合物，选自于GaNP、GaNAs、GaNSb、GaPAs、GaPSb、AlNP、AlNAs、AlNSb、AlPAs、AlPSb、InGaP、InNP、InAlP、InNAs、InNSb、InPAs、InPSb和它们的混合物之中；以及四元化合物，选自于GaAlNP、GaAlNAs、GaAlNSb、GaAlPAs、GaAlPSb、GaInNP、GaInNAs、GaInNSb、GaInPAs、GaInPSb、InAlNP、InAlNAs、InAlNSb、InAlPAs、InAlPSb和它们的混合物之中。
IV-VI族化合物可以选自于由以下组成的组：二元化合物，选自于SnS、SnSe、SnTe、PbS、PbSe、PbTe和它们的混合物之中；三元化合物，选自于SnSeS、SnSeTe、SnSTe、PbSeS、PbSeTe、PbSTe、SnPbS、SnPbSe、SnPbTe和它们的混合物之中；以及四元化合物，选自于SnPbSSe、SnPbSeTe、SnPbSTe和它们的混合物之中。IV族元素可以选自于由Si、Ge和它们的混合物组成的组。IV族化合物可以是选自于SiC、SiGe和它们的混合物之中的二元化合物。
例如，二元化合物、三元化合物或四元化合物可以以均匀的浓度或以部分不同的浓度存在于颗粒中。量子点可以具有其中一个量子点围绕另一量子点的核-壳结构。量子点的核和壳之间的界面可以具有其中量子点的壳中的(多种)元素的浓度朝向量子点的壳的中心逐渐降低的浓度梯度。
在一些实施例中，量子点可以具有核-壳结构，该核-壳结构由包括上述半导体纳米晶体材料的核和围绕核的壳组成。量子点的壳可以用作用于通过防止量子点的核的化学变性来维持量子点的半导体特性的保护层和/或用作用于向量子点赋予电泳特性的充电层。量子点的壳可以具有单层结构或多层结构。量子点的核和壳之间的界面可以具有其中量子点的壳处的(多种)元素的浓度朝向量子点的壳的中心逐渐降低的浓度梯度。量子点的壳可以包括金属或非金属氧化物、半导体化合物或它们的组合。
例如，金属或非金属氧化物可以是二元化合物(诸如SiO2、Al2O3、TiO2、ZnO、MnO、Mn2O3、Mn3O4、CuO、FeO、Fe2O3、Fe3O4、CoO、Co3O4或NiO)或三元化合物(诸如MgAl2O4、CoFe2O4、NiFe2O4或CoMn2O4)，但是实施例不限于此。
例如，半导体化合物可以是CdS、CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnSeS、ZnTeS、GaAs、GaP、GaSb、HgS、HgSe、HgTe、InAs、InP、InGaP、InSb、AlAs、AlP或AlSb，但是实施例不限于此。
由第一波长偏移器345发射的光可以具有约45nm或更小、约40nm或更小、或约30nm或更小的半峰全宽(FMHM)，并且因此，可以进一步提高由显示装置1显示的颜色的纯度和显示装置1的颜色再现性。例如，第一波长偏移器345可以在各种方向上发射光，而不管光的入射方向如何。可以提高显示在第一透光区域TA1中的第一颜色的侧部可见性。
来自第一发光元件ED1的发射光LE中的一些可以不被第一波长偏移器345转换成红光，而是会通过第一波长偏移图案构件340发射。发射光LE的未被第一波长偏移图案构件340波长偏移但入射在第一滤色器231上的分量可以被第一滤色器231阻挡。例如，来自发射光LE由第一波长偏移图案构件340转换的红光可以通过第一滤色器231发射到显示装置1的外部。例如，通过第一透光区域TA1发射到显示装置1的外部的第一光L1(见，例如，图10)可以为红光。
第一散射体343可以具有与第一基体树脂341的折射率不同的折射率，并且可以与第一基体树脂341形成光学界面。例如，第一散射体343可以是光散射颗粒。第一散射体343与第三散射体333基本上相同，并且因此，为了描述方便，将省略其详细描述。
第二波长偏移图案构件350可以在第二透光区域TA2中位于由堤图案层370限定的空间中。
在一些实施例中，如图10中所示，第二波长偏移图案构件350可以以岛状图案形成。在一些实施例中，第二波长偏移图案构件350的一部分可以与光阻挡区域BA叠置。在一些实施例中，第二波长偏移图案构件350可以与堤图案层370接触(例如，直接接触)。
第二波长偏移图案构件350可以通过第二波长偏移器355转换(或偏移)入射光的峰值波长且可以发射波长偏移的光。在一些实施例中，第二波长偏移图案构件350可以将来自第二发光元件ED2的发射光LE转换成具有约510nm至约550nm的峰值波长的绿光，并且可以发射绿光。
在一些实施例中，第二波长偏移图案构件350可以包括第二基体树脂351和分散在第二基体树脂351中的第二波长偏移器355，并且还可以包括分散在第二基体树脂351中的第二散射体353。
第二基体树脂351可以由具有高透光率的材料形成。在一些实施例中，第二基体树脂351可以由有机材料形成。在一些实施例中，第二基体树脂351和第三基体树脂331可以由相同的材料形成。例如，第二基体树脂351可以包括选自于包括在第三基体树脂331中的上述材料之中的至少一种。
第二波长偏移器355的示例包括量子点、量子棒或磷光体。第二波长偏移器355与第一波长偏移器345基本上相同，并且因此，为了描述方便，将省略其详细描述。
在一些实施例中，第一波长偏移器345和第二波长偏移器355都可以是量子点。例如，第二波长偏移器355的颗粒尺寸可以小于第一波长偏移器345的颗粒尺寸。
第二散射体353可以具有与第二基体树脂351的折射率不同的折射率，并且可以与第二基体树脂351形成光学界面。例如，第二散射体353可以是光散射颗粒。第二散射体353与第一散射体343基本上相同，并且因此，为了描述方便，将省略其详细描述。
来自第二发光元件ED2的发射光LE可以被提供到第二波长偏移图案构件350，并且第二波长偏移器355可以将发射光LE转换成具有约510nm至约550nm的峰值波长的绿光并且可以发射绿光。
作为蓝光的发射光LE中的一些可以透射通过第二波长偏移图案构件350，而不被第二波长偏移器355转换成绿光，并且可以被第二滤色器233阻挡。例如，来自发射光LE由第二波长偏移图案构件350转换的绿光可以通过第二滤色器233发射到显示装置1的外部。因此，通过第二透光区域TA2发射到显示装置1的外部的第二光L2(见，例如，图10)可以为绿光。
在一些实施例中，第二盖层393可以在非显示区域NDA中围绕堤图案层370的外侧。第二盖层393可以在非显示区域NDA中与低折射率盖层392接触(例如，直接接触)。
在一些实施例中，第二盖层393可以由无机材料形成。在一些实施例中，第二盖层393和低折射率层391可以由相同的材料形成。例如，第二盖层393可以包括选自于包括在低折射率层391中的上述材料之中的至少一种。在低折射率层391和第二盖层393都由无机材料形成的情况下，低折射率层391和第二盖层393可以在非显示区域NDA中彼此接触(例如，直接接触)以形成无机-无机结合体。
如上面已经提及的，密封构件50可以在非显示区域NDA中位于颜色转换基底30与显示基底10之间。
密封构件50可以与封装层170叠置。例如，密封构件50可以与下无机层171和上无机层175叠置，但是可以不与有机层173叠置。在一些实施例中，密封构件50可以与封装层170接触(例如，直接接触)。例如，密封构件50可以位于上无机层175上(例如，直接在上无机层175上)，并且可以与上无机层175接触(例如，直接接触)。
在一些实施例中，密封构件50下面的上无机层175和下无机层171可以延伸到密封构件50的外部。
密封构件50可以在非显示区域NDA中与光阻挡图案层250、第一滤色器231和堤图案层370叠置。在一些实施例中，密封构件50可以与覆盖堤图案层370的第二盖层393接触(例如，直接接触)。
密封构件50可以与包括连接到连接垫PD的线的栅极金属WR叠置。当密封构件50设置为与栅极金属WR叠置时，可以减小非显示区域NDA的宽度。
填料70可以位于颜色转换基底30、显示基底10和密封构件50之间的空间中。在一些实施例中，如图10和图13中所示，填料70可以与第二盖层393和封装层170的上无机层175接触(例如，直接接触)。
抗反射膜AF可以进一步设置在第二基体部310的与第二基体部310的设置有滤色器(例如，231、233和235)的表面相反的另一表面上。抗反射膜AF可以设置在滤色器(例如，231、233和235)的相对侧，并且可以防止外部光入射到显示装置1中(或使外部光入射到显示装置1中最少化)。抗反射膜AF可以具有在显示装置1的显示表面侧的第一表面和与第一表面相对并与第二基体部310接触的第二表面，并且可以通过使从第一表面反射的外部光和从第二表面反射的外部光彼此干涉(或混合)来使外部光的入射最少化。例如，抗反射膜AF可以由其折射率被控制的层组成，但是实施例不限于此。
图17是图1的显示装置1的像素的晶体管的示意性平面图。图18是图17的半导体层ACT的示意性平面图。图19是图17的栅极绝缘层115的示意性平面图。图20是图17的第二导电层的示意性平面图。图21是沿着图17的线X3-X3'截取的示意性剖视图。图22是沿着图17的线X4-X4'截取的示意性剖视图。图23是沿着图17的线X5-X5'截取的示意性剖视图。
参照图17至图23，包括下光阻挡层BML和数据线DTL的第一导电层可以设置在第一基体部110上。
缓冲层111可以设置在第一导电层上。
半导体层ACT可以设置在缓冲层111上。
半导体层ACT可以包括第一半导体部ACT1、第二半导体部ACT2和第三半导体部ACT3，第二半导体部ACT2在第一半导体部ACT1的在第一方向X上的第二侧，第三半导体部ACT3设置在第一半导体部ACT1的在第一方向X上的第一侧。
第二半导体部ACT2和第三半导体部ACT3可以分别包括半导体开口OP_ACT2和OP_ACT3，半导体开口OP_ACT2和OP_ACT3在厚度方向上分别穿透第二半导体部ACT2和第三半导体部ACT3。如图17中所示，半导体开口OP_ACT2和OP_ACT3可以在平面图中具有矩形形状，但是实施例不限于此。在另一示例中，半导体开口OP_ACT2和OP_ACT3可以具有圆形形状、椭圆形形状或另一多边形形状。
第一半导体部ACT1可以包括在第一方向X上与半导体开口OP_ACT2和OP_ACT3叠置的第1-1半导体部ACT11、在第1-1半导体部ACT11的在第二方向Y上的第一侧的第1-2半导体部ACT12以及在第1-1半导体部ACT11的在第二方向Y上的第二侧的第1-3半导体部ACT13。第1-2半导体部ACT12和第1-3半导体部ACT13可以在第一方向X上不与半导体开口OP_ACT2和OP_ACT3叠置。第一半导体部ACT1可以与在第二方向Y上延伸的栅电极GE叠置，并且可以在厚度方向上与栅极绝缘层115叠置。例如，栅极绝缘层115可以包括第一栅极绝缘层115a、第二栅极绝缘层115b和第三栅极绝缘层115c。例如，第一栅极绝缘层115a可以与栅电极GE叠置，第二栅极绝缘层115b可以与第一连接电极ACNE1叠置，并且第三栅极绝缘层115c可以与第二连接电极ACNE2叠置。
第二半导体部ACT2可以包括包含半导体开口OP_ACT2的第2-1半导体部ACT21、在第2-1半导体部ACT21的在第二方向Y上的第一侧的第2-2半导体部ACT22以及在第2-1半导体部ACT21的在第二方向Y上的第二侧的第2-3半导体部ACT23。第2-2半导体部ACT22和第2-3半导体部ACT23可以不与半导体开口OP_ACT2叠置。第2-1半导体部ACT21可以包括在半导体开口OP_ACT2与第一半导体部ACT1之间的第2-1-1半导体部ACT21a、设置在半导体开口OP_ACT2的在第一方向X上的第二侧的第2-1-2半导体部ACT21b以及在半导体开口OP_ACT2与第2-1-2半导体部ACT21b之间的第2-1-3半导体部ACT21c。例如，第二侧半导体部可以包括第2-1-2半导体部ACT21b和第2-1-3半导体部ACT21c。第2-1-2半导体部ACT21b可以与第一连接电极ACNE1叠置，并且第2-1-1半导体部ACT21a和第2-1-3半导体部ACT21c可以不与第一连接电极ACNE1叠置。第2-2半导体部ACT22可以在其沿着第一方向X和第二方向Y的第二侧(例如，左侧和下侧)与第二栅极绝缘层115b和第一连接电极ACNE1的第1-1连接电极ACNE11叠置。第2-3半导体部ACT23可以在其沿着第一方向X的第二侧(例如，左侧)和其沿着第二方向Y的第一侧(例如，上侧)与第二栅极绝缘层115b和第1-1连接电极ACNE11叠置。
第三半导体部ACT3可以包括包含半导体开口OP_ACT3的第3-1半导体部ACT31、在第3-1半导体部ACT31的在第二方向Y上的第一侧的第3-2半导体部ACT32以及在第3-1半导体部ACT31的在第二方向Y上的第二侧的第3-3半导体部ACT33。第3-2半导体部ACT32和第3-3半导体部ACT33可以不与半导体开口OP_ACT3叠置。
第3-1半导体部ACT31可以包括在半导体开口OP_ACT3与第一半导体部ACT1之间的第3-1-1半导体部ACT31a、设置在半导体开口OP_ACT3的在第一方向X上的第一侧的第3-1-2半导体部ACT31b以及在半导体开口OP_ACT3与第3-1-2半导体部ACT31b之间的第3-1-3半导体部ACT31c。第3-1-2半导体部ACT31b可以与第二连接电极ACNE2叠置，并且第3-1-1半导体部ACT31a和第3-1-3半导体部ACT31c可以不与第二连接电极ACNE2叠置。第3-2半导体部ACT32可以在其沿着第一方向X和第二方向Y的第一侧(例如，右侧和下侧)与第三栅极绝缘层115c和第二连接电极ACNE2的第2-1连接电极ACNE21叠置。第3-3半导体部ACT33可以在其沿着第一方向X的第一侧(例如，右侧)和在其沿着第二方向Y的第二侧(例如，上侧)与第三栅极绝缘层115c和第2-1连接电极ACNE21叠置。
栅极绝缘层115可以设置在半导体层ACT上。栅极绝缘层115(例如，115a、115b和115c)可以与第一连接电极ACNE1和第二连接电极ACNE2以及栅电极GE叠置。分别与第一连接电极ACNE1和第二连接电极ACNE2叠置的第二栅极绝缘层115b和第三栅极绝缘层115c可以分别包括绝缘凹部RP_115和RP_115'以及接触孔CNT1和CNT2。如图17和图19中所示，绝缘凹部RP_115和RP_115'可以分别从第二栅极绝缘层115b的一侧(例如，右侧)和第三栅极绝缘层115c的一侧(例如，左侧)在远离半导体开口OP_ACT2和OP_ACT3的方向上凹陷。
分别与第一连接电极ACNE1和第二连接电极ACNE2叠置的第二栅极绝缘层115b和第三栅极绝缘层115c可以包括在第二方向Y上延伸的纵向侧和在第一方向X上延伸的横向侧。图17和图19示出了栅极绝缘层115的纵向侧和横向侧交汇的角部是直角，但是实施例不限于此。在另一示例中，栅极绝缘层115的纵向侧和横向侧交汇的角部可以是圆形(或倒角)的。图17和图19示出了栅极绝缘层115的侧边在第一方向X或第二方向Y上延伸，但是实施例不限于此。在另一示例中，栅极绝缘层115的侧边可以在除了第一方向X和第二方向Y之外的方向上延伸。
接触孔CNT1和CNT2可以分别被第二栅极绝缘层115b和第三栅极绝缘层115c围绕(例如，完全围绕)。
与栅电极GE叠置的第一栅极绝缘层115a可以基本上具有在第二方向Y上延伸的线型形状。
第二栅极绝缘层115b的绝缘凹部RP_115和第三栅极绝缘层115c的绝缘凹部RP_115'可以在第一方向X上分别与半导体开口OP_ACT2和OP_ACT3相邻。绝缘凹部RP_115的在第一方向X上与第一连接电极ACNE1叠置的端部(例如，左侧)可以与第二半导体部ACT2的在第一方向X上的端部(例如，左侧)基本上对准。绝缘凹部RP_115'的在第一方向X上与第二连接电极ACNE2叠置的端部(例如，右侧)可以与第三半导体部ACT3的在第一方向X上的端部(例如，右侧)基本上对准。如图21中所示，与第一连接电极ACNE1叠置的第二栅极绝缘层115b可以与第二半导体部ACT2的第2-1半导体部ACT21接触，并且与第二连接电极ACNE2叠置的第三栅极绝缘层115c可以与第三半导体部ACT3的第3-1半导体部ACT31接触。然而，实施例不限于此。
与第一连接电极ACNE1叠置的第二栅极绝缘层115b可以与第1-2连接电极ACNE12的在第二方向Y上的端部(例如，相对的端部)接触。例如，第二栅极绝缘层115b的与第一连接电极ACNE1的部分叠置的部分可以通过其中设置有第1-2连接电极ACNE12的绝缘凹部RP_115彼此间隔开，并且第二栅极绝缘层115b的在第二方向Y上的部分(例如，端部)之间的距离D1(或绝缘凹部RP_115的在第二方向Y上的长度)和第1-2连接电极ACNE12的在第二方向Y上的宽度W2可以彼此基本上相同。然而，实施例不限于此。
与第二连接电极ACNE2叠置的第三栅极绝缘层115c可以与第2-2连接电极ACNE22的在第二方向Y上的端部(例如，相对的端部)接触。例如，第三栅极绝缘层115c的与第二连接电极ACNE2的部分叠置的部分可以通过其中设置有第2-2连接电极ACNE22的绝缘凹部RP_115'彼此间隔开，并且栅极绝缘层115的通过其中设置有第2-2连接电极ACNE22的绝缘凹部RP_115'彼此间隔开的部分(例如，端部)之间的距离D1'和第2-2连接电极ACNE22的宽度W2'可以彼此相同。然而，实施例不限于此。
第二导电层可以设置在栅极绝缘层115上。
第二导电层可以包括第一连接电极ACNE1和第二连接电极ACNE2以及栅电极GE。栅电极GE可以在第二方向Y上延伸并且可以具有一定宽度。栅电极GE可以与第一半导体部ACT1叠置。与栅电极GE叠置的第一栅极绝缘层115a的在第一方向X上的宽度W4可以大于栅电极GE的在第一方向X上的宽度W3。例如，第一栅极绝缘层115a可以突出超过栅电极GE的在第一方向X上的侧边(例如，相对侧)。与栅电极GE叠置的第一半导体部ACT1可以形成薄膜晶体管(TFT)的沟道区。第二半导体部ACT2和第三半导体部ACT3可以形成薄膜晶体管(TFT)的漏区和源区。第一半导体部ACT1的导电率可以低于第二半导体部ACT2的第2-2半导体部ACT22和第2-3半导体部ACT23的导电率以及第三半导体部ACT3的第3-2半导体部ACT32和第3-3半导体部ACT33的导电率。
第一连接电极ACNE1可以与第二半导体部ACT2叠置。第一连接电极ACNE1可以包括第1-1连接电极ACNE11和连接到第1-1连接电极ACNE11并朝向半导体开口OP_ACT2突出的第1-2连接电极ACNE12。第1-1连接电极ACNE11可以在平面图中具有矩形形状。例如，第1-1连接电极ACNE11可以具有在第一方向X上延伸的横向侧和在第二方向Y上延伸的纵向侧。第1-1连接电极ACNE11的横向侧和纵向侧交汇的角部可以是直角，但是实施例不限于此。在另一示例中，第1-1连接电极ACNE11的横向侧和纵向侧交汇的角部可以是圆形(或倒角)的。第1-1连接电极ACNE11的形状不受限制。在另一示例中，第1-1连接电极ACNE11可以具有圆形形状、椭圆形形状或另一多边形形状。
第1-2连接电极ACNE12可以在第1-1连接电极ACNE11的在第一方向X上的第一侧从第1-1连接电极ACNE11的纵向侧的中间部分沿第一方向X突出。第1-2连接电极ACNE12在第1-1连接电极ACNE11的在第一方向X上的第一侧从第1-1连接电极ACNE11的纵向侧的中间部分沿第一方向X突出的长度LL2(见，例如，图20)可以是第1-1连接电极ACNE11的横向侧的长度LL1的约0.01倍至约0.1倍。例如，第1-2连接电极ACNE12在第1-1连接电极ACNE11的在第一方向X上的第一侧从第1-1连接电极ACNE11的纵向侧的中间部分沿第一方向X突出的长度LL2可以是约0.1μm至约3μm，但是实施例不限于此。第1-1连接电极ACNE11的在第二方向Y上的宽度W1可以大于第1-2连接电极ACNE12的在第二方向Y上的宽度W2。第1-2连接电极ACNE12的宽度W2可以与半导体开口OP_ACT2的在第二方向Y上的宽度W5相同，但是实施例不限于此。考虑栅极绝缘层115的形状，可以形成第1-2连接电极ACNE12在第1-1连接电极ACNE11的在第一方向X上的第一侧从第1-1连接电极ACNE11的纵向侧的中间部分沿第一方向X突出的长度LL2。第1-2连接电极ACNE12在第1-1连接电极ACNE11的在第一方向X上的第一侧从第1-1连接电极ACNE11的纵向侧的中间部分沿第一方向X突出的长度LL2可以形成为使得第1-2连接电极ACNE12的在第1-2连接电极ACNE12的在第一方向X上的第一侧的纵向侧可以与第二栅极绝缘层115b的对应的纵向侧在同一线上对准或在第一方向X上突出超过第二栅极绝缘层115b的对应的纵向侧。图17示出了第1-2连接电极ACNE12的在第1-2连接电极ACNE12的在第一方向X上的第一侧的纵向侧与栅极绝缘层115的纵向侧在同一线上对准。在另一示例中，第1-2连接电极ACNE12可以在第一方向X上突出超过栅极绝缘层115。
与第一连接电极ACNE1叠置的第二栅极绝缘层115b可以形成为向外突出(或延伸)超过第1-1连接电极ACNE11的侧边。例如，第二栅极绝缘层115b的与第1-1连接电极ACNE11叠置的部分的纵向侧可以在第一方向X上突出超过第1-1连接电极ACNE11的它们的相应的纵向侧一定长度，并且第二栅极绝缘层115b的与第1-1连接电极ACNE11叠置的部分的横向侧可以在第二方向Y上突出超过第1-1连接电极ACNE11的它们的相应的横向侧一定长度。在另一示例中，第二栅极绝缘层115b的与第1-1连接电极ACNE11的在第1-1连接电极ACNE11的在第一方向X上的第一侧的纵向侧叠置的纵向侧可以与第1-1连接电极ACNE11的在第1-1连接电极ACNE11的在第一方向X上的第一侧的纵向侧对准，或者可以从第1-1连接电极ACNE11的在第1-1连接电极ACNE11的在第一方向X上的第一侧的纵向侧在第一方向X上凹陷一定长度，以形成连接(例如，直接连接)到第2-2半导体部ACT22和第2-3半导体部ACT23的第2-1-3半导体部ACT21c。第2-1-3半导体部ACT21c可以是导电半导体部。由于连接(例如，直接连接)到第2-1-3半导体部ACT21c的第2-2半导体部ACT22和第2-3半导体部ACT23包括它们自己的导电半导体部，因此通过第一连接电极ACNE1接收的信号可以通过第2-2半导体部ACT22和第2-3半导体部ACT23的导电半导体部从第2-1-3半导体部ACT21c传输到第2-2半导体部ACT22和第2-3半导体部ACT23，或者通过第2-2半导体部ACT22和第2-3半导体部ACT23接收的信号可以通过第2-1-3半导体部ACT21c传输到第一连接电极ACNE1。
第二半导体部ACT2的半导体开口OP_ACT2、第2-1-2半导体部ACT21b和第2-1-3半导体部ACT21c的形状可以与第一连接电极ACNE1的形状相关。第2-1-2半导体部ACT21b可以对应于第二半导体部ACT2与第1-1连接电极ACNE11和第1-2连接电极ACNE12的叠置区域，并且第2-1-3半导体部ACT21c可以对应于第二半导体部ACT2的从由在第1-1连接电极ACNE11和第1-2连接电极ACNE12的在第一方向X上的第一侧的外轮廓形成的轮廓线突出一定长度的部分。对于除了第2-1-1半导体部ACT21a、第2-1-2半导体部ACT21b和第2-1-3半导体部ACT21c之外的整个第二半导体部ACT2，在半导体开口OP_ACT2的在第一方向X上的第二侧的外轮廓可以形成为对应于由在第1-1连接电极ACNE11和第1-2连接电极ACNE12的在第一方向X上的第一侧的外轮廓形成的轮廓线。由于第二栅极绝缘层115b的与第一连接电极ACNE1的在第一连接电极ACNE1的在第一方向X上的第一侧的纵向侧叠置的纵向侧与第一连接电极ACNE1的在第一方向X上的第一侧对准，或者从第1-2连接电极ACNE12的在第1-2连接电极ACNE12的在第一方向X上的第一侧的纵向侧在第一方向X上凹陷，因此第2-1-3半导体部ACT21c的在第2-1-3半导体部ACT21c的在第二方向Y上的第一侧的端部甚至可以延伸到第2-2半导体部ACT22并且因此可以连接(例如，直接连接)到第2-2半导体部ACT22，并且第2-1-3半导体部ACT21c的在第2-1-3半导体部ACT21c的在第二方向Y上的第二侧的端部甚至可以延伸到第2-3半导体部ACT23并且因此可以连接(例如，直接连接)到第2-3半导体部ACT23。结果，通过第一连接电极ACNE1接收的信号可以通过第2-2半导体部ACT22和第2-3半导体部ACT23的导电半导体部从第2-1-3半导体部ACT21c传输到第2-2半导体部ACT22和第2-3半导体部ACT23，并且通过第2-2半导体部ACT22和第2-3半导体部ACT23接收的信号甚至可以通过第2-1-3半导体部ACT21c传输到第一连接电极ACNE1。第二连接电极ACNE2可以包括第2-1连接电极ACNE21和第2-2连接电极ACNE22，第2-2连接电极ACNE22连接到第2-1连接电极ACNE21并朝向半导体开口OP_ACT3突出。第2-1连接电极ACNE21可以在平面图中具有矩形形状。例如，第2-1连接电极ACNE21可以具有在第一方向X上延伸的横向侧和在第二方向Y上延伸的纵向侧。第2-1连接电极ACNE21的横向侧和纵向侧交汇的角部可以是直角，但是实施例不限于此。在另一示例中，第2-1连接电极ACNE21的横向侧和纵向侧交汇的角部可以是圆形(或倒角)的。第2-1连接电极ACNE21的形状不受限制。在另一示例中，第2-1连接电极ACNE21可以具有圆形形状、椭圆形形状或另一多边形形状。
第2-2连接电极ACNE22可以从第2-1连接电极ACNE21的在第2-1连接电极ACNE21的在第一方向X上的第二侧的纵向侧的中间部分沿第一方向X突出。第2-2连接电极ACNE22从第2-1连接电极ACNE21的在第2-1连接电极ACNE21的在第一方向X上的第二侧的纵向侧沿第一方向X突出的长度LL2'可以是第2-1连接电极ACNE21的横向侧的长度LL1'的约0.01倍至约0.1倍。例如，第2-2连接电极ACNE22从第2-1连接电极ACNE21的在第2-1连接电极ACNE21的在第一方向X上的第二侧的纵向侧沿第一方向X突出的长度LL2'可以是约0.1μm至约3μm，但是实施例不限于此。第2-1连接电极ACNE21的在第二方向Y上的宽度W1'可以大于第2-2连接电极ACNE22的在第二方向Y上的宽度W2'。此外，第2-2连接电极ACNE22的宽度W2'可以与半导体开口OP_ACT3的在第二方向Y上的宽度W5'相同。
如上面关于第一连接电极ACNE1已经提及的，考虑第三栅极绝缘层115c的形状，可以形成第2-2连接电极ACNE22从第2-1连接电极ACNE21的在第2-1连接电极ACNE21的在第一方向X上的第二侧的纵向侧沿第一方向X突出的长度LL2'。例如，第2-2连接电极ACNE22从第2-1连接电极ACNE21的在第2-1连接电极ACNE21的在第一方向X上的第二侧的纵向侧沿第一方向X突出的长度LL2'可以形成为使得第2-2连接电极ACNE22可以至少与第三栅极绝缘层115c对准或者可以在第一方向X上突出超过第三栅极绝缘层115c。
与第二连接电极ACNE2叠置的第三栅极绝缘层115c可以形成为向外突出(或延伸)超过第2-1连接电极ACNE21的侧边。第二连接电极ACNE2与第三栅极绝缘层115c之间的关系和第一连接电极ACNE1与第二栅极绝缘层115b之间的关系几乎相同，因此，为了描述方便，将省略其详细描述。
第三栅极绝缘层115c的与在第一方向X上延伸的第2-1连接电极ACNE21叠置的纵向侧可以与第2-1连接电极ACNE21的在第一方向X上延伸的纵向侧对准。例如，与第2-1连接电极ACNE21叠置的第三栅极绝缘层115c可以在第一方向X上从第2-1连接电极ACNE21的纵向侧凹陷一定长度。因此，第3-1-3半导体部ACT31c可以连接(例如，直接连接)到第3-2半导体部ACT32和第3-3半导体部ACT33。第3-1-3半导体部ACT31c可以是导电半导体部。由于连接(例如，直接连接)到第3-1-3半导体部ACT31c的第3-2半导体部ACT32和第3-3半导体部ACT33包括它们自己的导电半导体部，因此通过第二连接电极ACNE2接收的信号可以通过第3-2半导体部ACT32和第3-3半导体部ACT33的导电半导体部从第3-1-3半导体部ACT31c传输到第3-2半导体部ACT32和第3-3半导体部ACT33，或者通过第3-2半导体部ACT32和第3-3半导体部ACT33接收的信号可以通过第3-1-3半导体部ACT31c传输到第二连接电极ACNE2。
第三半导体部ACT3的半导体开口OP_ACT3、第3-1-2半导体部ACT31b和第3-1-3半导体部ACT31c的形状可以与第二连接电极ACNE2的形状相关。第3-1-2半导体部ACT31b可以对应于第三半导体部ACT3与第2-1连接电极ACNE21和第2-2连接电极ACNE22的叠置区域，并且第3-1-3半导体部ACT31c可以对应于第三半导体部ACT3的从由在第2-1连接电极ACNE21和第2-2连接电极ACNE22的在第一方向X上的第二侧的外轮廓形成的轮廓线突出一定长度的部分。对于除了第3-1-1半导体部ACT31a、第3-1-2半导体部ACT31b和第3-1-3半导体部ACT31c之外的整个第三半导体部ACT3，在半导体开口OP_ACT3的在第一方向X上的第一侧的外轮廓可以形成为对应于由在第2-1连接电极ACNE21和第2-2连接电极ACNE22的在第一方向X上的第二侧的外轮廓形成的轮廓线。由于与第二连接电极ACNE2叠置的第三栅极绝缘层115c的纵向侧与第2-2连接电极ACNE22的纵向侧对准，或者第三栅极绝缘层115c可以在第一方向X上从第2-2连接电极ACNE22的纵向侧凹陷，因此第3-1-3半导体部ACT31c的在第3-1-3半导体部ACT31c的在第二方向Y上的第一侧的端部甚至可以延伸到第3-2半导体部ACT32并且因此可以连接(例如，直接连接)到第3-2半导体部ACT32，并且第3-1-3半导体部ACT31c的在第3-1-3半导体部ACT31c的在第二方向Y上的第二侧的端部甚至可以延伸到第3-3半导体部ACT33并且因此可以连接(例如，直接连接)到第3-3半导体部ACT33。结果，通过第二连接电极ACNE2接收的信号可以通过第3-2半导体部ACT32和第3-3半导体部ACT33的导电半导体部从第3-1-3半导体部ACT31c传输到第3-2半导体部ACT32和第3-3半导体部ACT33，并且通过第3-2半导体部ACT32和第3-3半导体部ACT33接收的信号甚至可以通过第3-1-3半导体部ACT31c传输到第二连接电极ACNE2。
第一半导体部ACT1、第二半导体部ACT2和第三半导体部ACT3的导电率可以确定第一半导体部ACT1、第二半导体部ACT2和第三半导体部ACT3是否与第二导电层和栅极绝缘层115叠置。例如，不与第二导电层和栅极绝缘层115叠置的半导体部的导电率可以高于与第二导电层和栅极绝缘层115叠置的半导体部的导电率。
参照图17和图19至图22，与栅电极GE叠置的第一半导体部ACT1、全部与第一连接电极ACNE1叠置的第2-1-2半导体部ACT21b、第2-2半导体部ACT22的部分(例如，第2-2半导体部ACT22的在第2-2半导体部ACT22的在第一方向X和第二方向Y上的第二侧的部分)和第2-3半导体部ACT23的部分(例如，第2-3半导体部ACT23的在第2-3半导体部ACT23的在第一方向X上的第二侧和在第二方向Y上的第一侧的部分)以及全部与第二连接电极ACNE2叠置的第3-1-2半导体部ACT31b、第3-2半导体部ACT32的部分(例如，第3-2半导体部ACT32的在第3-2半导体部ACT32的在第一方向X上的第一侧和在第二方向Y上的第二侧的部分)和第3-3半导体部ACT33的部分(例如，第3-3半导体部ACT33的在第3-3半导体部ACT33的在第一方向X上和第二方向Y上的第一侧的部分)可以是半导体区域，并且第2-1-3半导体部ACT21c、第2-2半导体部ACT22的其它部分、第2-3半导体部ACT23的其它部分、第3-1-3半导体部ACT31c、第3-2半导体部ACT32的其它部分以及第3-3半导体部ACT33的其它部分可以是导电区域(或导体区域)。导体区域的导电率可以高于半导体区域的导电率。
图24和图25分别是示出图1的显示装置1的像素的晶体管中电流如何流动的示意性平面图和示意性剖视图。
参照图24和图25并且进一步参照图17和图21至图23，由于第2-1-3半导体部ACT21c是导电半导体部(或导体区域)，并且连接(例如，直接连接)到第2-1-3半导体部ACT21c的第2-2半导体部ACT22和第2-3半导体部ACT23包括它们自己的导电半导体部，因此通过第一连接电极ACNE1接收的信号可以通过第2-2半导体部ACT22和第2-3半导体部ACT23的导电半导体部传输到第2-2半导体部ACT22和第2-3半导体部ACT23，或者通过第2-2半导体部ACT22和第2-3半导体部ACT23接收的信号可以通过第2-1-3半导体部ACT21c传输到第一连接电极ACNE1。
由于第3-1-3半导体部ACT31c是导电半导体部(或导体区域)并且连接(例如，直接连接)到第3-1-3半导体部ACT31c的第3-2半导体部ACT32和第3-3半导体部ACT33包括它们自己的导电半导体部，因此通过第二连接电极ACNE2接收的信号可以通过第3-2半导体部ACT32和第3-3半导体部ACT33的导电半导体部传输到第3-2半导体部ACT32和第3-3半导体部ACT33，或者通过第3-2半导体部ACT32和第3-3半导体部ACT33接收的信号可以通过第3-1-3半导体部ACT31c传输到第二连接电极ACNE2。
图26、图28、图30、图32、图34和图37是示出根据实施例的制造显示装置1的方法的示意性平面图。图27、图29、图31、图33、图35、图36和图38至图40是示出根据实施例的制造显示装置1的方法的示意性剖视图。在下文中将参照图26至图40并进一步参照图17至图23描述根据实施例的制造显示装置1的方法。为了描述方便，将省略上面已经参照图17至图23描述的元件或特征的描述。
参照图26和图27，可以在第一基体部110上形成包括下光阻挡层BML和数据线DTL的第一导电层，可以在第一导电层上形成缓冲层111'，并且可以在缓冲层111'上形成半导体层ACT'。第一导电层可以包括Ag、Ni、Au、Pt、Al、Cu、Mo、Ti、Nd或它们的合金。在一些实施例中，第一导电层可以具有单层结构或多层结构。例如，在第一导电层具有多层结构的情况下，第一导电层可以是Ti/Cu/ITO或Ti/Cu/Al2O3的堆叠体，但实施例不限于此。例如，缓冲层111'可以包括诸如SiO2、SiNx或SiON的无机材料，并且可以形成为单层膜或多层膜。在一些实施例中，半导体层ACT'可以包括氧化物半导体。半导体层ACT'可以由ZnO或诸如IZO或IGZO的ZnO类材料形成，并且可以是IGZO半导体(其是包括诸如In和Ga的金属的ZnO)，但是实施例不限于此。在另一示例中，半导体层ACT'可以包括非晶硅或多晶硅。
此后，参照图28和图29，可以在半导体层ACT'的整个表面上形成栅极绝缘层115'。在一些实施例中，栅极绝缘层115'可以包括无机材料(诸如SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O、HfO2或ZrO2)。
此后，参照图30和图31，可以在栅极绝缘层115'_1中形成接触孔CNT1和CNT2以及绝缘开口(或绝缘凹部)RP_115和RP_115'。接触孔CNT1和CNT2可以在厚度方向上穿透(例如，完全穿透)栅极绝缘层115'_1和缓冲层111'，并且绝缘开口(或绝缘凹部)RP_115和RP_115'可以在厚度方向上穿透(例如，完全穿透)栅极绝缘层115'_1。如上面已经提及的，绝缘开口(或绝缘凹部)RP_115和RP_115'可以在厚度方向上与半导体层ACT'叠置(例如，完全叠置)。例如，栅极绝缘层115'_1的侧边可以与半导体层ACT'的侧边接触。例如，栅极绝缘层115'_1可以包括第一栅极绝缘层115'_1a、第二栅极绝缘层115'_1b和第三栅极绝缘层115'_1c。
此后，参照图32和图33，可以在栅极绝缘层115'_1和半导体层ACT'的整个表面上沉积第二导电层GL。第二导电层GL可以包括Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu中的至少一种，以用于对邻近层的粘合性、表面平坦度和可加工性。第二导电层GL可以形成为单层膜或多层膜。在一些实施例中，第二导电层GL可以包括TCO。例如，第二导电层GL可以包括WxOy、TiO2、ITO、IZO、ZnO、ITZO或MgO。例如，第二导电层GL可以具有其中Ti、Cu和ITO从其底部堆叠的结构，但是实施例不限于此。
此后，参照图34和图35，可以在第二导电层GL上形成光致抗蚀剂PR。可以经由光致抗蚀剂PR由第二导电层GL形成图37和图38的第一连接电极ACNE1和第二连接电极ACNE2以及栅电极GE。例如，光致抗蚀剂PR可以设置在与图37和图38的第一连接电极ACNE1和第二连接电极ACNE2以及栅电极GE对应(或与图37和图38的第一连接电极ACNE1和第二连接电极ACNE2以及栅电极GE叠置)的区域中。图34和图35示出了光致抗蚀剂PR设置在与图37和图38的第一连接电极ACNE1和第二连接电极ACNE2以及栅电极GE对应的确切区域中。在一些实施例中，光致抗蚀剂PR可以具有比图37和图38的第一连接电极ACNE1和第二连接电极ACNE2以及栅电极GE的面积(或尺寸)大的面积(或尺寸)。例如，光致抗蚀剂PR可以向外延伸超过第一连接电极ACNE1和第二连接电极ACNE2中的每个的侧边并且超过栅电极GE的侧边。
此后，参照图36，可以通过使用第二导电层GL上的光致抗蚀剂PR通过蚀刻工艺蚀刻第二导电层GL。可以通过湿法蚀刻来蚀刻第二导电层GL。如图36中所示，可以使用设置在光致抗蚀剂PR上的特定蚀刻剂来蚀刻第二导电层GL。结果，可以形成图37和图38的第一连接电极ACNE1和第二连接电极ACNE2以及栅电极GE。
参照图37和图38，在对第二导电层GL进行蚀刻工艺期间，还可以蚀刻半导体层ACT'使得可以形成半导体开口OP_ACT2和OP_ACT3。第二半导体部ACT2'可以包括包含半导体开口OP_ACT2的第2-1半导体部ACT21'、在第2-1半导体部ACT21'的在第二方向Y上的第一侧的第2-2半导体部ACT22'和在第2-1半导体部ACT21'的在第二方向Y上的第二侧的第2-3半导体部ACT23'。第2-2半导体部ACT22'和第2-3半导体部ACT23'可以在第一方向X上不与半导体开口OP_ACT2叠置。第2-1半导体部ACT21'可以包括在半导体开口OP_ACT2与第一半导体部ACT1之间的第2-1-1半导体部ACT21a'、在半导体开口OP_ACT2的在第一方向X上的第二侧的第2-1-2半导体部ACT21b以及在半导体开口OP_ACT2与第2-1-2半导体部ACT21b之间的第2-1-3半导体部ACT21c'。第2-1-2半导体部ACT21b可以与第一连接电极ACNE1叠置，并且第2-1-1半导体部ACT21a'和第2-1-3半导体部ACT21c'可以不与第一连接电极ACNE1叠置。第2-2半导体部ACT22'的在第2-2半导体部ACT22'的在第一方向X和第二方向Y上的第二侧的部分可以与第二栅极绝缘层115'_1b和第一连接电极ACNE1的第1-1连接电极ACNE11叠置。第2-3半导体部ACT23'的在第2-3半导体部ACT23'的在第一方向X上的第二侧和在第二方向Y上的第一侧的部分可以与第二栅极绝缘层115'_1b和第一连接电极ACNE1的第1-1连接电极ACNE11叠置。
第三半导体部ACT3'可以包括包含半导体开口OP_ACT3的第3-1半导体部ACT31'、在第3-1半导体部ACT31'的在第二方向Y上的第一侧的第3-2半导体部ACT32'和在第3-1半导体部ACT31'的在第二方向Y上的第二侧的第3-3半导体部ACT33'。第3-2半导体部ACT32'和第3-3半导体部ACT33'可以在第一方向X上不与半导体开口OP_ACT3叠置。
第3-1半导体部ACT31'可以包括在半导体开口OP_ACT3与第一半导体部ACT1之间的第3-1-1半导体部ACT31a'、在半导体开口OP_ACT3的在第一方向X上的第一侧的第3-1-2半导体部ACT31b以及在半导体开口OP_ACT3与第3-1-2半导体部ACT31b之间的第3-1-3半导体部ACT31c'。第3-1-2半导体部ACT31b可以与第二连接电极ACNE2叠置，并且第3-1-1半导体部ACT31a'和第3-1-3半导体部ACT31c'可以不与第二连接电极ACNE2叠置。第3-2半导体部ACT32'的在第3-2半导体部ACT32'的在第一方向X上的第一侧和在第二方向Y上的第二侧的部分可以与第三栅极绝缘层115'_1c和第二连接电极ACNE2的第2-1连接电极ACNE21叠置。第3-3半导体部ACT33'的在第3-3半导体部ACT33'的在第一方向X和第二方向Y上的第一侧的部分可以与第三栅极绝缘层115'_1c和第二连接电极ACNE2的第2-1连接电极ACNE21叠置。
此后，参照图39，可以使用光致抗蚀剂PR蚀刻栅极绝缘层115'_1。可以通过干法蚀刻工艺蚀刻栅极绝缘层115'_1，但是实施例不限于此。由于栅极绝缘层115'_1的蚀刻，可以形成图40的栅极绝缘层115。在对栅极绝缘层115'_1进行干法蚀刻工艺期间，半导体层ACT'可以变得导电。例如，图39的半导体层ACT'的被栅极绝缘层115、第一连接电极ACNE1和第二连接电极ACNE2以及栅电极GE暴露的部分可以变得导电。例如，第1-1半导体部ACT11、第2-2半导体部ACT22'的一部分、第2-3半导体部ACT23'的一部分、第3-2半导体部ACT32'的一部分、第3-3半导体部ACT33'的一部分、第2-1-1半导体部ACT21a'、第2-1-3半导体部ACT21c'、第3-1-1半导体部ACT31a'和第3-1-3半导体部ACT31c'可以变得导电。
图41是根据实施例的显示装置的像素的晶体管的示意性平面图。
参照图41，图41的显示装置与图17的其对应部分的不同之处在于：第二栅极绝缘层115d的端部位于第1-2连接电极ACNE12的端部与第1-1连接电极ACNE11的端部之间，并且第三栅极绝缘层115e的端部位于第2-2连接电极ACNE22的端部与第2-1连接电极ACNE21的端部之间。
图41的显示装置的其它特征或元件几乎如上面参照图17至图25所描述的，因此，为了描述方便，将省略其详细描述。
在总结详细描述时，本领域技术人员将理解的是，在基本上不脱离本实用新型的原理的情况下，可以对实施例进行许多变化和修改。因此，实用新型的所公开的实施例仅在一般性和描述性含义上使用，而不是出于限制的目的。

Claims (10)

1.一种显示装置，其特征在于，所述显示装置包括：
第一基体部；
半导体层，包括：第一半导体部，设置在所述第一基体部上，以及第二半导体部，与所述第一半导体部的在第一方向上的第一侧相邻；
栅极绝缘层，设置在所述半导体层上，所述栅极绝缘层包括彼此间隔开的第一栅极绝缘层和第二栅极绝缘层；以及
栅极导电层，包括与所述第二栅极绝缘层和所述第二半导体部叠置的第一连接电极，其中，
所述第一连接电极包括突出，
所述第二栅极绝缘层包括凹部，并且
所述第一连接电极的所述突出与所述第二栅极绝缘层的所述凹部叠置。
2.根据权利要求1所述的显示装置，其特征在于，
所述栅极导电层还包括设置在所述第一栅极绝缘层上并与所述第一半导体部叠置的栅电极。
3.根据权利要求2所述的显示装置，其特征在于，
所述第一连接电极直接连接到所述第二半导体部，
所述第一连接电极包括：第1-1连接电极；以及第1-2连接电极，包括所述第一连接电极的所述突出并且连接到所述第1-1连接电极，并且
所述第1-2连接电极的在与所述第一方向相交的第二方向上的宽度小于所述第1-1连接电极的在所述第二方向上的宽度。
4.根据权利要求3所述的显示装置，其特征在于，所述第二半导体部包括穿透所述第二半导体部的半导体开口。
5.根据权利要求4所述的显示装置，其特征在于，所述第1-2连接电极从所述第1-1连接电极的端部朝向所述半导体开口突出。
6.根据权利要求5所述的显示装置，其特征在于，
所述第一栅极绝缘层与所述栅电极叠置，并且
所述第二栅极绝缘层与所述第一连接电极叠置。
7.根据权利要求6所述的显示装置，其特征在于，与所述第一连接电极叠置的所述第二栅极绝缘层的所述凹部包括绝缘开口，所述绝缘开口在从所述第一半导体部到所述第二半导体部的所述第一方向上从所述第二栅极绝缘层的端部凹陷。
8.根据权利要求6所述的显示装置，其特征在于，与所述第一连接电极叠置的所述第二栅极绝缘层的所述端部设置在所述第1-2连接电极的端部与所述第1-1连接电极的端部之间。
9.根据权利要求7所述的显示装置，其特征在于，与所述第一连接电极叠置的所述第二栅极绝缘层的所述端部与所述第1-2连接电极的端部对准。
10.根据权利要求3所述的显示装置，其特征在于，所述第二半导体部包括：第2-1半导体部，在所述第一方向上延伸；第2-2半导体部，与所述第2-1半导体部的在所述第二方向上的第一侧相邻；以及第2-3半导体部，与所述第2-1半导体部的在所述第二方向上的第二侧相邻。
CN202321542167.1U 2022-06-16 2023-06-16 显示装置 Active CN220326172U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0073563 2022-06-16
KR1020220073563A KR20230173259A (ko) 2022-06-16 2022-06-16 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN220326172U true CN220326172U (zh) 2024-01-09

Family

ID=89127072

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202321542167.1U Active CN220326172U (zh) 2022-06-16 2023-06-16 显示装置
CN202310721342.1A Pending CN117255581A (zh) 2022-06-16 2023-06-16 显示装置和制造该显示装置的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310721342.1A Pending CN117255581A (zh) 2022-06-16 2023-06-16 显示装置和制造该显示装置的方法

Country Status (3)

Country Link
US (1) US20230411561A1 (zh)
KR (1) KR20230173259A (zh)
CN (2) CN220326172U (zh)

Also Published As

Publication number Publication date
US20230411561A1 (en) 2023-12-21
CN117255581A (zh) 2023-12-19
KR20230173259A (ko) 2023-12-27

Similar Documents

Publication Publication Date Title
CN111834402A (zh) 显示装置
KR20210156371A (ko) 표시 장치
EP3958324A2 (en) Display device
EP3926685A2 (en) Display device
KR20220000388A (ko) 표시 장치
CN115039231A (zh) 颜色转换基板和包括颜色转换基板的显示装置
CN220326172U (zh) 显示装置
CN115702609A (zh) 显示设备
CN220326171U (zh) 显示装置
CN220108616U (zh) 显示装置
CN220554268U (zh) 显示装置
CN219322900U (zh) 显示装置
CN219288079U (zh) 显示装置
CN219761827U (zh) 包括发光元件的衬底和显示装置
CN220044089U (zh) 显示装置
US12016194B2 (en) Display device
US20210384283A1 (en) Display device
CN116171084A (zh) 显示装置
KR20220099595A (ko) 표시 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant