CN220233189U - 显示基板及显示装置 - Google Patents

Abstract

本公开提供了一种显示基板及显示装置，该显示基板划分有显示区和环绕显示区的非显示区，非显示区包括至少一个邦定区。该显示基板包括基底以及位于该基底上的多个测试端子、多条信号线、测试电路和静电保护层。测试端子位于非显示区中，信号线从邦定区延伸至显示区中。测试电路与测试端子和信号线电连接，以用于通过测试端子对信号线施加检测信号。静电保护层所在层位于测试端子的背离基底的一侧，且覆盖测试端子的至少部分。在该显示基板中，通过在用于电路测试的测试端子上设置静电保护层，以避免静电在测试端子上聚集或者缓解静电在测试端子上的聚集程度，以降低相关电路因静电聚集过大而被击穿的风险，从而提高显示基板的良率。

Description

显示基板及显示装置

技术领域

本公开涉及显示技术领域，具体涉及一种显示基板及显示装置。

背景技术

有机发光二极管(OLED，Organic Light-Emitting Diode)是一种有机薄膜电致发光器件，其因具有制备工艺简单、成本低、功耗小、亮度高、视角宽、对比度高及可实现柔性显示等优点，而受到人们极大的关注。

OLED电子显示产品的制备过程中，需要进行电路测试以检测产品功能是否正常，而在后续的制程工艺过程中，用于测试的测试端子会因摩擦等原因而聚集静电，该静电可能会击穿测试端子，从而降低OLED电子显示产品的良率。

实用新型内容

本公开提供一种显示基板及显示装置，通过在用于电路测试的测试端子上设置静电保护层，以避免静电在测试端子上聚集或者缓解静电在测试端子上的聚集程度，以降低相关电路因静电聚集过大而被击穿的风险，从而提高显示基板的良率。

本公开第一方面提供一种显示基板，该显示基板划分有显示区和环绕显示区的非显示区，非显示区包括至少一个邦定区。该显示基板包括基底以及位于该基底上的多个测试端子、多条信号线、测试电路和静电保护层。测试端子位于非显示区中且位于邦定区之外，信号线从至少一个邦定区延伸至显示区中。测试电路与测试端子和信号线电连接，以用于通过测试端子对信号线施加检测信号。静电保护层所在层位于测试端子的背离基底的一侧，且覆盖测试端子的至少部分。

在上述方案中，以静电保护层对测试端子进行保护，以避免与测试端子连接的测试电路和信号线被静电击穿。

在本公开第一方面的一种实施方式中，该显示基板还可以包括驱动芯片和多个搭接端子。搭接端子位于邦定区中且与信号线分别连接，驱动芯片与搭接端子连接。搭接端子的至少部分和测试端子的至少部分在基底上的正投影位于驱动芯片在基底上的正投影之内，静电保护层的背离基底的表面至基底的距离，不大于搭接端子的背离基底的表面至基底的距离。例如，进一步地，搭接端子的至少部分与测试端子同层且同材料，即，用于制备测试端子的膜层可以同时用于制备搭接端子或者制备搭接端子的一部分。

在上述方案中，驱动芯片覆盖测试端子，可以降低显示基板上因设置测试端子和测试电路而增加的设计面积。

在本公开第一方面的一种实施方式中，邦定区设置有至少两个，测试端子位于相邻的邦定区之间，且位于相邻的两个邦定区中的一方的搭接端子与驱动芯片的输入端连接，位于相邻的两个邦定区中的另一方的搭接端子与驱动芯片的输出端连接。

在上述方案中，测试端子完全被驱动芯片遮挡，从而不会因设置测试端子而导致显示基板的设计面积增加。

在本公开第一方面的一种实施方式中，静电保护层为绝缘层，测试端子在基底上的正投影与静电保护层在基底上的正投影重合；或者，测试端子在基底上的正投影，位于静电保护层在基底上的正投影之内。例如，进一步地，静电保护层可以为有机绝缘层。

在上述方案中，绝缘的静电保护层完全覆盖测试端子，从而对后续工艺中因膜层产生的静电进行屏蔽，以避免该些静电聚集在测试端子上。

在本公开第一方面的一种实施方式中，在静电保护层为有机绝缘层的情况下，显示基板还可以包括位于显示区中的显示功能层，显示功能层包括多个发光器件以及用于界定发光器件的像素界定层，静电保护层与像素界定层同层且同材料。

在上述方案中，静电保护层形成在发光器件的主要结构(例如除了阳极之外的其它结构)的制备工艺之前，这使得静电保护层可以对该些制备工艺中产生的静电进行屏蔽。

在本公开第一方面的一种实施方式中，在静电保护层为绝缘层的情况下，静电保护层覆盖测试端子且填充相邻的测试端子的间隙，即，静电保护层平坦化测试端子所在的区域；或者，静电保护层的覆盖测试端子的部分与测试端子共形，即，在测试端子分布的区域，静电保护层设置为仅覆盖测试端子。

在上述方案中，测试端子所在区域相对平坦，以便于后续工艺中各膜层的制备良率；在静电保护层设置为仅覆盖测试端子的情况下，便于在后续的驱动芯片邦定(施加压合力)等工艺中用于释放应力。

在本公开第一方面的一种实施方式中，在静电保护层为绝缘层的情况下，测试端子可以包括在基底上依次叠置的第一导电层和第二导电层，显示基板还可以包括平坦化层，平坦化层的至少部分位于第一导电层和第二导电层之间，且平坦化层中设置有通孔，同一个测试端子的第一导电层和第二导电层通过通孔连接。例如，进一步地，平坦化层填充相邻的测试端子的间隙。

在上述方案中，平坦化层可以提高第二导电层的平坦度，以使得测试端子的表面相对平整，以便于在电路测试过程中与探针有较好的搭接良率。

在本公开第一方面的另一种实施方式中，在静电保护层为绝缘层的情况下，测试端子可以包括在基底上依次叠置的第一导电层和第二导电层，而且在每个测试端子中，第一导电层的面向第二导电层的全部表面与第二导电层接触，且第二导电层与第一导电层共形，以使得第一导电层在基底上的正投影位于第二导电层在基底上的正投影之内，即，第二导电层的平面面积大于第一导电层的平面面积以完全覆盖第一导电层，或者，第一导电层在基底上的正投影与第二导电层在基底上的正投影重合，即，第一导电层和第二导电层的平面面积相等。

在上述方案中，第一导电层和第二导电层直接接触(例如两者之间未设置平坦化层)，从而使得测试端子具有相对较小的厚度，以便于降低静电保护层的表面高度，如此，可以提高搭接端子和驱动芯片的搭接良率。

在本公开第一方面的另一种实施方式中，静电保护层为导电层，且相邻的测试端子通过静电保护层连接。例如，进一步地，测试端子在基底上的正投影，位于静电保护层在基底上的正投影之内；或者，测试端子的侧表面为斜面，静电保护层位于相邻的测试端子之间且覆盖测试端子的侧表面。

在上述方案中，静电保护层将各个测试端子电连接起来，使得任何测试端子上聚集的静电都会经过静电保护层分摊到其它测试端子上，从而降低静电聚集导致的局部区域电势差过大而导致测试电路或者信号线被击穿。

在本公开第一方面的一种实施方式中，在静电保护层为导电层的情况下，测试端子包括在基底上依次叠置的第一导电层和第二导电层，显示基板还包括平坦化层，平坦化层的至少部分位于第一导电层和第二导电层之间，且平坦化层中设置有通孔，同一个测试端子的第一导电层和第二导电层通过通孔连接。例如，进一步地，平坦化层填充相邻的测试端子的间隙。

在上述方案中，平坦化层可以提高第二导电层的平坦度，以使得测试端子的表面相对平整，以便于在电路测试过程中与探针有较好的搭接良率；此外，平坦化层填充在测试端子之间，可以降低静电保护层在测试端子边缘处的段差，避免静电保护层断裂。

在本公开第一方面的另一种实施方式中，在静电保护层为导电层的情况下，在每个测试端子中，第一导电层的面向第二导电层的全部表面与第二导电层接触，且第二导电层与第一导电层共形，以使得第一导电层在基底上的正投影与第二导电层在基底上的正投影之内，或者，第一导电层在基底上的正投影与第二导电层在基底上的正投影重合。例如，进一步地，显示基板还可以包括平坦化层，平坦化层位于相邻的测试端子之间，且位于静电保护层和基底之间。

在上述方案中，第一导电层和第二导电层直接接触(例如两者之间未设置平坦化层)，从而使得测试端子具有相对较小的厚度，以便于降低测试端子的表面高度，如此，可以提高搭接端子和驱动芯片的搭接良率。

在本公开第一方面的一种实施方式中，在静电保护层为导电层的情况下，第二导电层的导电率大于静电保护层的导电率。例如，进一步地，显示基板还包括位于显示区中的显示功能层，显示功能层包括多个发光器件，静电保护层与发光器件的阳极同层且同材料。

在上述方案中，静电保护层在具有导电能力的同时具备较小的导电率，可以降低自身因摩擦等产生的静电的量，以进一步降低静电的聚集程度。

在本公开第一方面的一种实施方式中，在静电保护层为导电层的情况下，第二导电层的厚度大于静电保护层的厚度。例如，进一步地，显示基板还包括位于显示区中的显示功能层和像素驱动电路层，像素驱动电路层包括薄膜晶体管、电容和多种驱动信号线，显示功能层包括多个发光器件，静电保护层与发光器件的阳极同层且同材料，电容中的电极层、信号线和薄膜晶体管包括的源漏电极层、栅极层中的任一个与第二导电层同层且同材料。

本公开第二方面提供一种显示装置，该显示装置包括上述第一方面的显示基板。

附图说明

为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本公开一实施例提供的一种显示基板的平面结构示意图。

图2为图1所示显示基板的非显示区的部分区域的截面图。

图3为图1所示显示基板的显示区的部分区域的截面图。

图4为图1所示显示基板的设置有驱动芯片的部分区域的平面结构示意图。

图5为图4所示的显示基板沿着M1-N1的截面图。

图6为图4所示的显示基板在一种设计结构下沿着M2-N2的截面图。

图7为图4所示的显示基板在另一种设计结构下沿着M2-N2的截面图。

图8为图4所示的显示基板在另一种设计结构下沿着M2-N2的截面图。

图9为图4所示的显示基板在另一种设计结构下沿着M2-N2的截面图。

图10为图4所示的显示基板在另一种设计结构下沿着M2-N2的截面图。

图11为图4所示的显示基板在另一种设计结构下沿着M2-N2的截面图。

图12为图4所示的显示基板在另一种设计结构下沿着M2-N2的截面图。

图13为图4所示的显示基板在另一种设计结构下沿着M2-N2的截面图。

图14为图4所示的显示基板在另一种设计结构下沿着M2-N2的截面图。

图15为图4所示的显示基板在另一种设计结构下沿着M2-N2的截面图。

图16为图4所示的显示基板在另一种设计结构下沿着M2-N2的截面图。

具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

在针对显示基板的缺陷检测技术中，会在显示基板的非显示区域中设置测试端子和测试电路，测试电路会与显示基板中的信号线(例如数据线)连接，在进行缺陷检测时，可以通过探针与该测试端子搭接以向该测试电路输入检测信号，以对信号线以及与信号线连接的相关电路(例如像素驱动电路)进行检测。

缺陷检测的实施一般会在显示基板为半成品时进行，以提前筛选出残次品，从而降低显示基板的制备工艺的成本。如此，在显示基板的后续制备工艺中，测试端子和测试电路是残留在显示基板上的，而该后续制备工艺可能会导致显示基板上聚集静电，例如在使用掩膜板制备膜层时，掩膜板与显示基板摩擦可能产生静电，如果该些静电聚集在测试端子上，可能会传递至测试电路并导致测试电路或者与该些测试电路相邻的信号线被击穿而引起短路，从而导致显示基板功能不良。

本公开至少一个实施例提供一种显示基板以及包括该显示基板的显示装置，以至少解决上述技术问题。该显示基板划分有显示区和环绕显示区的非显示区，非显示区包括至少一个邦定区。该显示基板包括基底以及位于该基底上的多个测试端子、多条信号线、测试电路和静电保护层。测试端子位于非显示区中，信号线从至少一个邦定区延伸至显示区中。测试电路与测试端子和信号线电连接，以用于通过测试端子对信号线施加检测信号。静电保护层所在层位于测试端子的背离基底的一侧，且覆盖测试端子的至少部分。如此，在通过测试端子和测试电路对信号线施加检测信号以对显示基板的功能进行检测之后，以静电保护层对测试端子进行保护，以避免显示基板的后续制备工艺中因摩擦产生的静电在测试端子上过度聚集，从而进一步避免与测试端子连接的测试电路和信号线被静电击穿，如此，可以提高显示基板的良率。

下面，结合附图对根据本公开至少一个实施例中的显示基板以及包括该显示基板的显示装置的结构进行说明。在该些附图中，基于基底所在面建立空间直角坐标系，以更直观地呈现该显示基板和显示装置中元件的位置关系。在该空间直角坐标系中，X轴和Y轴与该基底所在面平行，Z轴与该基底所在面垂直。

如图1～图5所示，显示基板10划分有显示区11和非显示区12，非显示区12环绕显示区11以充当显示基板10的边框。非显示区12包括至少一个邦定区13。显示基板10的基底100上设置有多个测试端子200、多条信号线300、测试电路400和静电保护层500。测试端子200位于非显示区12中且位于邦定区13之外，信号线300从邦定区13延伸至显示区11中。测试电路400与测试端子200和信号线300电连接，以用于通过测试端子200对信号线300施加检测信号。静电保护层500所在层位于测试端子400的背离基底100的一侧，且覆盖测试端子200。

需要说明的是，静电保护层500所在层位于测试端子200的背离基底100的一侧，表示在显示基板10的制备过程中，用于形成静电保护层500的膜层的制备顺序在用于形成测试端子200的膜层之后。

需要说明的是，信号线300用于输入数据信号以对显示基板100的显示区11的显示功能进行控制，邦定区13用于将该些信号线300与外部电路例如驱动芯片(可以参见图4中的驱动芯片700)等连接，例如，该驱动芯片可以直接邦定在该邦定区13中(例如下述如图4所示的实施例)，或者可以通过柔性电路板等邦定在该邦定区13中。

示例性的，如图4和图5所示，显示基板还可以包括位于非显示区12中的搭接端子600和驱动芯片700。搭接端子600位于邦定区13中且与信号线300分别连接，驱动芯片700与搭接端子600连接。测试端子200和搭接端子600都与驱动芯片700存在交叠，即，搭接端子600的至少部分和测试端子200的至少部分在基底100上的正投影位于驱动芯片700在基底100上的正投影之内。如此，驱动芯片700覆盖测试端子200，可以降低显示基板上因设置测试端子200和测试电路400而增加的设计面积。此外，静电保护层500的表面高度不高于搭接端子600的表面高度，即，静电保护层500的背离基底100的表面至基底100的距离，不大于搭接端子600的背离基底的表面至基底的距离。如此，可以避免测试端子200所在区域的高度过大而阻挡驱动芯片700与搭接端子600连接，以提高驱动芯片700在邦定区13(包括13A和13B所指示的区域)中与搭接端子600的搭接良率。

在本公开的实施例中，搭接端子600的至少部分与测试端子200同层且同材料，即，用于制备测试端子200的膜层可以同时用于制备搭接端子600或者制备搭接端子600的一部分。

需要说明的是，在显示基板的制备过程中，为减少制备流程以降低成本，可以使用同一膜层在显示区和非显示区中分别制备不同的结构。因此，在对非显示区的测试端子所在区域的结构进行描述之前，先对显示基板的整体构造进行概述，以对测试端子所在区域的相关结构与显示基板的显示区中的相关结构的关系进行说明，具体如下。

如图3所示，在显示基板的显示区中，显示基板包括衬底110以及位于衬底110上的像素驱动电路层120和显示功能层130。

像素驱动电路层120包括与发光器件对应的像素驱动电路，每个像素驱动电路可以包括薄膜晶体管121、电容122和驱动信号线123。薄膜晶体管121可以包括半导体有源层、源漏电极、栅电极等元件，电容122可以包括上、下两个相对的电极。驱动信号线123可以设置为多条，且根据需要可以设置为与薄膜晶体管121和电容122中的电极结构同层或者不同层，此外，在不同层的情况下，如果驱动信号线123设置为与薄膜晶体管121、电容122连接(例如，驱动信号线123为数据线，其需要设置为至少与薄膜晶体管121的源电极或者漏电极连接；如果驱动信号线123为栅线，其需要设置为至少与薄膜晶体管121的栅电极连接)，该驱动信号线123需要如图3所示分段设置，其每段位于不同的膜层以实现与对应的薄膜晶体管121、电容122连接。

需要说明的是，每个像素驱动电路包括的薄膜晶体管121、电容122的数量不作限制，且薄膜晶体管121、电容122和驱动信号线123中的各个元件所在的膜层关系也不作限制，具体设计也可以参见当前的像素驱动电路，在此不作赘述。

显示功能层130包括多个发光器件131以及用于限定发光器件131的位置的像素界定层132。发光器件131包括在驱动电路层120上依次叠置的阳极1311、发光功能层1312和阴极1313。

需要说明的是，在像素驱动电路以及发光器件等的制备过程中，为提高部分元件的制造质量，在制造该些元件之前，会对显示基板的表面进行至少一次平坦化处理。例如，如图3所示，显示基板包括两个平坦化层810、820，平坦化层810位于薄膜晶体管所在膜层以及驱动信号线123(其主体部分)之间，从而至少可以提高驱动信号线123的质量；平坦化层820位于驱动信号线820以及阳极所在膜层之间，从而提高阳极的质量。

在本公开一些实施例中，如图3所示，显示基板还可以设置为具备触控功能。例如，显示基板可以包括覆盖显示功能层130的封装层140，并且在封装层140的背离显示功能层130的一侧设置触控功能层150。触控功能层150包括触控电极以及与触控电极连接的信号线。例如，触控功能层150可以包括至少两个导电层以用于构成该触控电极。

在本公开的至少一个实施例中，诸如驱动电路层中的电极结构、驱动信号线、触控电极等中的至少一个可以设置为与测试端子、搭接端子同层且同材料。相应地，基底所包括的膜层为测试端子、搭接端子所在层之下的膜层。示例性的，如图2和图3所示，假设测试端子200为两个导电层构成的复合膜层，该两个导电层分别与驱动信号线130的距离衬底110最远的部分和薄膜晶体管121的源漏电极层同层且同材料。

需要说明的是，在本公开的实施例中，在描述测试端子所在区域的一些结构与显示区中的一些结构为同层且同材料的情况下，可以适应性调整测试端子所在区域的一些结构的其它结构的所在层与显示区的其它结构的所在层之间的对应关系。示例性的，在静电保护层设计为与像素界定层同层且同材料的情况下，测试端子可以选择与像素界定层之下的所有导电膜层(包括阳极)中的至少一个同层且同材料；在静电保护层设计为与阳极同层且同材料的情况下，测试端子可以选择与阳极之下的所有导电膜层(不包括阳极)中的至少一个同层且同材料。

在本公开的实施例中，对邦定区的数量、测试端子以及测试电路与邦定区的位置关系不做限制，可以根据实际工艺需要进行设计，下面进行举例说明。

例如，在本公开一些实施例中，邦定区用于邦定柔性电路板，驱动芯片安装在该柔性电路板上。

例如，在本公开另一些实施例中，如图4所示，邦定区设置有至少两个，例如第一邦定区13A和第二邦定区13B。测试端子200以及测试电路400可以设置在第一邦定区13A和第二邦定区13B之间。驱动芯片700与第一邦定区13A和第二邦定区13B中的搭接端子600连接，第一邦定区13A中的搭接端子600与驱动芯片700的输入端连接，第二邦定区13B中的搭接端子600与驱动芯片700的输出端连接。如此，测试端子200以及测试电路400会被驱动芯片700完全覆盖，即，不会因设置测试端子200和测试电路400而导致显示基板的设计面积增加。

需要说明的是，在如图4所示的实施例中，邦定区还可以设置为至少三个，其中至少两个邦定区用于邦定直接设置在显示基板上的驱动芯片，且还有至少一个邦定区用于邦定柔性电路板，该柔性电路板上也可以设置驱动芯片。例如，直接邦定在显示基板上的驱动芯片和邦定在柔性电路板上的驱动芯片之一为显示驱动芯片，另一为触控驱动芯片。

在本公开的实施例中，静电保护层可以选择设置为隔离静电，或者选择设置为分散静电。下面，通过不同的实施例对上述两种设计的具体结构和技术原理进行说明。

在本公开一些实施例中，可重新参见图2，静电保护层500可以为绝缘层，且静电保护层500覆盖测试端子200，即，测试端子200在基底100上的正投影，位于静电保护层500在基底100上的正投影之内。如此，绝缘的静电保护层500完全覆盖测试端子200，从而对后续工艺中因膜层产生的静电进行屏蔽，以避免该些静电聚集在测试端子200上。

在本公开一些实施例中，可参见图6，静电保护层500可以为绝缘层，且静电保护层500与测试端子200的平面面积大致相等以覆盖测试端子200的上表面，即，测试端子200在基底100上的正投影与静电保护层500在基底100上的正投影基本重合。

需要说明的是，在本公开的实施例中，静电保护层可以选择为无机材料制备，或者也可以选择为有机材料制备。在静电保护层为有机绝缘层的情况下，可以具备较大的厚度以提高对静电隔离的效果；另外，有机绝缘层通常经过涂覆、喷墨打印等工艺形成，具备较好的平坦化效果，以利于对测试端子所在的区域进行平坦化处理，降低因设置测试端子对后续膜层制备工艺的影响；此外，对于OLED显示基板而言，其显示区中会设置有机绝缘膜层，在该有机绝缘膜层的制备过程中，可以同时制备静电保护层，以避免因设置静电保护层而增加显示基板的制备工艺流程，具体如下。

在本公开一些实施例中，如图3和图6所示，在静电保护层为有机绝缘层的情况下，静电保护层500可以设计为与像素界定层132同层且同材料。在显示基板的制备工艺中，在制备发光器件131的过程中需要多次使用掩膜板，而且部分工艺需要进行蒸镀(可能使用磁场固定掩膜板，磁场条件下更容易产生静电)，该些工艺中产生的静电会相对较多。在上述方案中，静电保护层500与像素界定层132同层形成，那么该静电保护层500形成在发光器件13的主要结构(例如除了阳极之外的其它结构)的制备工艺之前，这使得静电保护层500可以对该些制备工艺中产生的静电进行屏蔽。

例如，在发光器件的制备工艺中，发光层或者相关的功能层例如电子注入层、电子传输层等可能会通过蒸镀形成，该蒸镀使用的掩膜板通常为导电的金属材料。在进行蒸镀时，为使得掩膜板与显示基板表面保持贴合，通常会在显示基板的背离掩膜板的一侧设置磁结构，以通过磁场将掩膜板吸附在显示基板上。在磁场环境中，掩膜板的移动会切割磁感线而产生电荷，如果该些电荷不能及时导出，则会出现静电聚集；此外，掩膜板的移动，也会导致摩擦生电。

在本公开的实施例中，在静电保护层为绝缘层的情况下，对静电保护层在测试端子之外的区域的分布方式不做限制，可以根据实际需要进行设计。

例如，可重新参加图2，静电保护层500覆盖测试端子200且填充相邻的测试端子200的间隙，即，静电保护层500平坦化测试端子200所在的区域。如此，在静电保护层500平坦化测试端子200所在的区域的情况下，可以使得测试端子200所在区域相对平坦，以便于后续工艺中各膜层的制备良率。

例如，如图7所示，静电保护层500虽然延伸至测试端子200的间隙区域，但是静电保护层500的覆盖测试端子200的部分与测试端子200共形，即，在测试端子分布的区域，静电保护层500分为了多个单元，该些单元仅覆盖对应的测试端子。如此，在静电保护层500设置为仅覆盖测试端子200的情况下，静电保护层500会与测试端子200共形而在各个测试端子200之间形成间隙，以便于在后续的驱动芯片邦定(施加压合力)等工艺中用于释放应力。

在本公开至少一个实施例中，测试端子可以设置为由多个导电膜层构成，以降低测试端子的电阻。示例性的，如图8所示，在静电保护层500为绝缘层的情况下，测试端子可以包括在基底100上依次叠置的第一导电层210和第二导电层220。

在本公开一些实施例中，第一导电层和第二导电层可以由其它膜层间隔。示例性的，如图8所示，显示基板还可以包括平坦化层810，平坦化层810的至少部分位于第一导电层210和第二导电层220之间，且平坦化层810中设置有通孔，同一个测试端子的第一导电层210和第二导电层220通过该通孔连接在一起。如此，平坦化层810可以提高第二导电层220的平坦度，以使得测试端子的表面相对平整，以便于在电路测试过程中与探针有较好的搭接良率。此外，可以参见图3，该平坦化层810可以同时布置在显示区中。

例如，如图8所示，平坦化层810可以进一步设置为填充相邻的测试端子的间隙，以在制备完第一导电层210之后对显示表面进行平坦化处理，从而提升用于形成第二导电层220的膜层的平坦度。

例如，如图9所示，在静电保护层500与测试端子共形且平坦化层810填充测试端子的间隙的情况下，静电保护层500与第二导电层820共形。

在本公开另一些实施例中，在静电保护层为绝缘层的情况下，如图10所示，第一导电层210和第二导电层220可以直接叠置在一起，两者之间不会被其它结构例如平坦化层间隔，即，在每个测试端子中，第一导电层210的面向第二导电层220的全部表面与第二导电层220接触，且第二导电层220与第一导电层210共形，以使得第一导电层210在基底上的正投影位于第二导电层220在基底上的正投影之内，即，第二导电层220的平面面积大于第一导电层210的平面面积以完全覆盖第一导电层210。如此，第一导电层810和第二导电层220直接接触(例如两者之间未设置平坦化层)，从而使得测试端子具有相对较小的厚度，以便于降低静电保护层的表面高度，如此，可以提高搭接端子和驱动芯片的搭接良率。

例如，在另一种设计中，图10中的第一导电层210和第二导电层220可以改造为面积相等，即，第一导电层210在基底上的正投影与第二导电层220在基底100上的正投影重合。

如上，已经对静电保护层设计为绝缘层的情况下的显示基板的结构进行了描述，下面，对静电保护层设计为导电层的情况下的显示基板的结构进行描述。

在本公开另一些实施例中，如图11所示，静电保护层500为导电层，且相邻的测试端子200通过静电保护层500连接。如此，静电保护层500将各个测试端子200电连接起来，使得任何测试端子200上聚集的静电都会经过静电保护层500分摊到其它测试端子200上，从而降低静电聚集导致的局部区域电势差过大而导致测试电路或者信号线被击穿。

在本公开的实施例中，在静电保护层为导电层的情况下，只要静电保护层将测试端子连接起来即可，对静电保护层和测试端子的重叠面积不作限制。

例如，在本公开一些实施例中，如图11所示，静电保护层500完全覆盖测试端子200，即，测试端子200在基底上的正投影，位于静电保护层500在基底上的正投影之内。如此，可以保证静电保护层500和测试端子200之间的接触面积，以避免静电保护层500和测试端子200之间因接触不良而导致静电聚集(也可以理解为静电不容易导出)。

例如，在本公开另一些实施例中，如图12所示，静电保护层500暴露测试端子200的背离基底100的表面。例如，测试端子200的侧表面为斜面，静电保护层500位于相邻的测试端子200之间且覆盖测试端子200的侧表面。如此，静电保护层500的设置不会增加测试端子所在位置的结构的高度，从而不会对驱动芯片和搭接端子的搭接良率构成影响。

在本公开一些实施例中，如图13所示，在静电保护层500为导电层的情况下，测试端子也可以包括在基底100上依次叠置的第一导电层210和第二导电层220。该设置方式的原因可以参见前述实施例中的相关说明，在此不作赘述。

在本公开一些实施例中，如图13所示，在静电保护层500为导电层的情况下，第一导电层210和第二导电层220可以由其它膜层间隔。例如，显示基板还包括平坦化层810，平坦化层810的至少部分位于第一导电层210和第二导电层220之间，且平坦化层810中设置有通孔，同一个测试端子的第一导电层210和第二导电层220通过该通孔连接。如此，平坦化层810可以提高第二导电层220的平坦度，以使得测试端子的表面相对平整，以便于在电路测试过程中与探针有较好的搭接良率。平坦化层填充在测试端子之间，可以降低静电保护层500在测试端子边缘处的段差，避免静电保护层500断裂。

例如，在一些实施例中，如图13所示，平坦化层810可以设计为填充相邻的测试端子的间隙。如此，平坦化层810填充在测试端子之间，可以降低静电保护层500在测试端子边缘处的段差，避免静电保护层500(导电层)断裂。

需要说明的是，在本公开的实施例中，如图14所示，在静电保护层500暴露测试端子200的背离基底100的表面且第一导电层210和第二导电层220之间设置有平坦化层810的情况下，静电保护层500与第二导电层220的侧表面接触。

在本公开另一些实施例中，如图15所示，在静电保护层500为导电层的情况下，在每个测试端子中，第一导电层210的面向第二导电层220的全部表面与第二导电层220接触。如此，可以进一步提高第一导电层210和第二导电层220的接触面积，以降低测试端子的电阻率；此外，第一导电层和第二导电层直接接触(例如两者之间未设置平坦化层)，从而使得测试端子具有相对较小的厚度，以便于降低测试端子的表面高度，如此，可以提高搭接端子和驱动芯片的搭接良率。

例如，在本公开一些实施例中，如图15所示，第一导电层210的侧表面和上表面都与第二导电层220接触，即，第二导电层220与第一导电层210共形，以使得第一导电层210在基底100上的正投影与第二导电层220在基底100上的正投影之内。如此，在第二导电层220的测试工艺中，第二导电层220可以对第一导电层210的侧表面进行保护，从而使得测试端子的侧表面相对平滑，以使得静电保护层500在测试端子侧表面上的连续性。

例如，在本公开另一些实施例中，也可以对图15所示的测试端子结构进行改造，以使得第一导电层和第二导电层的面积相等，即，第一导电层在基底上的正投影与第二导电层在基底上的正投影重合。

例如，在本公开至少一个实施例中，如图16所示，在静电保护层500为导电层且第一导电层210和第二导电层220之间没有其它间隔膜层的情况下，显示基板还可以包括平坦化层810，平坦化层810位于相邻的测试端子之间，且位于静电保护层500和基底之间。如此，平坦化层810的设置可以在降低静电保护层500的段差的作用下，不会增加测试端子的整体高度，且不会增加测试端子的电阻。

在本公开至少一个实施例中，在静电保护层500为导电层的情况下，第二导电层的导电率大于静电保护层500的导电率。如此，静电保护层500在具有导电能力的同时具备较小的导电率，可以降低自身因摩擦等产生的静电的量，以进一步降低静电的聚集程度。

例如，进一步地，结合图3，该静电保护层500可以设置为与发光器件131的阳极1311同层且同材料。需要说明的是，发光器件的阳极通常为高功函数材料例如氧化铟锡、氧化镓铟锡等，其导电率一般会低于金属材料的导电率；此外。

在本公开至少一个实施例中，在静电保护层为导电层的情况下，第二导电层的厚度大于静电保护层的厚度。如此，在静电保护层未覆测试端子的上表面的情况下，第二导电层的上表面的高度会小于测试端子的上表面的高度，即，静电保护层的设置不会增加用于布置测试端子的区域(包括测试端子的间隙)的设计高度，这有利于保证搭接端子和驱动芯片的搭接良率。例如，静电保护层可以设计为与阳极同层制备，第二导电层可以设计为与驱动电路层中的源漏电极、栅电极或者信号线同层制备，在实际工艺中，阳极的设计厚度通常会比较小，例如阳极的其厚度一般会小于源漏电极、栅电极、信号线等的厚度。需要说明的是，在一些关于阳极的设计中，为使得阳极具有反射功能，会在阳极下设计金属叠层，该些金属叠层(金属材料为低功函数材料)并非阳极的主体结构，在此情况下，用于制备该些金属叠层的膜层可以不用于制备静电保护层500。

本公开至少一个实施例还提供一种显示装置，该显示装置可以包括上述任一实施例中的显示基板。例如，该显示装置可以为电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件。

以上所述仅为本公开的较佳实施例而已，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换等，均应包含在本公开的保护范围之内。

Claims (34)

1.一种显示基板，其特征在于，划分有显示区和环绕所述显示区的非显示区，所述非显示区包括至少一个邦定区，其中，所述显示基板包括：

基底；

多个测试端子，位于所述基底上，所述测试端子位于所述非显示区中且位于所述邦定区之外；

多条信号线，位于所述基底上，且从所述邦定区延伸至所述显示区中；

测试电路，位于所述基底上，且与所述测试端子和所述信号线电连接，以用于通过所述测试端子对所述信号线施加检测信号；以及

静电保护层，所在层位于所述测试端子的背离所述基底的一侧，且覆盖所述测试端子的至少部分。

2.根据权利要求1所述的显示基板，其特征在于，还包括：

多个搭接端子，位于所述邦定区中且与所述信号线分别连接；

驱动芯片，与所述搭接端子连接；

其中，所述搭接端子的至少部分和所述测试端子的至少部分在所述基底上的正投影位于所述驱动芯片在所述基底上的正投影之内，以及

所述静电保护层的背离所述基底的表面至所述基底的距离，不大于所述搭接端子的背离所述基底的表面至所述基底的距离。

3.根据权利要求2所述的显示基板，其特征在于，所述搭接端子的至少部分与所述测试端子同层且同材料。

4.根据权利要求2所述的显示基板，其特征在于，所述邦定区设置有至少两个，

所述测试端子位于相邻的两个所述邦定区之间，且位于相邻的两个所述邦定区中的一方的所述搭接端子与所述驱动芯片的输入端连接，位于相邻的两个所述邦定区中的另一方的所述搭接端子与所述驱动芯片的输出端连接。

5.根据权利要求1至4中任一项所述的显示基板，其特征在于，所述静电保护层为绝缘层，以及

所述测试端子在所述基底上的正投影与所述静电保护层在所述基底上的正投影重合；或者，所述测试端子在所述基底上的正投影，位于所述静电保护层在所述基底上的正投影之内。

6.根据权利要求5所述的显示基板，其特征在于，所述静电保护层为有机绝缘层。

7.根据权利要求6所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区中的显示功能层，所述显示功能层包括多个发光器件以及用于界定所述发光器件的像素界定层，所述静电保护层与所述像素界定层同层且同材料。

8.根据权利要求7所述的显示基板，其特征在于，所述静电保护层覆盖所述测试端子且填充相邻的所述测试端子的间隙，或者，所述静电保护层的覆盖所述测试端子的部分与所述测试端子共形。

9.根据权利要求5所述的显示基板，其特征在于，所述测试端子包括在所述基底上依次叠置的第一导电层和第二导电层，以及

所述显示基板还包括平坦化层，所述平坦化层的至少部分位于所述第一导电层和所述第二导电层之间，且所述平坦化层中设置有通孔，同一个所述测试端子的所述第一导电层和所述第二导电层通过所述通孔连接。

10.根据权利要求9所述的显示基板，其特征在于，所述平坦化层填充相邻的所述测试端子的间隙。

11.根据权利要求5所述的显示基板，其特征在于，所述测试端子包括在所述基底上依次叠置的第一导电层和第二导电层，以及

在每个所述测试端子中，所述第一导电层的面向所述第二导电层的全部表面与所述第二导电层接触，且所述第二导电层与所述第一导电层共形，以使得所述第一导电层在所述基底上的正投影位于所述第二导电层在所述基底上的正投影之内。

12.根据权利要求5所述的显示基板，其特征在于，所述测试端子包括在所述基底上依次叠置的第一导电层和第二导电层，以及

在每个所述测试端子中，所述第一导电层的面向所述第二导电层的全部表面与所述第二导电层接触，且所述第一导电层在所述基底上的正投影与所述第二导电层在所述基底上的正投影重合。

13.根据权利要求1至4中任一项所述的显示基板，其特征在于，所述静电保护层为导电层，且相邻的所述测试端子通过所述静电保护层连接。

14.根据权利要求13所述的显示基板，其特征在于，所述测试端子在所述基底上的正投影，位于所述静电保护层在所述基底上的正投影之内。

15.根据权利要求13所述的显示基板，其特征在于所述测试端子的侧表面为斜面，所述静电保护层位于相邻的所述测试端子之间且覆盖所述测试端子的侧表面。

16.根据权利要求13所述的显示基板，其特征在于，所述测试端子包括在所述基底上依次叠置的第一导电层和第二导电层，以及

所述显示基板还包括平坦化层，所述平坦化层的至少部分位于所述第一导电层和所述第二导电层之间，且所述平坦化层中设置有通孔，同一个所述测试端子的所述第一导电层和所述第二导电层通过所述通孔连接。

17.根据权利要求16所述的显示基板，其特征在于，所述平坦化层填充相邻的所述测试端子的间隙。

18.根据权利要求13所述的显示基板，其特征在于，所述测试端子包括在所述基底上依次叠置的第一导电层和第二导电层，以及

在每个所述测试端子中，所述第一导电层的面向所述第二导电层的全部表面与所述第二导电层接触，且所述第二导电层与所述第一导电层共形，以使得所述第一导电层在所述基底上的正投影与所述第二导电层在所述基底上的正投影之内。

19.根据权利要求18所述的显示基板，其特征在于，所述显示基板还包括平坦化层，所述平坦化层位于相邻的所述测试端子之间，且位于所述静电保护层和所述基底之间。

20.根据权利要求13所述的显示基板，其特征在于，所述测试端子包括在所述基底上依次叠置的第一导电层和第二导电层，以及

在每个所述测试端子中，所述第一导电层的面向所述第二导电层的全部表面与所述第二导电层接触，所述第一导电层在所述基底上的正投影与所述第二导电层在所述基底上的正投影重合。

21.根据权利要求20所述的显示基板，其特征在于，所述显示基板还包括平坦化层，所述平坦化层位于相邻的所述测试端子之间，且位于所述静电保护层和所述基底之间。

22.根据权利要求16所述的显示基板，其特征在于，所述第二导电层的导电率大于所述静电保护层的导电率。

23.根据权利要求4所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区中的显示功能层，所述显示功能层包括多个发光器件，所述静电保护层与所述发光器件的阳极同层且同材料。

24.根据权利要求18所述的显示基板，其特征在于，所述第二导电层的导电率大于所述静电保护层的导电率。

25.根据权利要求24所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区中的显示功能层，所述显示功能层包括多个发光器件，所述静电保护层与所述发光器件的阳极同层且同材料。

26.根据权利要求20所述的显示基板，其特征在于，所述第二导电层的导电率大于所述静电保护层的导电率。

27.根据权利要求26所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区中的显示功能层，所述显示功能层包括多个发光器件，所述静电保护层与所述发光器件的阳极同层且同材料。

28.根据权利要求16所述的显示基板，其特征在于，所述第二导电层的厚度大于所述静电保护层的厚度。

29.根据权利要求28所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区中的显示功能层和像素驱动电路层，所述像素驱动电路层包括薄膜晶体管、电容和多种驱动信号线，所述显示功能层包括多个发光器件，所述静电保护层与所述发光器件的阳极同层且同材料，所述电容中的电极层、所述信号线和所述薄膜晶体管包括的源漏电极层、栅极层中的任一个与所述第二导电层同层且同材料。

30.根据权利要求18所述的显示基板，其特征在于，所述第二导电层的厚度大于所述静电保护层的厚度。

31.根据权利要求30所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区中的显示功能层和像素驱动电路层，所述像素驱动电路层包括薄膜晶体管、电容和多种驱动信号线，所述显示功能层包括多个发光器件，所述静电保护层与所述发光器件的阳极同层且同材料，所述电容中的电极层、所述信号线和所述薄膜晶体管包括的源漏电极层、栅极层中的任一个与所述第二导电层同层且同材料。

32.根据权利要求20所述的显示基板，其特征在于，所述第二导电层的厚度大于所述静电保护层的厚度。

33.根据权利要求32所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区中的显示功能层和像素驱动电路层，所述像素驱动电路层包括薄膜晶体管、电容和多种驱动信号线，所述显示功能层包括多个发光器件，所述静电保护层与所述发光器件的阳极同层且同材料，所述电容中的电极层、所述信号线和所述薄膜晶体管包括的源漏电极层、栅极层中的任一个与所述第二导电层同层且同材料。

34.一种显示装置，其特征在于，包括如权利要求1～33中任一项所述的显示基板。