CN220224330U - 托盘以及半导体工艺设备 - Google Patents

托盘以及半导体工艺设备 Download PDF

Info

Publication number
CN220224330U
CN220224330U CN202321336215.1U CN202321336215U CN220224330U CN 220224330 U CN220224330 U CN 220224330U CN 202321336215 U CN202321336215 U CN 202321336215U CN 220224330 U CN220224330 U CN 220224330U
Authority
CN
China
Prior art keywords
tray
space
wafer
edge
circular space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321336215.1U
Other languages
English (en)
Inventor
叶能
王春海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202321336215.1U priority Critical patent/CN220224330U/zh
Application granted granted Critical
Publication of CN220224330U publication Critical patent/CN220224330U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本实用新型提供一种托盘以及半导体工艺设备;其中,托盘表面上开设有多个片槽,多个片槽均包括用于放置晶圆的圆形空间;其中,多个片槽中的至少部分片槽中的还包括外扩空间;外扩空间位于片槽的靠近托盘边缘的一侧并与圆形空间相连通,且外扩空间用于调整与其对应的晶圆外缘区域的薄膜厚度。本实用新型提供的托盘以及应用该托盘的半导体工艺设备,能够利用设置在片槽的圆形空间边缘的外扩空间调整对应局部区域中的薄膜厚度,从而能够有效提高晶圆边缘的薄膜厚度均匀性。

Description

托盘以及半导体工艺设备
技术领域
本实用新型涉及半导体制造领域,具体地,涉及一种托盘以及一种半导体工艺设备。
背景技术
目前,等离子体增强化学气相沉积(Plasma Enhanced ChemicalVaporDeposition,简称PECVD)在发光二极管制造领域得到了广泛应用;具体的,PECVD常用于在氧化硅晶圆表面沉积电流阻挡层和钝化层。
为了提升传输稳定性及便于放片,现有的PECVD腔室通常采用托盘来承载晶圆,且托盘上还具有多个片槽以固定晶圆。但采用多片槽托盘承载晶圆进行PECVD工艺通常会造成晶圆边缘的局部区域中形成的薄膜较薄,进而导致薄膜边缘厚度分布不均匀的问题。
实用新型内容
本实用新型旨在至少解决现有技术中存在的晶圆边缘薄膜厚度分布不均匀的问题,提出了一种托盘以及半导体工艺设备。
具体的,本实用新型提供一种托盘,应用于半导体工艺设备;所述托盘表面上开设有多个片槽,多个所述片槽均包括用于放置晶圆的圆形空间;其中,多个所述片槽中的至少部分所述片槽还包括外扩空间;
所述外扩空间位于所述片槽的靠近所述托盘边缘的一侧并与所述圆形空间相连通,且所述外扩空间用于调整与其对应的所述晶圆外缘区域的薄膜厚度。
可选的,所述片槽的所述外扩空间数量为两个,且两个所述外扩空间分别位于所述托盘中心点与相应的所述圆形空间圆心的连线的两侧。
可选的,所述外扩空间的外缘呈圆弧状,且该圆弧为第一圆周的一部分;所述第一圆周与所述圆形空间外缘相交,且所述第一圆周的半径小于所述圆形空间的半径。
可选的,所述第一圆周的圆心位于第一直线与第二直线的角平分线上;其中,所述第一直线为所述托盘中心点与所述圆形空间圆心的连线;所述第二直线为经过所述圆形空间圆心的轴线且所述第二直线与所述第一直线相垂直。
可选的,所述第一圆周与所述圆形空间外缘的两个交点与所述圆形空间圆心的连线分别为第一连线和第二连线;所述第一连线与所述第二连线之间的夹角的取值范围为45°~50°。
可选的,若指定的所述片槽的所述圆形空间的直径长度大于与之相邻的所述片槽的所述圆形空间外公切线段的长度,则指定的所述片槽的所述外扩空间到所述圆形空间边缘的最大距离为该片槽直径的1%~2%;
若指定的所述片槽的所述圆形空间的直径长度小于与之相邻的所述片槽的所述圆形空间外公切线段的长度,则指定的所述片槽的所述外扩空间到所述圆形空间边缘的最大距离为外公切线段的1%~2%。
可选的,所述外扩空间在第一圆周直径方向上的最大宽度的取值范围为1mm~2mm。
可选的,多个所述片槽沿一以所述托盘中心点为圆心的圆周分布,且每个所述片槽均具有两个所述外扩空间。
可选的,多个所述片槽沿多个以所述托盘中心点为圆心的同心圆分布,且靠近所述托盘边缘分布的多个所述片槽均具有两个所述外扩空间。
作为另一种技术方案,本实用新型还提供一种半导体工艺设备,其包括工艺腔室以及如上述的托盘,所述托盘位于所述工艺腔室内部,用于承载晶圆。
本实用新型具有以下有益效果:
本实用新型提供的托盘以及应用该托盘的半导体工艺设备,其中,托盘表面上开设有多个片槽,其中,至少部分片槽包括相连通的圆形空间和外扩空间,且外扩空间位于片槽的靠近托盘边缘的一侧并与圆形空间相连通,即相邻的晶圆间距过大而导致薄膜较薄的区域设置外扩空间,以在片槽内侧壁与晶圆外缘之间构成间隙,从而使晶圆与片槽侧壁间距不同而引起等离子分布不同,来提高该间隙上方的等离子体密度,上述间隙的宽度能够调节与其对应的晶圆外缘区域中形成薄膜的厚度,从而能够使晶圆边缘的薄膜厚度均匀。
附图说明
图1为现有的具有三个片槽的托盘的结构简图;
图2为现有的具有一个片槽的托盘的结构简图;
图3为采用现有的具有三个片槽的托盘进行工艺得到的薄膜厚度分布模拟图;
图4为采用现有的具有三个片槽的托盘进行工艺得到的薄膜厚度分布曲线图;
图5为本实用新型提供的托盘的一种结构简图;
图6为图3局部放大图;
图7为采用本实用新型提供的托盘进行工艺得到的薄膜厚度分布模拟图;
图8为本实用新型提供的托盘的另一种结构简图;
图9为本实用新型提供的托盘的再一种结构简图;
图10为图5局部放大图;
图11为本实用新型提供的托盘中片槽之间的几何关系示意图。
具体实施方式
为使本领域的技术人员更好地理解本实用新型的技术方案,下面结合附图来对本实用新型提供的托盘以及半导体工艺设备进行详细描述。
等离子体增强化学气相沉积工艺是在传统化学气相沉积的基础上引入了等离子体,以增强反应气体的化学活性,从而促进反应气体在晶圆表面进行的成膜反应。具体的,等离子体增强化学气相沉积的基本原理为:激发部分反应气体产生低温等离子体,以使反应气体粒子与低温等离子体粒子分别与晶圆表面材料进行热化学反应和等离子体化学反应,其反应生成物会在晶圆表面形成薄膜。因此,晶圆上方等离子体分布的均匀性会对晶圆表面形成的薄膜厚度均匀性起到关键影响。
而在等离子体增强化学气相沉积工艺中,等离子体粒子主要是在自身重力和与晶圆表面分子间的相互作用力的驱动下移动的,因此,等离子体的分布通常取决于晶圆的位置分布。
现有的等离子体增强化学气相沉积设备通常由工艺腔室和设置在工艺腔室内部的托盘组成;其中,工艺腔室用于容纳反应气体以及等离子体以进行反应;托盘用于承载晶圆,而且托盘表面还开设有用以容纳和固定晶圆的片槽。如图2所示,当托盘01上仅设置有一个片槽02时,单个片槽02与托盘01同心设置,这样形成在晶圆表面的薄膜呈中间厚边缘薄的状态,且薄膜在周向上的厚度分布均匀。
但是为了提升产能,一个托盘01上通常开设有多个片槽02,以能够同时承载多个晶圆进行等离子体增强化学气相沉积工艺。以如图1所示的具有三个片槽02的托盘01为例,其中三个片槽02绕托盘01的中心均布。但由图3所示的一种薄膜厚度分布情况可见,采用三片槽的托盘承载晶圆往往会造成晶圆两侧边缘处局部区域中的薄膜较薄的问题,进而导致薄膜边缘厚度分布不均匀。而且,如图4所示,薄膜厚度整体均匀性会限制在3%左右。
对此,发明人发现,图1越靠近托盘01边缘,相邻片槽02之间的距离就越大,相应的,相邻的两个晶圆之间的间距也就越大。而相邻的两个晶圆之间的间距过大,会导致间距对应区域内的等离子体分布密度较小,而且相邻的片槽部分区域之间间距较小,而另一部分区域之间间距大,而间距过大的区域内的等离子体分布密度较小,这就导致晶圆边缘处局部形成的薄膜较薄,进而导致薄膜边缘厚度分布不均匀。
因此,本实施例提供一种应用于半导体工艺设备的托盘。如图5所示,该托盘表面上开设有多个片槽1,多个片槽1均包括用于放置晶圆的圆形空间11,以既能够容纳正圆晶圆,又容纳平边晶圆。
而且,多个片槽1中的至少部分片槽还包括与圆形空间11相连通的外扩空间12。外扩空间12自圆形空间11外缘向外凸出,以在晶圆被放置于圆形空间11中时,在外扩空间12的内缘与晶圆外缘之间形成间隙。具体的,晶圆与片槽1侧壁间距不同引起等离子分布不同,等离子体会趋向具有间隙的位置移动,而且上述间隙越大,与之对应的区域中的等离子体密度也就越大,相应的,与之对应的晶圆边缘处的薄膜也就越厚。
而且上述外扩空间12设置于圆形空间11边缘的靠近托盘边缘的一侧,即与相邻的晶圆间距过大的区域对应设置,以能够利用外扩空间12使片槽内侧壁与晶圆外缘之间形成间隙,提高该间隙上方的等离子体密度,从而提高晶圆边缘对应位置处薄膜的厚度。通过调整该间隙的大小调整来调整对应的晶圆外缘区域中形成薄膜的厚度,从而使该间隙的大小满足其对应边缘区域薄膜厚度与其它边缘区域中薄膜厚度一致,提高晶圆边缘薄膜厚度的均匀性。
需要说明的是,如上文所述,晶圆的位置分布情况和晶圆与片槽1侧壁的间距大小均是影响等离子体分布的因素。具体的,如图5所示,在靠近托盘中心的区域中,相邻的晶圆之间的间距很小,因此等离子体在该区域中能够均匀分布,相应的,晶圆的靠近托盘中心的区域中的薄膜厚度分布也较为均匀;而在此区域中,晶圆与片槽1侧壁之间的间隙对等离子体分布影响可以忽略不计。而在靠近托盘边缘的区域中,晶圆之间的间距很大,因此等离子体会发生偏移,进而造成该处的薄膜偏薄,可以通过调整外扩空间的尺寸来调整晶圆边缘处的薄膜厚度。
另外,相较于现有的仅具有圆形片槽1的托盘,本实施例提供的托盘在其基础上在增加了外扩空间12,因此,在设备加工过程中可以根据实际需要对现有的托盘进行改造,从而不需要大量淘汰现有的托盘,而且能够降低托盘的制造成本。
优选的,外扩空间12与晶圆边缘处上形成的薄膜厚度较小的区域对应设置,从而能够有效改善晶圆两侧边缘处局部薄膜较薄的问题。具体的可以在对现有的托盘进行改造之前,采用一测试晶圆进行一次或多次等离子体增强化学气相沉积工艺,并获取晶圆表面薄膜状态,从而确定出上述“晶圆边缘处上形成的薄膜厚度较小的区域”。
在一些实施例中,如图5所示,片槽1的外扩空间12数量为两个,且两个外扩空间12分别位于托盘中心点与圆形空间11圆心的连线的两侧,以在晶圆与外扩空间12侧壁之间构成两条间隙,从而利用两条间隙提高晶圆两侧边缘处局部区域中的薄膜厚度。
基于此,若晶圆为具有一平直切口的平边晶圆,则在平边晶圆放置在片槽1中时,平边晶圆的切口处应设置于两个外扩空间12之间。如图6所示,若平边晶圆放置在现有的圆形片槽1中,平边晶圆的切口处与圆形空间11的侧壁之间会形成间隙,导致平边晶圆的切口处薄膜较厚,进而导致切口处与切口处两侧区域中的薄膜存在极大的厚度差。而若平边晶圆放置在本实施例提供的片槽1中,则位于切口处两侧的外扩空间12能够吸引原本位于切口处上方的等离子体,从而能够减小切口处薄膜的厚度,并增大切口处两侧区域中的薄膜的厚度,以提高晶圆边缘处薄膜厚度的均匀性。
在一些实施例中,多个片槽沿一以托盘中心点为圆心的圆周分布,且每个片槽均具有两个外扩空间。
具体的,以图5所示的托盘为例,片槽1数量为三个,三个片槽1绕托盘中心点均匀分布且形状相同;每个片槽1均具有两个外扩空间12。采用上述片槽1结构,能够在晶圆表面形成如图7所示的薄膜厚度分布状态,可见晶圆边缘薄膜厚度分布变得较为均匀。而且,通过实际测试,采用片槽1结构能够使薄膜厚度整体均匀性达到1.0%~1.05%。
而且,在一些其它的实施例中,如图8所示,片槽1数量还可以为三个以上。
而且,在另一些实施例中,如图9所示,多个片槽1可以沿多个以托盘中心点为圆心的同心圆分布,且最外圈的片槽1均具有两个外扩空间12,即靠近托盘边缘分布的多个片槽1均具有两个外扩空间12。
如图5所示,在一些实施例中,外扩空间12的外缘呈圆弧状,且该圆弧为第一圆周的一部分;具体的,第一圆周与圆形空间11外缘相交,且第一圆周的半径小于圆形空间11的半径,即,外扩空间12的外缘的曲率大于圆形空间11,以能够与晶圆外缘构成一形似月牙的外扩空间12。
而且,如上文所述,在靠近托盘边缘的区域中,晶圆之间的间距较大,进而会对等离子体分布均匀性产生影响。相应的,外扩空间12可以设置在片槽1间距较大的区域中,且外扩空间12的宽度可以根据晶圆对等离子体分布影响效果的变化而变化,例如为如图10所示的月牙状的外扩空间12。
在一些实施例中,第一圆周的圆心位于第一直线L1与第二直线L2的角平分线上;其中,第一直线L1为托盘中心点与圆形空间11圆心的连线;第二直线L2为经过圆形空间11圆心的轴线,且第二直线L2与第一直线L1相垂直。
进一步地,在一些优选的实施例中,第一圆周与圆形空间11外缘的两个交点与圆形空间11圆心的连线分别为第一连线L3和第二连线L4;第一连线L3与第二连线L4之间的夹角的取值范围为45°~50°。这一范围能够覆盖晶圆边缘处薄膜厚度较小的区域,从而能够提高对应区域中薄膜的厚度,以提高晶圆边缘处薄膜厚度的均匀性。
在一些实施例中,如图10和图11所示,外扩空间12的尺寸可以视圆形空间11的直径或者与之相邻的圆形空间11的外切线段长度而定。具体的,若指定的片槽1的圆形空间11的直径长度大于与之相邻的片槽1的圆形空间11外公切线段的长度,则指定的片槽1的外扩空间12外缘到圆形空间11边缘的最大距离D为该片槽1直径的1%~2%。具体的,外扩空间12外缘到圆形空间11边缘的最大距离D即为最外端点到其圆形空间11边缘的距离。若指定的片槽1的圆形空间11的直径长度小于与之相邻的片槽1的圆形空间11外公切线段的长度,则指定的片槽1的外扩空间12外缘到圆形空间11边缘的最大距离D为外公切线段长度的1%~2%。
进一步地,在一些实施例中,外扩空间12外缘到圆形空间11边缘的最大距离D的取值范围为1mm~2mm。
作为另一种技术方案,本实施例还提供一种半导体工艺设备,其包括工艺腔室以及如上述实施例所述的托盘,具体的,托盘位于工艺腔室内部,用于承载晶圆。
以上,本实施例提供的托盘以及应用该托盘的半导体工艺设备,能够利用设置在片槽的圆形空间边缘的外扩空间提高对应区域中的薄膜厚度,从而能够有效提高晶圆边缘的薄膜厚度均匀性。
可以理解的是,以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式,然而本实用新型并不局限于此。对于本领域内的普通技术人员而言,在不脱离本实用新型的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本实用新型的保护范围。

Claims (10)

1.一种托盘,应用于半导体工艺设备;其特征在于,所述托盘表面上开设有多个片槽,多个所述片槽均包括用于放置晶圆的圆形空间;其中,多个所述片槽中的至少部分所述片槽还包括外扩空间;
所述外扩空间位于所述片槽的靠近所述托盘边缘的一侧并与所述圆形空间相连通,且所述外扩空间用于调整与其对应的所述晶圆外缘区域的薄膜厚度。
2.根据权利要求1所述的托盘,其特征在于,所述片槽的所述外扩空间数量为两个,且两个所述外扩空间分别位于所述托盘中心点与相应的所述圆形空间圆心的连线的两侧。
3.根据权利要求1所述的托盘,其特征在于,所述外扩空间的外缘呈圆弧状,且该圆弧为第一圆周的一部分;所述第一圆周与所述圆形空间外缘相交,且所述第一圆周的半径小于所述圆形空间的半径。
4.根据权利要求3所述的托盘,其特征在于,所述第一圆周的圆心位于第一直线与第二直线的角平分线上;其中,所述第一直线为所述托盘中心点与所述圆形空间圆心的连线;所述第二直线为经过所述圆形空间圆心的轴线且所述第二直线与所述第一直线相垂直。
5.根据权利要求4所述的托盘,其特征在于,所述第一圆周与所述圆形空间外缘的两个交点与所述圆形空间圆心的连线分别为第一连线和第二连线;所述第一连线与所述第二连线之间的夹角的取值范围为45°~50°。
6.根据权利要求3所述的托盘,其特征在于,若指定的所述片槽的所述圆形空间的直径长度大于与之相邻的所述片槽的所述圆形空间外公切线段的长度,则指定的所述片槽的所述外扩空间到所述圆形空间边缘的最大距离为该片槽直径的1%~2%;
若指定的所述片槽的所述圆形空间的直径长度小于与之相邻的所述片槽的所述圆形空间外公切线段的长度,则指定的所述片槽的所述外扩空间到所述圆形空间边缘的最大距离为外公切线段的1%~2%。
7.根据权利要求3所述的托盘,其特征在于,所述外扩空间在第一圆周直径方向上的最大宽度的取值范围为1mm~2mm。
8.根据权利要求2所述的托盘,其特征在于,多个所述片槽沿一以所述托盘中心点为圆心的圆周分布,且每个所述片槽均具有两个所述外扩空间。
9.根据权利要求2所述的托盘,其特征在于,多个所述片槽沿多个以所述托盘中心点为圆心的同心圆分布,且靠近所述托盘边缘分布的多个所述片槽均具有两个所述外扩空间。
10.一种半导体工艺设备,其特征在于,包括工艺腔室以及如权利要求1-9任意一项所述的托盘,所述托盘位于所述工艺腔室内部,用于承载晶圆。
CN202321336215.1U 2023-05-29 2023-05-29 托盘以及半导体工艺设备 Active CN220224330U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202321336215.1U CN220224330U (zh) 2023-05-29 2023-05-29 托盘以及半导体工艺设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202321336215.1U CN220224330U (zh) 2023-05-29 2023-05-29 托盘以及半导体工艺设备

Publications (1)

Publication Number Publication Date
CN220224330U true CN220224330U (zh) 2023-12-22

Family

ID=89173223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321336215.1U Active CN220224330U (zh) 2023-05-29 2023-05-29 托盘以及半导体工艺设备

Country Status (1)

Country Link
CN (1) CN220224330U (zh)

Similar Documents

Publication Publication Date Title
US6146464A (en) Susceptor for deposition apparatus
US8394229B2 (en) Susceptor ring
US8206506B2 (en) Showerhead electrode
TWI686502B (zh) 用於磊晶生長裝置的腔室部件(二)
JP5237390B2 (ja) 改善された膜厚均一性を有するエピタキシャルバレルサセプタ
TWM531055U (zh) 具有35個容置區的排列組態之晶圓載具
KR20160088428A (ko) 정전 척 표면을 위한 패드 설계
CN220224330U (zh) 托盘以及半导体工艺设备
US11214868B2 (en) Chemical vapor deposition apparatus and blocker plate
EP0766289A2 (en) Susceptor for deposition apparatus
US20210087681A1 (en) Dithering Or Dynamic Offsets For Improved Uniformity
JP7266346B1 (ja) 成膜装置、成膜方法及びガスノズル
CN113166938A (zh) 操作空间沉积工具的方法
CN109811406B (zh) 石英件、工艺腔室和半导体处理设备
US20230146837A1 (en) Apparatus and methods for fine planar non-uniformity improvement
KR102255071B1 (ko) 반도체 처리 챔버 다중스테이지 혼합 장치
US20210348272A1 (en) Deposition apparatus including an off-axis lift-and-rotation unit and methods for operating the same
JP2023545666A6 (ja) 基板を空間的複数基板処理ツール中へ及びそこから移送するための装置及び方法
JP2010278196A (ja) 基板保持治具
JPS5948138B2 (ja) アモルフアス半導体膜の製造方法
US11562917B2 (en) Wafer positioning method and a semiconductor manufacturing apparatus
US20040126924A1 (en) Wafer center calibrator
CN221837096U (zh) 一种晶圆承载装置及薄膜沉积设备
US9053928B2 (en) Wafer and film coating method of using the same
US20230133402A1 (en) Injection module for a process chamber

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant