CN220172097U - 集成芯片 - Google Patents

集成芯片 Download PDF

Info

Publication number
CN220172097U
CN220172097U CN202320370400.6U CN202320370400U CN220172097U CN 220172097 U CN220172097 U CN 220172097U CN 202320370400 U CN202320370400 U CN 202320370400U CN 220172097 U CN220172097 U CN 220172097U
Authority
CN
China
Prior art keywords
pair
cut
opposing sidewalls
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320370400.6U
Other languages
English (en)
Inventor
苏淑慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN220172097U publication Critical patent/CN220172097U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本实用新型涉及一种集成芯片，其特征在于包括半导体衬底、多个半导体器件、第一介电结构和第二介电结构。所述多个半导体器件，设置在所述半导体衬底上。所述第一介电结构，在所述半导体衬底的第一侧的上方。所述第二介电结构，在所述半导体衬底的第二侧的上方，所述第二侧与所述第一侧相对。其中所述半导体衬底的第一对相对侧壁相隔第一距离，其中所述半导体衬底的第二对相对侧壁相隔第二距离，其中所述半导体衬底的第三对相对侧壁相隔第三距离，其中所述第三距离大于所述第二距离，其中所述第三对相对侧壁在所述第一对相对侧壁的上方，其中所述第二对相对侧壁在所述第三对相对侧壁的上方。

Description

集成芯片
技术领域
本实用新型涉及一种集成芯片。
背景技术
许多现代电子器件使用在半导体器件制造工艺期间在半导体晶圆上形成的集成电路。在半导体晶圆上形成集成电路后，可以将半导体晶圆切割成单独的半导体管芯。在许多任务艺中，切割包括使用切割刀将半导体晶圆切成半导体管芯。
实用新型内容
依据本实用新型的一些实施例，一种集成芯片，包括半导体衬底、多个半导体器件、第一介电结构以及第二介电结构。所述多个半导体器件，设置在所述半导体衬底上。所述第一介电结构，在所述半导体衬底的第一侧的上方。所述第二介电结构，在所述半导体衬底的第二侧的上方，所述第二侧与所述第一侧相对。所述半导体衬底的第一对相对侧壁相隔第一距离。所述半导体衬底的第二对相对侧壁相隔第二距离。所述半导体衬底的第三对相对侧壁相隔第三距离。所述第三距离大于所述第二距离。所述第三对相对侧壁在所述第一对相对侧壁的上方。所述第二对相对侧壁在所述第三对相对侧壁的上方。
附图说明
当与附图一起阅读时，从以下详细描述中可以最好地理解本实用新型的各个方面。需要注意的是，按照行业的标准做法，各种特征并不是按比例绘制的。事实上，为了讨论的清晰，各种特征中的尺寸可以任意增加或减少。
图1示出半导体晶圆结构的一些实施例的剖视图，半导体晶圆结构包括由第一切割区、第二切割区和第三切割区分开的多个半导体管芯。
图2示出图1的半导体晶圆结构的一些实施例的上视图。
图3示出图1的半导体晶圆结构的一些实施例的三维视图。
图4-6示出图1的半导体晶圆结构的一些实施例的剖视图，其中半导体管芯包括多个半导体器件、内连结构和衬底穿孔(TSV)。
图7-11示出图1的半导体晶圆结构的一些实施例的剖视图，其中第一切割区中的宽度变化。
图12示出图1的半导体晶圆结构的一些实施例的剖视图，其中第一切割区的深度小于第二切割区的深度并且小于第三切割区的深度。
图13示出图1的半导体晶圆结构的一些实施例的剖视图，其中第一切割区、第二切割区和/或第三切割区彼此横向偏移。
图14示出图1的半导体晶圆结构的一些实施例的剖视图，其中第一切割区的深度彼此不同。
图15和16示出图1的半导体晶圆结构的一些实施例的剖视图，其中第一切割中沿着第一切割道的深度不同于第一切割中沿第二切割道切割的深度。
图17示出图15和16的半导体晶圆结构的一些实施例的上视图。
图18示出图15和16的半导体晶圆结构的一些实施例的三维视图。
图19A、19B、19C、20A、20B、20C、21A、21B、21C、22A、22B、22C、23A、23B、23C、24A、24B、24C、25A、25B、25C、26A、26B和26C示出切割半导体晶圆结构的方法的一些实施例的剖视图和上视图。
图27示出切割半导体晶圆结构的方法的流程图。
具体实施方式
以下公开提供了许多不同的实施例或示例，用于实现所提供主题的不同特征。下面描述构件和布置的具体示例以简化本实用新型。当然，这些仅仅是示例并且不旨在进行限制。例如，在以下描述中在第二特征的上方或的上方形成第一特征可以包括其中第一和第二特征形成为直接接触的实施例，并且还可以包括其中可以在第一和第二特征之间形成附加特征的实施例，这样第一和第二特征可能不会直接接触。此外，本实用新型可以在各种示例中重复参考数字和/或字母。这种重复是为了简单明了，本身并不规定所讨论的各种实施例和/或架构之间的关系。
此外，为了便于描述，此处可以使用诸如“下方”、“下方”、“下方”、“上方”、“上方”等空间相关术语来描述一个组件或特征与另一个组件的关系或特征，如图所示。除了图中描绘的方向之外，空间相对术语旨在涵盖器件在使用或操作中的不同方向。该装置可以以其他方式定向(旋转90度或在其他方向)，并且本文使用的空间相对描述符同样可以相应地解释。
在半导体制造期间，可以在半导体晶圆上形成多个单独的集成电路。半导体晶圆可以包括半导体衬底、在衬底的第一侧上的第一介电结构(例如，包括一个或多个第一介电层)以及在衬底的第二侧上的第二介电结构(例如，包括一个或多个第二介电层)，第二侧与第一侧相对。半导体晶圆可以沿着切割道切割以将单独的集成电路彼此分开。在一些切割工艺中，切割包括以切割刀沿切割道进行的第一切割和第二切割。第一切割从晶圆的第一侧延伸到第一介电结构并进入半导体衬底到小于半导体衬底的总厚度的第一深度。第二切割从第一深度延伸到半导体衬底的残部并通过第二介电结构到晶圆的第二侧，第二侧与晶圆的第一侧相对。切割(例如，第一和第二切割)是沿着多个垂直和水平切割道执行以将晶圆切割成多个半导体管芯。
这些切割工艺的挑战是执行第二切割时半导体管芯可能会损坏(例如，可能是芯片、裂纹等)。例如，最终切割接口(例如，切割刀在突破前切穿材料最后部分的点)可能会在切割期间承受来自切割刀所增加的应力，并且由于第二切割最后延伸通过第二介电结构，最终切割接口是第二介电结构。此外，第二介电结构和第一介电结构中的介电材料在切割期间可能对损坏(例如，碎屑)灵敏度增加。因此，由于最终切割接口在第二介电结构，并且由于第二介电结构在切割期间对损坏的灵敏度增加，所以在第二切割期间第二介电结构被损坏的可能性可能会增加。因此，半导体晶圆结构的可靠半导体管芯的良率减少。
本实用新型中的各种实施例是有关于可以降低损坏可能性的半导体晶圆结构切割为半导体管芯的方法。此方法包括沿切割道执行第一切割。第一切割从半导体晶圆结构的第一侧延伸通过半导体晶圆结构的第一介电结构并进入半导体晶圆结构的半导体衬底。沿切割道执行第二切割。第二切割延伸通过半导体晶圆结构的第二介电结构并从半导体晶圆结构的第二侧进入半导体衬底，第二侧与第一侧相对。沿第一切割道执行第三切割。第三切割从半导体晶圆结构的第二侧延伸通过半导体衬底的残部到半导体晶圆结构的第一侧。
通过在执行穿过半导体衬底的残部的第三切割之前执行穿过第一介电结构并进入半导体衬底的第一切割，可以降低在切割期间半导体管芯发生损坏(例如，碎屑等)的可能性。例如，因为在第三切割从晶圆结构的第一侧延伸到半导体衬底的残部到晶圆结构的第二侧之前，第一切割从晶圆结构的第二侧延伸通过第一介电结构并进入半导体衬底，最终切割接口是在半导体衬底处——而不是在第一或第二介电结构处——其损坏的灵敏度减降低(例如，相对于第一和第二介电结构)。因此，可以降低在切割期间发生损坏的可能性。结果，可以改进半导体晶圆结构的可靠半导体管芯的良率。
图1示出了半导体晶圆结构的一些实施例中的剖视图100，包括由第一切割区112、第二切割区114和第三切割区116分开的多个半导体管芯102。图2显示了图1的半导体晶圆结构的一些实施例中的上视图200。在一些实施例中，图1中所示的剖视图100可以例如沿着图2的线A-A'或线B-B'截取。图3示出图1的半导体晶圆结构的一些实施例中的三维视图300。为简要说明，图3示出没有导电特征110a的单个半导体管芯102、110b。
参考图1、图2和图3，半导体晶圆结构的半导体管芯102包括半导体衬底104、衬底104的第一侧104a上的第一介电结构106(例如，包括一个或多个第一介电层)和在衬底104的第二侧104b上的第二介电结构108(例如，包括一个或多个第二介电层)，第二侧104b与第一侧104a相对。第一多个导电特征110a(例如，接垫、焊料凸块、接线端、电极等)配置在第一介电结构106上。第二多个导电特征110b(例如，接垫、焊料凸块、接线端、电极等)配置在第二介电结构108上。
切割道118在半导体管芯102之间延伸。切割道118沿第一方向101y和第二方向101x延伸，第二方向101x与第一方向101y不同。例如，第一方向101y可以近似垂直于第二方向101x。沿切割道118执行第一切割、第二切割和第三切割以沿切割道118分离半导体晶圆结构。第一切割从半导体晶圆结构的第一侧102a延伸到第一介电结构106并进入衬底104的第一侧104a，如第一切割区112所示。第二切割从半导体晶圆结构的第二侧102b延伸到第二介电结构108并进入衬底104的第二侧104b，如第二切割区114所示。第三切割通过衬底104从第二侧104b延伸到第一侧104a，如第三切割区116所示。分离前的最终切割接口(例如，突破前要切割的最后一个区域)由虚线120表示。
在一些实施例中，第一切割区112的深度(例如，第一切割的深度)大于第一介电结构106的厚度并且小于衬底104的总厚度。换句话说，第一切割区112延伸通过第一介电结构106并进入衬底104，但没有穿过衬底104的总厚度。在一些实施例中，第一切割区112的深度大于半导体晶圆结构的总厚度的大约5％并且小于半导体晶圆结构的总厚度的大约30％或一些其他合适的深度。
通过在执行从半导体晶圆结构的第二侧102b到半导体晶圆结构的第一侧102a通过衬底104的第三切割之前，执行从半导体晶圆结构的第一侧102a到衬底104的第一切割，可以降低在切割期间沿着半导体管芯102发生损坏的可能性。例如，由于在第三切割从第二侧104b延伸通过衬底104到第一侧104a之前，第一切割延伸通过第一介电结构106并进入衬底104的第一侧104a，因此最终切割接口在衬底104处而不是在第一介电结构106或第二介电结构108处。此外，相对于第一介电结构106和第二介电结构108的介电材料，衬底104的半导体材料具有降低的损坏灵敏度。因此，可以降低在切割期间发生损坏(例如，沿最终切割接口的碎屑)的可能性。结果，可以提高半导体晶圆结构的可靠管芯的良率。例如，良率可以增加5％或更多、10％或更多、15％或更多、或某个其他百分比。
在一些实施例中，衬底104分别具有第一对相对侧壁104c、第二对相对侧壁104d和第三对相对侧壁104e，分别做为第一切割、第二切割和第三切割的结果。第二对相对侧壁104d是第三对相对侧壁104e的横向偏移。在一些实施例中，第一对相对侧壁104c从第三对相对侧壁104e的横向偏移。在一些实施例中，第一对相对侧壁104c、第二对相对侧壁104d、第三对相对侧壁104e是衬底104和半导体管芯102的最外侧的侧壁，并且划定了衬底104和半导体管芯102的边界。
在一些实施例中，作为切割的结果，衬底104具有在衬底104的最下面的表面(例如，104a)的上方的下切表面104f以及在衬底104的最上面的表面(例如，104b)之下的上切表面104g。上切表面104g在第二对相对侧壁104d的底部和第三对相对侧壁104e的顶部之间延伸。下切表面104f在第三对相对侧壁104e的底部和第一对相对侧壁104c的顶部之间延伸。第一对相对侧壁104c延伸在衬底104的第一侧104a和下切表面104f之间。第二对相对侧壁104d在衬底104的第二侧104b和上切表面104g之间延伸。第三对相对侧壁104e在上切表面104g和下切表面104f之间延伸。上切表面104g在下切表面104f的正上方。
第一介电结构106有一对相对侧壁(未标记)，其与衬底104的第一对相对侧壁104c对齐。第二介电结构108具有一对相对侧壁(未标记)，其与衬底104的第二对相对侧壁104d对齐。
尽管在图1中衬底104被示为连续层，但是应当理解，在一些实施例中(例如，如图6所示)，衬底104可以备选地具有多个部分，其中一个或多个介电层安置在其间。
在一些实施例中，衬底104可以例如包括硅、硅锗、砷化镓或一些其他合适的半导体。在一些实施例中，第一介电结构106包括第一介电质，第二介电结构108包括与第一介电质不同第二介电质。在其他一些实施例中，第一介电结构106和第二介电结构108都包含第一介电质。在一些实施例中，第一介电质和/或第二介电质可以例如包括二氧化硅、氮化硅、碳化硅、氧化铝、氧化铪、一些硅氧碳氢介电质或一些其他合适的材料。在一些实施例中，第一多个导电特征110a和/或第二多个导电特征110b可以例如包括铜、铝、钌、钼、钨、钛、钽、钴或一些其他合适的材料。在一些实施例中，半导体管芯102可以替代地称为集成芯片。
在一些实施例中，第一多个导电特征110a和/或第二多个导电特征110b可以是正方形、圆形、八边形或从上方观察时的一些其他合适的形状。尽管图2将半导体管芯102图示为具有九个导电特征110b，但是应当理解，半导体管芯102可以替代地具有另一个数量(例如，2、4、16、25等)的导电特征110b。
图4示出了图1的半导体晶圆结构的一些实施例中的剖视图400，其中半导体管芯102包括多个半导体器件402、内连结构404和衬底穿孔(TSV)406。
半导体器件402沿衬底104的第二侧104b配置。内连结构404设置在第二介电结构108内。内连结构404包括第三多个导电特征(例如，导电线、导通孔、接触窗、电极、接垫等)。半导体器件402耦合到内连结构404并且内连结构404耦合到第二多个导电特征110b。
TSV406耦合到内连结构404。TSV406延伸通过衬底104从衬底104的第二侧104b延伸到半导体晶圆结构的第一侧102a(例如，延伸到第一多个导电特征110a之中的一个或多个)。在一些实施例中，介电衬层(未标记)衬于TSV406中并将TSV与衬底104隔离。
在一些实施例中，第一多个导电特征110a包括接垫并且第二多个导电特征110b包括焊料凸块，或反之亦然。在一些实施例中，第二切割区114的深度大于半导体器件402的深度。
图5示出了图4的半导体晶圆结构的一些实施例中的剖视图500，其中半导体器件402沿衬底104的第一侧104a安置。
内连结构404设置在第一介电结构106内。TSV406穿过衬底104从衬底104的第一侧104a延伸到半导体晶圆结构的第二侧102b(例如，延伸到第二多个导电特征110b中的一个或多个)。在一些实施例中，第一切割区112的深度大于半导体器件402的深度。
图6示出图1的半导体晶圆结构的一些实施例的剖视图600，其中半导体晶圆结构包括第一晶圆部分601a和第二晶圆部分601b。
第一晶圆部分601a和第二晶圆部分601b各自包括衬底104、多个半导体器件402、内连结构404、TSV406和第三介电结构602。衬底104包括第一衬底部分(例如，在第一晶圆部分601a处)和第二衬底部分(例如，在第二晶圆部分601b处)。第一衬底部分和第二衬底部分被第三介电结构602隔开。内连结构404设置在第三介电结构602内并沿接口耦合，其中第一晶圆部分601a与第二晶圆部分601b相交。在一些实施例中，第一晶圆部分601a和第二晶圆部分601b各自包括混合接合特征(例如，一个或多个混合接合介电层和一个或多个混合接合导电接垫或一些其他合适的混合接合特征)，混合接合特征沿第一晶圆部分601a与第二晶圆部分601b相交的接口设置。在一些实施例中，混合接合特征位于第一晶圆部分601a的内连结构404和第二晶圆部分601b的内连结构404之间。在一些实施例中，第一晶圆部分601a和第二晶圆部分601b沿混合接合特征接合。第一晶圆部分601a包括第一介电结构106和第一多个导电特征110a。第二晶圆部分601b包括第二介电结构108和第二多个导电特征110b。
第一切割区112延伸通过第一介电结构106并进入到衬底104的深度小于第一衬底部分的总厚度(例如，第一切割区112不延伸到第三介电结构602)。第二切割区114延伸通过第二介电结构108并进入到衬底104的深度小于第二衬底部分的总厚度(例如，第二切割区114不延伸到第三介电结构602)。第三切割区116从第一切割区112延伸到第二切割区114(例如，从第一衬底部分，穿过第三介电结构602，到第二衬底部分)。
图7示出图1的半导体晶圆结构的一些实施例的剖视图700，其中第一切割区112的宽度702大于第二切割区114的宽度704并且大于第三切割区116的宽度706。
在一些实施例中，因为用于第一切割的第一刀的宽度大于用于第二切割的第二刀的宽度并且大于用于第三切割的第三刀的宽度，因此第一切割区112的宽度702大于第二切割区114的宽度704并且大于第三切割区116的宽度706。由于第一切割区112的宽度702大于第二切割区114的宽度704和第三切割区116的宽度706，衬底104的第一对相对侧壁(例如图1的104c)之间的距离708小于衬底104的第二对相对侧壁(例如图1的104d)之间的距离710并且小于距离衬底104的第三对相对侧壁(例如，图1的104e)之间的712。
图8示出图1的半导体晶圆结构的一些实施例的剖视图800，其中第一切割区112的宽度702大约等于第二切割区114的宽度704并且大于第三切割区116的宽度706。
在一些实施例中，由于用于第一切割的第一刀的宽度大约等于用于第二切割的第二刀的宽度并且大于用于第三切割的第三刀的宽度，因此第一切割区112的宽度702大约等于第二切割区114的宽度704并且大于第三切割区116的宽度706。由于第一切割区112的宽度702大约等于第二切割区114的宽度704并且大于第三切割区116的宽度706，衬底104的第一对相对侧壁(例如图1的104c)之间的距离708大约等于衬底104的第二对相对侧壁(例如图1的104d)之间的距离710并且小于衬底104的第三对相对侧壁(例如，图1的104e)之间的距离712。
图9示出图1的半导体晶圆的剖视图900，其中第一切割区112的宽度702小于第二切割区114的宽度704并且大于第三切割区116的宽度706。
在一些实施例中，由于用于第一切割的第一刀的宽度小于用于第二切割的第二刀的宽度并且大于用于第三切割的第三刀的宽度，因此第一切割区112的宽度702小于第二切割区114的宽度704并且大于第三切割区116的宽度706。由于第一切割区112的宽度702小于第二切割区114的宽度704并且大于第三切割区116的宽度706，衬底104的第一对相对侧壁(例如图1的104c)之间的距离708大于衬底104的第二对相对侧壁(例如图1的104d)之间的距离710并且小于衬底104的第三对相对侧壁(例如，图1的104e)之间的距离712。
图10示出图1的半导体晶圆结构的一些实施例的剖视图1000，其中第一切割区112的宽度702小于第二切割区114的宽度704并且大约等于第三切割区116的宽度706。
在一些实施例中，由于用于第一切割的第一刀的宽度小于用于第二切割的第二刀的宽度并且大约等于用于第三切割的第三刀的宽度，因此第一切割区112的宽度702小于第二切割区114的宽度704并且大约等于第三切割区116的宽度706。由于第一切割区112的宽度702小于第二切割区114的宽度704并且大约等于第三切割区116的宽度706，衬底104的第一对相对侧壁(例如图1的104c)之间的距离708大于衬底104的第二对相对侧壁(例如图1的104d)之间的距离710并且大约等于(例如，图1的104e)衬底104的第三对相对侧壁之间图距离712。在一些这样的实施例中，第一对相对侧壁和第三对相对侧壁是同一对相对侧壁。
图11示出图1的半导体晶圆结构的一些实施例的剖视图1100，其中第一切割区112的宽度702小于第二切割区114的宽度704并且小于第三切割区116的宽度706。
在一些实施例中，由于用于第一切割的第一刀的宽度小于用于第二切割的第二刀的宽度，且小于用于第三切割的第三刀的宽度，因此第一切割区112的宽度702小于第二切割区114的宽度704并且小于第三切割区116的宽度706。由于第一切割区112的宽度702小于第二切割区114的宽度704并且小于第三切割区116的宽度706，衬底104的第一对相对侧壁(例如图1的104c)之间的距离708大于衬底104的第二对相对侧壁(例如图1的104d)之间的距离710并且大于衬底104的第三对相对侧壁(例如，图1的104e)之间的距离712。
图12示出图1的半导体晶圆结构的一些实施例的剖视图1200，其中第一切割区112的深度1202小于第二切割区114的深度1204并且小于第三切割区116的深度1206。
在一些实施例中，由于第一切割区112的深度1202小于第二切割区114的深度1204并且小于第三切割区116的深度1206，因此衬底104的下切表面(例如，图1的104f)和第一介电结构106的最下的表面之间的距离小于衬底104的上切表面(例如，图1的104g)和第二介电结构106的最上表面之间的距离，且小于衬底104的下切表面(例如图1的104f)和衬底104的上切表面(例如图1的104g)之间的距离。
在其他一些实施例(未显示)中，第一切割区112的深度1202大约等于第二切割区114的深度1204并且小于第三切割区116的深度1206。在其他一些实施例(未显示)中，第一切割区112的深度1202大于第二切割区114的深度1204并且小于第三切割区116的深度1206。
图13示出图1的半导体晶圆结构的一些实施例的剖视图1300，其中第一切割区112、第二切割区114和/或第三切割区116沿切割道118彼此相距横向偏移。
例如，第一切割区112、第二切割区114和/或第三切割区116对于切割道118可以是不对称。因为第一切割区112、第二切割区114和/或第三切割区116彼此是横向偏移，所以衬底104的下切表面104f和/或上切表面104g在半导体管芯102的一侧(例如，左侧)可能与在半导体管芯102中的其他侧(例如，右侧)具有不同的宽度。
图14示出图1的半导体晶圆结构的一些实施例的剖视图1400，其中第一切割区112的深度1202在不同的切割道处变化。
例如，沿第一方向延伸的第一切割道118a的第一切割区112a的深度1402与沿第一方向延伸的第二切割道118b的第一切割区112b的深度1404不同。因此，衬底104可以包括与第一下切表面104fa不同的第一下切表面104fa和第二下切表面104fb。下切表面104fa、104fb设置在不同的高度。例如，第一下切表面104fa设置在第二下切表面104fb下方。在一些实施例中，第二切割区114的深度(未标注)和/或第三切割区116的深度(未标注)也可能在不同的切割道118处有所不同。
图15和图16示出图1的半导体晶圆结构的一些实施例的剖视图1500、1600，其中沿第一切割道118v切割的第一切割的深度1502不同于沿第二切割道118h切割的第一切割的深度1602。图17示出图15和16的半导体晶圆结构的一些实施例的上视图1700。在一些实施例中，图15所示的剖视图1500可以例如沿着图17的线C-C'，而图16所示的剖视图1600可以例如沿着图17的线D-D'。图18示出图15和16的半导体晶圆结构的一些实施例的三维视图1800。
参考图15-18，第一切割道118v沿第一方向101y延伸(例如，当从上方看时，垂直方向)，而第二切割道118h沿第二方向101x延伸(例如，当从上方看时，水平方向)。第一多个第一切割区112v沿第一切割道118v延伸。第二多个第一切割区112h沿第二切割道118h延伸。在一些实施例中，第一多个第一切割区112v的深度1502不同于第二多个第一切割区112h的深度1602。例如，如图15-18所示，第一多个第一切割区112v的深度1502小于第二多个第一切割区112h的深度1602。在其他一些实施例中，第一多个第一切割区112v的深度1502大于第二多个第一切割区112h的深度1602。
因为第一多个第一切割区112v的深度1502与第二多个第一切割区112h的深度1602不同，衬底104在半导体管芯102的第一相对侧上具有第一下切表面104fv，在半导体管芯102的第二相对侧上具有第二下切表面104fh，其中第二下切表面104fh设置在与第一下切表面104fv不同的高度处(例如，第二下切表面104fh高于或低于第一下切表面104fv)。
此外，在一些实施例中，第一多个第二切割区114v的深度1504不同于第二多个第二切割区114h的深度1604。此外，在一些实施例中，第一多个第三切割区116v的深度1506不同于第二多个第三切割区116h的深度1606。
图19A、19B、19C、20A、20B、20C、21A、21B、21C、22A、22B、22C、23A、23B、23C、24A、24B、24C、25A、25B、25C、26A、26B和26C(IE，图19A-26C)示出剖视图1900a、1900b、2000a、2000b、2100a、2100b、2200a、2200b、2300a、2300b、2400a、2400b、2500a、2500b、2600a和2600b，以及上视图1900c、2000c、2100c、2200c、2300c、2400c、2500c和2600c的一些实施例的方法用于切割半导体晶圆结构。尽管图19A-26C是关于方法的描述，但是应当理解，图19A-26C中公开的结构不限于此种方法，而是可以作为独立于该方法的结构而独立存在。
如图19A的剖视图1900a、图19B的剖视图1900b和图19C的上视图1900c所示，提供半导体晶圆结构。半导体晶圆结构包括半导体衬底104、在衬底104的第一侧104a上的第一介电结构106以及在衬底104的第二侧104b上的第二介电结构108。此外，第一多个导电特征110a在第一介电结构106上，第二多个导电特征110b在第二介电结构108上。半导体晶圆结构可以安置在切割框(未示出)上并且可以通过粘着层(未示出)贴合到切割框。
在一些实施例中，图19A中所示的剖视图1900a可以例如沿着图19C的线E-E'，而图19B中所示的剖视图1900b可以例如沿着图19C的线F-F'。
如图20A的剖视图2000a、图20B的剖视图2000b和图20C的上视图2000c所示，沿第一切割道118v执行第一多个第一切割，该第一切割道118v沿第一方向101y延伸(例如，当从上方观察时为垂直方向)。第一多个第一切割延伸通过第一介电结构106并进入衬底104的第一侧104a。第一多个第一切割延伸到衬底104的深度小于衬底104的总深度(例如，第一多个第一切割延伸到衬底104中但不穿过衬底104的总厚度)。第一多个第一切割形成第一对的第一相对侧壁104cv和第一下切表面104fv，其至少部分地界定第一多个第一切割区112v(例如，第一多个第一凹槽)。
如图21A的剖视图2100a、图21B的剖视图2100b和图21C的上视图2100c所示，沿第二切割道118h执行第二多个第一切割，这些切割沿第二方向101x延伸(例如，当从上方观察时为水平方向)。第二多个第一切割延伸通过第一介电结构106并进入衬底104的第一侧104a。第二多个第一切割延伸到衬底104到小于衬底104的总深度的深度(例如，第二多个第一切割延伸到衬底104中但不通过衬底104的总厚度)。第二多个第一切割形成第二对第一相对侧壁104ch和第二下切表面104fh，其至少在部中界定第二多个第一切割区112h(例如，第二多个第一凹槽)。
在一些实施例中，执行第一切割包括使具有第一宽度的第一切割刀与半导体晶圆结构接触。
在一些实施例中，第一多个第一切割的深度可以与第二多个第一切割的深度大致相同(例如，如图1-3中所示)。在一些其他的实施例中，第一多个第一切割的深度可以不同于第二多个第一切割的深度(例如，如图15-18中所示)。
如图22A的剖视图2200a、图22B的剖视图2200b和图22C的上视图2200c所示，晶圆结构倒置使得第二介电结构108在第一介电结构106的上方。
如图23A的剖视图2300a、图23B的剖视图2300b和图23C的上视图2300c所示，沿第一切割道118v执行第一多个第二切割。第一多个第二切割延伸通过第二介电结构108并进入衬底104的第二侧104b。第一多个第二切割延伸到衬底104的深度到小于衬底104的总深度。第一多个第二切割形成第一对第二相对侧壁104dv和第一上切表面104gv，其至少部分地界定第一多个第一切割区114v(例如，第一多个第二凹槽)。
如图24A的剖视图2400a、图24B的剖视图2400b和图24C的上视图2400c所示，沿第二切割道118h执行第二多个第二切割。第二多个第二切割延伸通过第二介电结构108并进入衬底104的第二侧104b。第二多个第二切割延伸到衬底104的深度小于衬底104的总深度。第二多个第二切割形成第二对第二相对侧壁104dh和第二上切表面104gh，其至少部分地界定第二多个第二切割区114h(例如，第二多个第二凹槽)。
在一些实施例中，执行第二切割包括使具有第二宽度的第二切割刀与半导体晶圆结构接触。在一些实施例中，第二刀与第一刀片不同。例如，在一些实施例中，第二宽度与第一宽度不同。在其他一些实施例中，第二宽度大约等于第一宽度。
如图25A的剖视图2500a、图25B的剖视图2500b和图25C的上视图2500c所示，沿第一切割道118v执行第一多个第三切割。第一多个第三切割通过衬底104从第一多个第二切割区114v延伸到第一多个第一切割区112v。换言之，第一多个第三切割从衬底104的第二侧104b延伸通过衬底104的残部到第一侧104a。第一多个第三切割形成第一对第三相对侧壁104ev，其至少部分地界定第一多个第三切割区116v(例如，第一多个第三凹槽)。第一对第三相对侧壁104ev在第一多个第二切割区114v和第一多个第一切割区112v之间延伸。
如图26A的剖视图2600a、图26B的剖视图2600b和图26C的上视图2600c所示，沿第二切割道118h执行第二多个第三切割。第二多个第三切割通过衬底104从第二多个第二切割区114h延伸到第二多个第一切割区112h。换言之，第二多个第三切割从衬底104的第二侧104b延伸通过衬底104的残部到第一侧104a。第二多个第三切割形成第二对第三相对侧壁104eh，其至少部分地界定第二多个第三切割区116h(例如，第二多个第三凹槽)。第二对第三相对侧壁104eh在第二多个第二切割区114h和第二多个第一切割区112h之间延伸。
在一些实施例中，执行第三切割包括使具有第三宽度的第三切割刀与半导体晶圆结构接触。在一些实施例中，第三切割刀与第一切割刀和/或第二切割刀不同。例如，第三宽度不同于第一宽度和/或第二宽度。
通过在执行从第二侧104b通过衬底104到第一侧104a的第三切割之前执行第一切割到衬底104的第一侧104a，最终切割接口(例如，图1的120)是在衬底104，而不是在第一介电结构106。因此，可以降低半导体管芯102在切割期间被损坏(例如，碎裂)的可能性，这是因为衬底104在切割期间比第一介电结构106更不容易被损坏。结果，可以改进半导体晶圆结构的可靠半导体管芯102的良率。
图27示出方法2700中的一些实施例用于切割和半导体晶圆结构的流程图。尽管下面将方法2700图标和描述为一系列动作或事件，但应理解，这些动作或事件的图标顺序不应被解释为限制性的。例如，一些动作可以以不同的顺序发生和/或与除了本文所示和/或描述的那些之外的其他动作或事件同时发生。此外，实施本文描述的一个或多个方面或实施例可能需要并非所有图示的动作。此外，这里描述的一个或多个动作可以在一个或多个单独的动作和/或阶段中执行。
在方块2702处，沿第一切割道执行第一多个第一切割，第一多个第一切割延伸通过第一介电并进入半导体晶圆结构的衬底。第一介电在衬底的第一侧上。第一切割道沿第一方向延伸。图20A示出剖视图2000a，图20B示出剖视图2000b，并且图20C示出对应于方块2702的一些实施例的上视图2000c。
在方块2704，沿第二切割道执行第二多个第一切割，第二多个第一切割延伸通过第一介电并进入衬底。第二切割道沿第二方向延伸，第二方向与第一方向不同。图21A示出剖视图2100a，图21B示出剖视图2100b，并且图21C示出对应于方块2704的一些实施例的上视图2100c。
在方块2706处，反转半导体晶圆结构。图22A示出剖视图2200a，图22B示出剖视图2200b，并且图22C示出对应于方块2706的一些实施例的上视图2200c。
在方块2708处，沿第一切割道执行第一多个第二切割，第一多个第二切割延伸通过第二介电并进入衬底。第二介电位于衬底的第二侧上，第二侧与第一侧相对。图23A示出剖视图2300a，图23B示出剖视图2300b，图23C示出对应于方块2708的一些实施例的上视图2300c。
在方块2710处，沿第二切割道执行第二多个第二切割，第二多个第二切割延伸通过第二介电并进入衬底。图24A示出剖视图2400a，图24B示出剖视图2400b，并且图24C示出对应于方块2710的一些实施例的上视图2400c。
在方块2712处，沿第一切割道执行第一多个第三切割，第一多个第三切割延伸通过衬底。例如，第一多个第三切割从衬底的第二侧向第一侧延伸。图25A示出剖视图2500a，图25B示出剖视图2500b，并且图25C示出对应于方块2712的一些实施例的上视图2500c。
在方块2714处，沿第二切割道执行第二多个第三切割，第二多个第三切割延伸通过衬底。例如，第二多个第三切割从衬底的第二侧向第一侧延伸。图26A示出剖视图2600a，图26B示出剖视图2600b，并且图26C示出对应于方块2714的一些实施例的上视图2600c。
因此，本实用新型是关于可降低损坏可能性的切割半导体晶圆结构的方法。
因此，在一些实施例中，本实用新型涉及形成集成芯片的方法。方法包括沿第一方向执行第一切割并从半导体衬底的第一侧延伸到半导体衬底。所述方法包括沿第一方向执行第二切割并从半导体衬底的第二侧延伸到半导体衬底，第二侧与第一侧相对。所述方法包括执行第三切割，与第二切割分开，沿着第一方向并从半导体衬底的第二侧延伸到半导体衬底。
在一些实施例中，所述第三切割延伸通过所述半导体衬底以分离所述半导体衬底。在一些实施例中，第一介电层在所述半导体衬底的所述第一侧上，第二介电层在所述半导体衬底的所述第二侧上，其中所述第一切割延伸通过所述第一介电层并进入所述半导体衬底，并且其中所述第二切割延伸通过所述第二介电层并进入所述半导体衬底。在一些实施例中，所述第一切割的深度小于所述第三切割的深度。在一些实施例中，所述第一切割的宽度不同于所述第三切割的宽度。在一些实施例中，所述第一切割形成所述半导体衬底的第一侧壁和下切表面，所述第二切割形成所述半导体衬底的第二侧壁和上切表面，并且所述第三切割形成所述半导体衬底的第三侧壁，其中所述下切表面侧向地从所述第一侧壁的顶部延伸到所述第三侧壁的底部，其中所述上切表面侧向地从所述第二侧壁的底部延伸到所述第三侧壁的顶部，并且其中所述上切表面在所述下切割表面的正上方。在一些实施例中，所述的形成集成芯片的方法，还包括以下步骤。沿第二方向执行第四切割，所述第二方向不同于所述第一方向，其中所述第四切割从所述半导体衬底的所述第一侧延伸到所述半导体衬底。沿所述第二方向执行第五切割，所述第五切割从所述半导体衬底的所述第二侧延伸到所述半导体衬底。沿所述第二方向执行第六切割，所述第六切割从所述半导体衬底的所述第二侧延伸到所述半导体衬底的所述第一侧。在一些实施例中，所述第四切割的深度大约等于所述第一切割的深度。
在其他实施例中，本实用新型涉及一种切割半导体晶圆结构的方法。此方法包括沿第一对切割道执行第一对第一切割并延伸通过第一介电结构进入半导体衬底的第一表面。第一对第一切割形成半导体衬底的第一对相对侧壁和一对下切表面。此方法包括沿第一对切割道执行第一对第二切割并延伸通过与第一介电结构分开的第二介电结构，并进入半导体衬底的第二表面，第二表面与第一表面相对。第一对第二切割形成半导体衬底的第二对相对侧壁和一对上切表面。方法包括沿着第一对切割道执行不同于第一对第二切割第一对第三切割，并从上切表面对延伸通过半导体衬底到下切表面。第一对第三切割将半导体衬底沿第一对切割道分开。
在一些实施例中，所述一对上切表面和所述一对下切表面之间的距离大于所述一对下切表面和所述半导体衬底的所述第一表面之间的距离。在一些实施例中，所述第一对第三切割形成第三对相对侧壁，所述第三对相对侧壁分别从所一对上切表面延伸至所述一对下切表面。在一些实施例中，所述第二对相对侧壁之间的距离小于所述第三对相对侧壁之间的距离，并且其中所述第一对相对侧壁之间的距离小于所述第二对相对侧壁之间的所述距离。在一些实施例中，所述第二对相对侧壁之间的距离小于所述第三对相对侧壁之间的距离，并且其中所述第一对相对侧壁之间的距离大约等于所述第二对相对侧壁之间的所述距离。在一些实施例中，所述第二对相对侧壁之间的距离小于所述第三对相对侧壁之间的距离，并且其中所述第一对相对侧壁之间的距离大于所述第二对相对侧壁之间的所述距离。在一些实施例中，所述第一对切割道沿第一方向延伸，其中所述方法还包括以下步骤。执行第二对第一切割，所述第二对第一切割沿第二对切割道并延伸通过所述第一介电结构并进入所述半导体衬底的所述第一表面，其中所述第二对切割道沿着与所述第一方向不同的第二方向延伸。执行第二对第二切割，所述第二对第二切割沿所述第二对切割道并延伸通过所述第二介电结构并进入所述半导体衬底的所述第二表面。执行第二对第三切割，所述第二对第三切割不同于所述第二对第二切割，所述第二对第三切割沿所述第二对切割道并延伸通过所述半导体衬底，其中所述第二对第三切割沿所述第二对切割道切割分离所述半导体衬底。在一些实施例中，所述第一对第一切割和所述第二对第一切割是用第一切割刀执行的，所述第一对第二切割切和所述第二对第二切割切用第二切割刀进行，所述第一对第三切割切和所述第二对第三切割切用第三切割刀进行，其中所述第一切割刀与所述第三切割不同。
在又一个实施例中，本实用新型是关于集成芯片。集成芯片包括半导体衬底。集成芯片包括设置在半导体衬底上的多个半导体器件。集成芯片包括在半导体衬底的第一侧的上方的第一介电结构。集成芯片包括在半导体衬底的第二侧的上方的第二介电结构，第二侧与第一侧相对。半导体衬底中的第一对相对侧壁相隔第一的距离。半导体衬底中的第二对相对侧壁相隔第二的距离。半导体衬底中的第三对相对侧壁相隔第三的距离。第三距离大于第二距离。第三对相对侧壁在第一对相对侧壁的上方。第二对相对侧壁在第三对相对侧壁的上方。
在一些实施例中，所述半导体衬底具有一对上切表面，所述一对上切表面在相对侧壁的所述第二对的底部和所述第三对相对侧壁的顶部之间延伸，其中所述半导体衬底具有一对下切表面，所述一对下切表面在所述第三对相对侧壁的底部和所述第一对相对侧壁的顶部之间延伸，其中所述第三对相对侧壁分别在所述一对上切表面和所述一对下切表面之间延伸。在一些实施例中，所述第一介电结构的一对相对侧壁与所述半导体衬底的所述第一对相对侧壁对齐，并且其中所述第二介电结构的一对相对侧壁与所述半导体衬底的所述第二对相对侧壁对齐。在一些实施例中，所述第一对相对侧壁、所述第二对相对侧壁和所述第三对相对侧壁是界定所述半导体衬底边界的最外层侧壁。
以上概述了几个实施例中的特征，以便本领域技术人员可以更好地理解本实用新型的各个方面。本领域技术人员应该理解，他们可以容易地使用本实用新型作为设计或修改其他工艺和结构的基础，以实现与本文介绍的实施例相同的目的和/或实现相同的优点。本领域技术人员也应该意识到，这样的等价物构造并未脱离本实用新型的精神和范围，并且可以在不脱离本实用新型的精神和范围的情况下对本文进行各种变化、替换和变更。

Claims (10)

1.一种集成芯片，其特征在于，包括：
半导体衬底；
多个半导体器件，设置在所述半导体衬底上；
第一介电结构，在所述半导体衬底的第一侧的上方；以及
第二介电结构，在所述半导体衬底的第二侧的上方，所述第二侧与所述第一侧相对，
其中所述半导体衬底的第一对相对侧壁相隔第一距离，其中所述半导体衬底的第二对相对侧壁相隔第二距离，其中所述半导体衬底的第三对相对侧壁相隔第三距离，其中所述第三距离大于所述第二距离，其中所述第三对相对侧壁在所述第一对相对侧壁的上方，其中所述第二对相对侧壁在所述第三对相对侧壁的上方。
2.根据权利要求1所述的集成芯片，其特征在于，所述半导体衬底具有一对上切表面，所述一对上切表面在所述第二对相对侧壁的底部和所述第三对相对侧壁的顶部之间延伸。
3.根据权利要求2所述的集成芯片，其特征在于，所述半导体衬底具有一对下切表面，所述一对下切表面在所述第三对相对侧壁的底部和所述第一对相对侧壁的顶部之间延伸。
4.根据权利要求3所述的集成芯片，其特征在于，所述第三对相对侧壁分别在所述一对上切表面和所述一对下切表面之间延伸。
5.根据权利要求1、2、3或4所述的集成芯片，其特征在于，所述第一介电结构的一对相对侧壁与所述半导体衬底的所述第一对相对侧壁对齐。
6.根据权利要求5所述的集成芯片，其特征在于，所述第二介电结构的一对相对侧壁与所述半导体衬底的所述第二对相对侧壁对齐。
7.根据权利要求1所述的集成芯片，其特征在于，所述第一对相对侧壁、所述第二对相对侧壁和所述第三对相对侧壁是界定所述半导体衬底边界的最外层侧壁。
8.根据权利要求2所述的集成芯片，其特征在于，所述第一对相对侧壁、所述第二对相对侧壁和所述第三对相对侧壁是界定所述半导体衬底边界的最外层侧壁。
9.根据权利要求3所述的集成芯片，其特征在于，所述第一对相对侧壁、所述第二对相对侧壁和所述第三对相对侧壁是界定所述半导体衬底边界的最外层侧壁。
10.根据权利要求4所述的集成芯片，其特征在于，所述第一对相对侧壁、所述第二对相对侧壁和所述第三对相对侧壁是界定所述半导体衬底边界的最外层侧壁。
CN202320370400.6U 2022-03-31 2023-03-02 集成芯片 Active CN220172097U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/709,696 2022-03-31
US17/709,696 US20230317521A1 (en) 2022-03-31 2022-03-31 Method for dicing a semiconductor wafer structure

Publications (1)

Publication Number Publication Date
CN220172097U true CN220172097U (zh) 2023-12-12

Family

ID=88193590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320370400.6U Active CN220172097U (zh) 2022-03-31 2023-03-02 集成芯片

Country Status (3)

Country Link
US (1) US20230317521A1 (zh)
CN (1) CN220172097U (zh)
TW (1) TW202341256A (zh)

Also Published As

Publication number Publication date
TW202341256A (zh) 2023-10-16
US20230317521A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
US9761565B2 (en) Microelectronic packages having embedded sidewall substrates and methods for the producing thereof
US9293369B2 (en) Three-dimensional integrated circuit (3DIC)
US7585750B2 (en) Semiconductor package having through-hole via on saw streets formed with partial saw
US20100261335A1 (en) Process for wet singulation using a dicing moat structure
JP5944359B2 (ja) ガラス基板を有する半導体デバイスの製造方法
US20110193235A1 (en) 3DIC Architecture with Die Inside Interposer
KR102521267B1 (ko) 적층형 반도체 디바이스용 다이싱 방법
KR102643785B1 (ko) 자기 정렬된 후면 도전층을 포함하는 반도체 칩 및 이의 제조 방법
EP2701191A2 (en) Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
KR20090031828A (ko) 백 사이드 리디스트리뷰션 층을 구비한 쏘우 스트리트 상의관통-홀 비아들을 갖는 반도체 웨이퍼
US20150255417A1 (en) Facilitating chip dicing for metal-metal bonding and hybrid wafer bonding
US10242926B2 (en) Wafer level chip scale package structure and manufacturing method thereof
CN113078126A (zh) 半导体封装及其制造方法
EP2908335B1 (en) Dicing method
CN220172097U (zh) 集成芯片
US20220028699A1 (en) Chip-substrate composite semiconductor device
CN111696968B (zh) 半导体结构的制造方法
CN113035823A (zh) 封装结构
CN114695136A (zh) 形成集成芯片的方法及处理工具
CN221057423U (zh) 基板上晶圆上芯片装置结构
EP2913848A1 (en) Dicing method
CN217691120U (zh) 一种半导体封装结构
US20240096766A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
KR20240023259A (ko) 반도체 장치의 제조방법
CN116844967A (zh) 芯片封装结构的制备方法及封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant