CN220156503U - 切换电路 - Google Patents

切换电路 Download PDF

Info

Publication number
CN220156503U
CN220156503U CN202321175783.8U CN202321175783U CN220156503U CN 220156503 U CN220156503 U CN 220156503U CN 202321175783 U CN202321175783 U CN 202321175783U CN 220156503 U CN220156503 U CN 220156503U
Authority
CN
China
Prior art keywords
terminal
transistor
circuit
electrically coupled
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321175783.8U
Other languages
English (en)
Inventor
赖昱安
陈建宏
谢正祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN220156503U publication Critical patent/CN220156503U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

一种切换电路包括主电路，此主电路包括多个第一晶体管。主电路具有第一节点、第二节点，及第三节点且回应于通过第一节点接收的控制信号而操作，并且第二节点经配置为接收供应电压。切换电路亦包括辅助电路，此辅助电路电性耦接到主电路的第二节点并且经配置为向主电路提供电涌保护。辅助电路包括第二晶体管。第二晶体管的崩溃电压与多个第一晶体管的每个第一晶体管的崩溃电压不同。

Description

切换电路
技术领域
本揭示案大体上是关于一种电路，且尤其是关于一种切换电路且具高崩溃电压。
背景技术
半导体集成电路(IC)工业已经历指数级增长。IC材料及设计的技术进展已产生数代IC，其中与前代相比，每代具有更小且更复杂的电路。在IC发展过程中，功能密度(亦即，每晶片面积互连元件的数目)通常增加而几何大小(亦即，可以使用制造工艺产生的最小部件(或接线))减小。此按比例缩小工艺通常通过增加生产效率并降低相关成本来提供益处。此按比例缩小亦增加处理及制造IC的复杂性，并且对于此等待实现的进展而言，需要IC处理及制造的类似发展。
在半导体技术中，III族至V族(或III-V族)半导体化合物(例如，氮化镓(GaN))可用于形成各种集成电路(IC)元件，诸如高功率场效晶体管(FET)、高频晶体管，或高电子迁移率晶体管(HEMT)。高电子迁移率晶体管(HEMT)是具有靠近具有不同带隙的两种材料之间的接面(亦即，异质接面)的2维电子气体(2-dimensional electron gas；2DEG)层的场效晶体管。2-DEG层用作晶体管通道而非掺杂区域，如通常针对金属氧化物半导体场效晶体管(MOSFET)的情况。与MOSFET相比，HEMT具有多个有吸引力的性质，诸如高崩溃电压及低接通电阻。在一些实例中，归因于其高崩溃电压及低接通电阻，基于GaN的HEMT可在集成电路(例如，切换电源供应器)中使用。然而，断开的切换电源供应器中开关可产生电压尖峰，亦称为电涌。为了防止由电压尖峰导致的破坏，需要进一步增加基于GaN的HEMT的崩溃电压。由此，在此领域中需要改进。
实用新型内容
根据本揭示案的一态样，一种切换电路，包含：一主电路，包含多个第一晶体管并且包含一第一节点、一第二节点，及一第三节点，其中该主电路回应于通过该第一节点接收的一控制信号而操作，并且该第二节点经配置为接收一供应电压；一辅助电路，电性耦接到该主电路的该第二节点并且经配置为向该主电路提供电涌保护，其中该辅助电路包含一第二晶体管，其中该第二晶体管的一崩溃电压与所述多个第一晶体管的每个第一晶体管的一崩溃电压不同。
根据本揭示案的另一态样，一种切换电路，包含：一漏极电压输入终端，经配置为接收一第一电压；一源极电压输入终端，经配置为接收一第二电压；一主电路，在该漏极电压输入终端与该源极电压输入终端之间连接并且包含平行连接的多个第一晶体管；一第二晶体管，包含电性耦接到该漏极电压输入终端的一漏极终端、电性耦接到该源极电压输入终端的一源极终端，及一栅极终端；一电容元件，包含一第一终端及一第二终端，该电容元件的该第一终端电性耦接到该漏极电压输入终端；以及一电阻元件，包含一第三终端及一第四终端，该第三终端电性耦接到该第二终端，并且该第四终端电性耦接到该源极电压输入终端，其中该第二晶体管的该栅极终端电性耦接到该电容元件的该第二终端。
根据本揭示案的另一态样，一种切换电路，包含：一第一电路，经配置为从一电力线接收一电力供应电压并且包含平行连接的多个第一电力元件，其中所述多个第一电力元件的每个第一电力元件包含一第一崩溃电压；一第二电路，经配置为向该第一电力提供电涌保护并且包含具有一第二崩溃电压的一第二电力元件，其中该第一崩溃电压小于该第二崩溃电压。
附图说明
当结合随附附图阅读时，自以下详细描述将最佳地理解本揭露的一实施方式。应注意，根据工业中的标准实务，各个特征并非按比例绘制，并且仅出于说明目的而使用。事实上，出于论述清晰的目的，可任意增加或减小各个特征的尺寸。
图1图示根据本揭露的各个态样的具有主电路及辅助电路的示例性简化切换电路的示意图；
图2图示根据本揭露的各个态样的图1所示的切换电路的示例性简化主电路的示意图；
图3图示根据本揭露的各个态样的在图2所示的主电路中实施的第一晶体管的示意性横截面图；
图4图示根据本揭露的各个态样的在图1所示的辅助电路中实施的第二晶体管的示意性横截面图；
图5图示根据本揭露的各个态样的第一晶体管的局部俯视图；
图6图示根据本揭露的各个态样的第二晶体管的局部俯视图；
图7图示展示在图1所示的切换电路的不同节点处电压随着时间或电流随着时间的模拟时序图；
图8图示用于将切换电路配置为具有增加的崩溃电压的方法的流程图；
图9图示根据本揭露的各个态样的具有主电路及不同辅助电路的另一示例性简化切换电路的示意图；
图10图示展示在图9所示的切换电路的不同节点处电压随着时间或电流随着时间的模拟时序图。
【符号说明】
100:切换电路
100':切换电路
110:主电路
1101:切换晶体管
1102:切换晶体管
110N:切换晶体管
110a:第一节点
110b:第二节点
110c:第三节点
115:电力线
120:驱动电路
130:辅助电路
130':辅助电路
140:电容器
140a:终端
140b:终端
150:电阻器
160:晶体管
160a:第一终端
160b:第二终端
160c:第三终端
170:栅极保护电路
1701:二极管
170M:二极管
170p:路径
310:基板
320:成核层
330:缓冲层
340:超晶格结构
350:通道层
360:主动层
365:源极特征
370:漏极特征
375:栅极结构
380:介电层
385:接触通孔
390:场板
465:源极特征
470:漏极特征
475:栅极结构
710:时序图
720:时序图
730:时序图
740:时序图
800:方法
802:步骤
804:步骤
806:步骤
808:步骤
1010:时序图
1020:时序图
1030:时序图
1040:时序图
1050:时序图
GND:接地电压
Irq:电流
Lgd1:距离
Lgd2:距离
V1:电压
V2:电涌电压
Vr1:电压信号
Wg1:栅极宽度
Wg2:栅极宽度
X:方向
Y:方向
具体实施方式
以下揭示内容提供许多不同的实施例或实例，用于实施所提供标的的不同特征。下文描述部件及布置的具体实例以简化本揭露的一实施方式。当然，此等仅为实例且并不意欲为限制性。例如，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。此外，本揭露可在各个实例中重复元件符号及/或字母。此重复是出于简便性及清晰的目的且本身并不指示所论述的各个实施例及/或配置之间的关系。
为了便于描述，本文可使用空间相对性术语(诸如“在……之下”、“在……下方”、“下部”、“在……上方”、“上部”及类似术语)来描述诸图中所示出的一个元件或特征与另一元件或特征的关系。除了诸图所描绘的定向外，空间相对性术语意欲涵盖使用或操作中元件的不同定向。设备可经其他方式定向(旋转90度或处于其他定向)且由此可同样地解读本文所使用的空间相对性描述词。
另外，当数量或数量范围用“约(about)”、“大约(approximate)”及类似者描述时，该术语意欲涵盖在考虑到在制造期间固有出现的变化的合理范围内的数量。例如，基于与制造特征(此特征具有与数量相关联的特性)相关联的已知制造容差，数量或数量范围涵盖包括所描述数量的合理范围，诸如在所描述数量的+/–10％内。例如，具有“约5nm”厚度的材料层可以涵盖从4.25nm至5.75nm的尺寸范围，其中与沉积材料层相关联的制造容差为+/–15％。另外，本揭露可在各个实例中重复元件符号及/或字母。此重复是出于简便性及清晰的目的且本身并不指示所论述的各个实施例及/或配置之间的关系。
与金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)相比，高电子移动速度晶体管(：High Electron Mobility Transistor,HEMT)具有多个有吸引力的性质，诸如高崩溃电压及低接通电阻，并且因此，HEMT广泛用于各种应用中。在一些实施例中，包括多个切换晶体管(例如，HEMT)的切换电路可用于电力转换电路(例如，DC-DC转换器)。例如，包括HEMT的多个切换晶体管可耦接到电源供应器。断开此些切换晶体管会导致电压尖峰或电涌，而破坏此些切换晶体管。例如，每个切换晶体管可具有例如约为650V的崩溃电压，并且电涌电压可约为例如800V。可增加此些HEMT的崩溃电压以防止此些基于切换晶体管的HEMT因电压尖峰而被破坏。然而，将此些HEMT的崩溃电压从650V增加到800V可包括引入复杂场板设计及/或增加漂移区域长度(亦即，在HEMT的栅极结构与漏极特征之间的距离)，此可提供增加的与形成HEMT相关联的制造成本或增加此些HEMT中每个HEMT的占据面积，造成在IC晶片中占据不适当的占地量。
本实施例涉及向此些HEMT提供电涌保护而不增加HEMT的崩溃电压的方法及电路。在一实施例中，切换电路包括平行连接并且耦接到电源供应器的多个HEMT。此些HEMT的每一者具有第一崩溃电压BV1。电源供应器可产生大于第一崩溃电压BV1的电涌电压。辅助电路电性耦接到切换电路以提供电涌保护。在一实施例中，辅助电路包括具有大于第一崩溃电压BV1的第二崩溃电压BV2的HEMT。当产生电涌电压时，电涌电压可通过辅助电路中的HEMT放电。通过提供辅助电路而不增加第一崩溃电压BV1，防止归因于电压过冲尖峰而破坏切换电路中的HEMT。本揭露的各个态样现将参考附图更详细描述。
图1图示根据本揭露的各个态样的具有辅助电路130的示例性简化切换电路100的示意图。在图1中表示的实施例中，切换电路100包括主电路110。主电路110具有电性耦接到驱动电路120并且经配置为从驱动电路120接收控制信号的第一节点110a。主电路110亦具有经配置为从电力线115(或电源供应器115)接收供应电压Vpp的第二节点110b。主电路110亦包括经配置为接收参考电压(例如，接地电压GND)的第三节点110c。在本实施例中，第三节点110c耦接到接地电压。在一些实施例中，主电路110包括多个切换晶体管(例如，图2所示的切换晶体管1101、1102、…110N)。此些切换晶体管可具有相同崩溃电压BV1。主电路110的示例性示意图参考图2进一步详细描述。如上文描述，断开主电路110中的此些切换晶体管可将电涌电压引入电力线115。例如，电力线115经配置为提供正常位准的电压V1，并且在此些切换晶体管断开的情况下，可产生大于电压V1并且大于崩溃电压BV1的电涌电压V2。亦即，通过电力线115提供的供应电压Vpp可等于正常位准的电压V1或电涌电压V2。若电涌电压V2完全供应到主电路110的第二节点110b，由于电涌电压V2大于崩溃电压BV1，可破坏主电路110中的此些切换晶体管。为了防止主电路110由电涌电压V2破坏，辅助电路130电性耦接到主电路110以提供电涌保护。
辅助电路130包括电容器140。电容器140的一个终端140a电性耦接到主电路110的第二节点110b。在一实施例中，电容器140的电容可在约1pF与约100nF之间。辅助电路130亦包括电性耦接到电容器140a的其他终端140b的电阻器150。在本实施例中，电阻器150的其他终端经配置为接收参考电压(例如，接地电压GND)。在一实施例中，电阻器150的电阻可在约1KΩ与约100KΩ之间。
辅助电路130亦包括晶体管160。晶体管160具有电性耦接到电容器140的终端140b的第一终端160a(例如，栅极终端)、电性耦接到主电路110的第二节点110b的第二终端160b，及经配置为接收参考电压(例如，接地电压GND)的第三终端160c。在一实施例中，晶体管160包括基于GaN的HEMT并且具有高于主电路110中的切换晶体管的崩溃电压BV1的崩溃电压BV2。应理解，晶体管160不限于基于GaN的HEMT。在一实施例中，晶体管160的操作电压高于主电路110中的切换晶体管的每一者的操作电压。当主电路110中的切换晶体管断开并且产生电涌电压V2、或存在来自系统的尖峰电压V2时，电涌电流将流过电容器140并且通过电阻器150累积电压。此累积电压可随后接通晶体管160。因此，电涌电压/尖峰电压V2可通过晶体管160放电。晶体管160的结构的示例性横截面图将参考图4详细描述。在一些实施例中，通过为辅助电路130提供不同晶体管160(具有不同崩溃电压)，切换电路100可经配置为保持不同电涌电压，并且因此切换电路100可在不同应用中实施。
图2图示根据本揭露的各个态样的图1所示的切换电路100的示例性简化主电路110的示意图。在图2中表示的实施例中，主电路110包括平行连接的多个切换晶体管1101、1102、…110N。N是整数并且可大于1000。切换晶体管1101、1102、…110N平行连接。更特定言之，切换晶体管1101、1102、…110N的每一者包括栅极终端、漏极终端，及源极终端。此些切换晶体管1101、1102、…110N的栅极终端电性耦接到驱动电路120的输出并且经配置为从驱动电路120接收控制信号，此些切换晶体管1101、1102、…110N的漏极终端电性耦接到电力线115，并且此些切换晶体管1101、1102、…110N的源极终端经配置为接收例如接地电压。在一实施例中，切换晶体管1101、1102、…110N的每一者包括基于GaN的HEMT，并且每个HEMT具有相同结构及配置，且因此具有相同崩溃电压BV1。例如，主电路110中的此些HEMT具有相同栅极宽度Wg1(图5所示)及在栅极结构与其相应漏极特征之间的相同距离(亦即，图3及图5所示的Lgd1)。在栅极结构与辅助电路130中的基于HEMT的晶体管160的其相应漏极特征之间的距离可称为Lgd2(图4及图6所示)并且大于距离Lgd1。切换晶体管1101、1102、…110N的示例性结构的部分横截面图将参考图3进一步详细描述。应将理解，切换晶体管1101、1102、…110N的每一者不限于基于GaN的HEMT。
在一实施例中，第一崩溃电压BV1可为约500V且第二崩溃电压BV2可为约800V，并且主电路110可包括3000个切换晶体管，3000个切换晶体管的总栅极宽度可为约300nm。为了防止归因于电涌电压而破坏主电路110，替代提供辅助电路130，另一可能方法可包括使主电路110中的3000个切换晶体管的每个切换晶体管的漏极漂移区域(亦即，在栅极结构与其相应漏极特征之间的区域)的长度从Lgd1增加到Lgd2。然而，使每个切换晶体管的漏极漂移区域的长度从Lgd1增加到Lgd2可显着且不利地增加主电路110的总占据面积。例如，包括各自具有第二崩溃电压BV2的切换晶体管的主电路的总晶片面积可为约7mm2；然而，包括各自具有第一崩溃电压BV1的切换晶体管的主电路的总晶片面积可为约4.2mm2，且辅助电路的总晶片面积可为约0.02mm2。由此，与其中每个切换晶体管的漏极漂移区域的长度从Lgd1增加到Lgd2以使崩溃电压从BV1增加到BV2的实施例相比，实施辅助电路130的切换电路100可具有较小占据面积(减小40％)并且占据IC晶片较少的占地量。
图3图示根据本揭露的各个态样的在图2所示的主电路110中实施的切换晶体管1101的示例性横截面图。由于切换晶体管1101包括HEMT，切换晶体管1101可称为半导体元件1101或HEMT 1101。半导体元件1101包括基板310。基板310可包括碳化硅(SiC)、蓝宝石、或硅(Si)。在本实施例中，基板310是硅基板。
半导体元件1101亦包括在基板310上方形成的成核层320。成核层320具有例如适用于桥接在基板310与其上方的层之间的晶格失配及/或TEC失配的晶格结构及/或热膨胀系数(TEC)。在一些实施例中，成核层320包括氮化铝(AlN)。
半导体元件1101亦包括在成核层320上方形成的缓冲层330。在一些实施例中，缓冲层330包括分级氮化铝镓(AlxGa1-xN，x是铝镓成分中的氯含量比，0＜x＜1)层。在一些实施例中，缓冲层330可包括具有不同x比率的多个氮化铝镓层。在一些其他实施例中，替代具有不同x比率的多个层，缓冲层330可具有连续梯度的比率x。
半导体元件1101亦包括在缓冲层330上方形成的超晶格结构340。超晶格结构340可包括垂直且交替地堆叠的多个第一III-V族层及多个第二III-V族层(未分别标记)，并且第一III-V族层具有与第二III-V族层不同的晶格常数。例如，第一III-V族层可包括AlN，并且第二III-V族层可包括GaN。
半导体元件1101亦包括在超晶格结构340上方形成的通道层350。在一些实施例中，通道层350可包括一或多个III-V族化合物层，诸如GaN、AlGaN、InGaN及InAlGaN。在一个实施例中，通道层350包括GaN层。
半导体元件1101亦包括在通道层350上方形成的主动层360。主动层360包括一或多个III-V族化合物层，其组成与通道层350的III-V族化合物层不同。在一实施例中，主动层360可包括AlGaN。主动层360经配置为导致沿着通道层350与主动层360之间的界面在通道层350中形成2维电子气体(2DEG)。异质接面在具有两种不同半导体材料的主动层360与通道层350之间形成。
半导体元件1101亦包括在主动层360上方设置的源极特征365及漏极特征370。在本实施例中，源极特征365及漏极特征370经形成为与主动层360的上表面的欧姆接触。在一些情况下，源极特征365可称为欧姆接触365，并且漏极特征370可称为欧姆接触370。在本实施例中，欧姆接触365及欧姆接触370可具有相同组成并且可包括金属层，此金属层包括钛(Ti)、氮化钛(TiN)、铝铜(AlCu)合金、其组合、或其他适宜材料。
半导体元件1101亦包括在主动层360上方并且在源极特征365与漏极特征370之间设置的栅极结构375。栅极结构375包括栅极介电层及在栅极介电层上方设置的栅电极层。栅电极包括导电材料层。在各个实例中，导电材料层可包括镍(Ni)、金(Au)、铜(Cu)、钛(Ti)、氮化钛(TiN)、钛钨(TiW)、氮化钛钨(TiWN)、钨(W)或氮化钨(WN)、其组合、或其他适宜材料。在本实施例中，沿着X方向，在栅极结构375与欧姆接触370之间的距离Lgd1大于在栅极结构与欧姆接触365之间的距离。介电层380在源极特征365、漏极特征370，及栅极结构375上方形成。介电层380可包括多个层并且每个层可包括氧化硅(SiO2)、氮化硅(SiN)、其组合、或其他适宜材料。半导体元件1101亦包括穿透介电层380并且与源极特征365、漏极特征370、或栅极结构375直接接触的接触通孔。例如，半导体元件1101包括穿过介电层380延伸并且与源极特征365直接接触的接触通孔385。在一些实施例中，半导体元件1101亦可包括在介电层380上方设置的一或多个场板(例如，场板390)。在本实施例中，半导体元件1101包括在介电层380上方设置并且经由接触通孔385电性耦接到源极特征365的场板390。
图4图示根据本揭露的各个态样的在图1所示的辅助电路1630中实施的晶体管160的示例性横截面图。在本实施例中，晶体管160的结构是以与切换晶体管1101类似的方式。例如，晶体管160亦包括基板310、在基板310上方形成的成核层320、在成核层320上方形成的缓冲层330、在缓冲层330上方形成的超晶格结构340、在超晶格结构340上方形成的通道层350，及在通道层上方形成的主动层360。晶体管160亦包括在主动层360上方设置的源极特征564及漏极特征470，及在源极特征465与漏极特征470之间设置的栅极结构475。在栅极结构475与漏极特征470之间的距离Lgd2大于在栅极结构475与源极特征465之间的距离。由于辅助电路130经配置为向主电路110中的晶体管1101、1102、…、110N提供电涌保护，晶体管160的崩溃电压BV2高于切换晶体管1101的崩溃电压BV1。在本实施例中，在栅极结构475与漏极特征470之间的距离Lgd2大于在栅极结构375与漏极特征370之间的距离Lgd1，使得晶体管160具有与切换晶体管1101相比较高的崩溃电压。
图5图示根据本揭露的各个态样的切换晶体管1101的部分俯视图。在本实施例中，栅极结构375沿着Y方向延伸并且具有沿着Y方向的栅极宽度Wg1。在一实施例中，栅极宽度Wg1是在约50um与约150um之间。距离Lgd1可由此关于切换晶体管1101的令人满意的崩溃电压BV1配置。在一实施例中，切换晶体管1101的崩溃电压BV1可为约500V，并且距离Lgd1可在约6nm与约18nm之间。栅极宽度Wg1及距离Lgd1可影响晶体管1101的占据面积。
图6图示根据本揭露的各个态样的晶体管160的部分俯视图。在本实施例中，栅极结构475沿着Y方向延伸并且具有沿着Y方向的栅极宽度Wg2在一实施例中，Wg2是在约50um与约150um之间。距离Lgd2大于距离Lgd1。距离Lgd2可关于晶体管160的令人满意的崩溃电压BV2配置并且不大于1000um。若距离Lgd2大于1000um，则需要较大电流来接通晶体管160，可能需要更多时间充电电容器以产生此较大电流，并且晶体管160可因此不能及时将电涌电压放电。
在一实施例中，晶体管160的崩溃电压BV2可为约800V，并且距离Lgd2大于距离Lgd1且可在约9nm与约27nm之间。在一实施例中，为了向晶体管160提供较高崩溃电压(例如，1000V)，距离Lgd2可增加并且在约12nm与约35nm之间。在一实施例中，距离Lgd2可大于23um。栅极宽度Wg2及距离Lgd2可影响晶体管160的占据面积。在一些实施例中，栅极宽度Wg2可等于栅极宽度Wg1。在一实施例中，晶体管160的占据面积大于主电路110中的切换晶体管1101、1102、…、110N的每一切换晶体管的占据面积，并且晶体管160的占据面积小于主电路110中的切换晶体管1101、1102、…、110N的总占据面积。
图7图示展示在图1所示的切换电路100的不同节点处电压随着时间或电流随着时间的模拟时序图710、720、730，及740。更特定言之，时序图710表示通过电力线115提供的电压信号Vpp，时序图720表示在主电路110的第二节点110b处量测的电压信号Vdd，时序图730表示在主电路110的第一节点110a处量测的电压信号Vg，并且时序图740表示流过晶体管160的电流Irq。
在此模拟中，电力线115经配置为提供电压Vpp。电压Vpp的正常位准V1在约300V与约500V之间变化，主电路110中的切换晶体管1101、1102、…、110N各自具有距离Lgd1(图3及图5所示)，主电路110中的每个晶体管具有约400V的操作电压及约500V的崩溃电压，并且辅助电路130中的晶体管160具有距离Lgd2(图4及图6所示)、约650V的操作电压，及约800V的崩溃电压。当主电路110中的切换晶体管1101、1102、…、110N断开时，如通过时序图730表示，电力线115提供电涌电压V2。电涌电压可大于800V。通过提供辅助电路130，如通过时序图720表示，供应到主电路110的电压Vdd可在约395V与约405V之间，其小于主电路110中的晶体管1101、1102、…、110N的崩溃电压，并且电涌电压通过晶体管160放电，如通过时序图740呈现。由此，提供辅助电路130以增加切换电路100的崩溃电压可有利地防止主电路110中的切换晶体管1101、1102、…、110N通过电涌电压V2破坏。除了提供电涌保护之外，与其中主电路110中的晶体管1101、1102、…、110N的崩溃电压增加以防止归因于电涌电压的破坏的实施例相比，辅助电路130的实施方式亦有利地减少切换电路100的总占据面积。
图8图示用于将切换电路配置为具有增加的崩溃电压的方法800的流程图。在一实施例中，于802处，方法800包括决定主电路中的切换晶体管的配置。例如，可决定主电路110中的晶体管1101、1102、…、110N的每一切换晶体管的崩溃电压BV1及长度Lgd1。于804处，方法800亦包括评估经配置为向主电路110提供电源供应器的电力线(例如，电力线115)的电涌电压/尖峰电压(例如，V2)。于806处，方法800亦包括回应于主电路及电涌/尖峰电压的配置，决定辅助电路的配置以向主电路110提供电涌/尖峰保护。例如，基于主电路110中的切换晶体管1101、1102、…、110N的电涌电压V2及崩溃电压BV1，可决定辅助电路130中的晶体管160的崩溃电压BV2。于808处，方法800亦包括回应于晶体管160的决定的崩溃电压BV2，决定晶体管160的配置。例如，可决定在晶体管160的栅极结构与漏极特征之间的距离Lgd2，使得晶体管160具有崩溃电压BV2。因此，辅助电路130可经配置为向主电路110提供电涌/尖峰保护。换言之，切换电路100的崩溃电压通过辅助电路130增加。
图9图示根据本揭露的各个态样的具有辅助电路130’的另一示例性简化切换电路100’的示意图。在本实施例中，切换电路100’包括主电路110，此主电路具有电性耦接到驱动电路120的第一节点110a、电性耦接到电力线115的第二节点110b，及电性耦接到参考电压(诸如接地电压)的第三节点110c。如上文参考图1及图2描述，主电路110包括平行连接的多个切换晶体管1101、1102、…、110N。
切换电路100’亦包括电性耦接到主电路110的第二节点110b的辅助电路130’。辅助电路130’包括电容器140。电容器140的一个终端140a电性耦接到主电路110的第二节点110b。辅助电路130’亦包括电性耦接到电容器140a的另一终端140b的电阻器150。辅助电路130’亦包括晶体管160。晶体管160的第一终端160a(例如，栅极终端)电性耦接到电容器140的终端140b，晶体管160的第二终端160b(例如，漏极终端)电性耦接到主电路110的第二节点110b，并且第三终端160c经配置为接收参考电压(例如，接地电压GND)。在一实施例中，晶体管160包括基于GaN的HEMT并且具有高于主电路110中的切换晶体管的崩溃电压BV1的崩溃电压BV2。因此，当主电路110的切换晶体管断开时并且当产生电涌电压V2时，电容器140可接通晶体管160并且因此电涌电压V2可通过晶体管160放电。
如上文描述，当主电路110中的切换晶体管1101、1102、…、110N断开时，可产生大于电压V1并且大于崩溃电压BV1的电涌电压V2。晶体管160的栅极终端(亦即，第一终端160a)容易归因于超过其栅极崩溃电压的电压过冲尖峰而破坏。辅助电路130’包括电性耦接到电容器140的终端140b及晶体管160的第一终端160a的栅极保护电路170。更具体地，栅极保护电路170包括连接到电容器140的终端140b的一个终端，及经配置为接收参考电压(例如，接地电压)的另一终端。在本实施例中，栅极保护电路170包括串行连接的多个二极管1701、…、170M。M是整数并且大于1。在一些实施例中，取决于二极管1701、…、170M的每一者的阈值电压及晶体管160的栅极崩溃电压，M可在2与10之间。归因于电涌事件产生的电流可部分流过路径170p。通过实施栅极保护电路170，晶体管160的栅极输入电压可在电涌事件期间夹持，从而保护晶体管160的栅极终端不被破坏。在一些实施例中，栅极保护电路170可消耗未由电阻器150或晶体管160消耗的电涌电压的部分。
图10图示展示在图9所示的切换电路的不同节点处电压或电流随着时间的模拟时序图1010、1020、1030、1040，及1050。更具体地，时序图1010表示通过电力线115提供的电压信号Vpp，时序图1020表示在主电路110的第二节点110b处量测的电压信号Vdd，时序图930表示在主电路110的第一节点110a处量测的电压信号Vg，时序图1040表示在电容器140的终端140b处量测的电压信号Vr1，并且时序图1050表示流过晶体管160的电流Irq。时序图1010、1020、1030，及1050是以类似于参考图7描述的时序图710、720、730，及740的方式，并且重复描述出于简便性的原因而省略。当主电路110中的晶体管1101、1102、…、110N接通或断开时，如通过时序图1040表示，归因于电涌事件产生的电流可流过路径170p，从而保护晶体管160的栅极终端不被破坏。
尽管不意欲为限制，本揭露的一或多个实施例提供切换电路许多益处。在一实施例中，切换电路包括主电路及电性耦接到主电路的辅助电路。辅助电路包括电力元件(例如，基于GaN的HEMT)并且经配置为向主电路提供电涌保护。主电路可包括具有小于电力元件的崩溃电压的崩溃电压的多个晶体管。由此，在不显着消耗IC晶片的占地量的情况下，可防止归因于电压过冲尖峰而破坏主电路。在一些实施例中，电力元件的崩溃电压可通过改变电力元件的栅极结构与漏极特征之间的距离来调节。因此，通过向电力元件提供不同崩溃电压，在不改变主电路的配置的情况下，切换电路可经设计为针对具有不同电涌电压的各个应用实施。在一些实施例中，栅极保护电路电性耦接到电力元件以保护电力元件的栅极终端。在一些实施例中，辅助电路可实施以向其他电路提供电涌保护，此等电路可以调节在栅极结构与漏极特征之间的距离以设计崩溃电压。辅助电路可容易整合到现有的HEMT及电路中。
本揭露提供许多不同实施例。本文揭示了半导体结构及其制造方法。在一个示例性态样中，本揭露的一实施方式涉及一种切换电路。切换电路包括主电路，此主电路包括多个第一晶体管并且具有第一节点、第二节点，及第三节点，其中主电路回应于通过第一节点接收的控制信号而操作，并且第二节点经配置为接收供应电压。切换电路亦包括辅助电路，此辅助电路电性耦接到主电路的第二节点并且经配置为向主电路提供电涌保护，其中辅助电路包含第二晶体管。第二晶体管的崩溃电压与多个第一晶体管的每个第一晶体管的崩溃电压不同。
在一些实施例中，第二晶体管的崩溃电压可大于多个第一晶体管的每个第一晶体管的崩溃电压。在一实施例中，多个第一晶体管的每个第一晶体管可包括电性耦接到第一节点的栅极终端、电性耦接到第二节点的漏极终端，及电性耦接到第三节点的源极终端。在一实施例中，辅助电路亦可包括电容元件，此电容元件包含第一终端及第二终端，其中电容元件的第一终端可电性耦接到第二节点。辅助电路亦可包括电阻元件，此电阻元件包含第三终端及第四终端，第三终端电性耦接到第二终端，并且第四终端电性耦接到接地电压。在一实施例中，第二晶体管的栅极终端可电性耦接到电容元件的第二终端，第二晶体管的漏极终端可电性耦接到第二节点，并且第二晶体管的源极终端可电性耦接到接地电压。在一实施例中，切换电路亦可包括电性耦接到电容元件的第二终端的栅极保护电路，其中栅极保护电路可包括串行连接的多个二极管。在一实施例中，第一晶体管可为第一基于III-V族的高电子迁移率晶体管(HEMT)并且第二晶体管可为第二基于III-V族的HEMT。在一实施例中，第一基于III-V族的HEMT的基板及第二基于III-V族的HEMT的基板可包括硅。在一实施例中，第一基于III-V族的HEMT可为第一栅极结构及第一漏极特征，且第一栅极结构沿着第一方向通过第一距离与第一漏极特征间隔开，并且第二基于III-V族的HEMT可为第二栅极结构及第二漏极特征，且第二栅极结构可沿着第一方向通过第二距离与第二漏极特征间隔开，其中第二距离可大于第一距离。在一实施例中，第一栅极结构沿着第二方向的宽度可等于第二栅极结构沿着第二方向的宽度，第二方向实质上垂直于第一方向。
在另一示例性态样中，本揭露的一实施方式涉及一种切换电路。切换电路包括：漏极电压输入终端，经配置为接收第一电压；源极电压输入终端，经配置为接收第二电压；主电路，在漏极电压输入终端与源极电压输入终端之间连接并且包含平行连接的多个第一晶体管、包含电性耦接到漏极电压输入终端的漏极终端的第二晶体管、电性耦接到源极电压输入终端的源极终端，及栅极终端；电容元件，包含第一终端及第二终端，电容元件的第一终端电性耦接到漏极电压输入终端；以及电阻元件，包含第三终端及第四终端，第三终端电性耦接到第二终端，并且第四终端电性耦接到源极电压输入终端，其中第二晶体管的栅极终端电性耦接到电容元件的第二终端。
在一些实施例中，第二晶体管的崩溃电压可大于多个第一晶体管的每个第一晶体管的崩溃电压。在一些实施例中，第二晶体管的崩溃电压及多个第一晶体管的每个第一晶体管的崩溃电压的总和可大于与第一电压相关联的电涌电压。在一些实施例中，第二晶体管的操作电压可大于多个第一晶体管的每个第一晶体管的操作电压。在一些实施例中，第二晶体管的占据面积可大于多个第一晶体管的每个第一晶体管的占据面积并且可小于多个第一晶体管的总占据面积。在一些实施例中，切换电路亦可包括串行连接并且在电容元件的第二终端与源极电压输入终端之间连接的多个二极管。
在又一示例性态样中，本揭露的一实施方式涉及一种切换电路。切换电路包括：第一电路，经配置为从电力线接收电力供应电压并且包含平行连接的多个第一电力元件，其中多个第一电力元件的每个第一电力元件包含第一崩溃电压；第二电路，经配置为向第一电路提供电涌保护并且包含具有第二崩溃电压的第二电力元件，其中第一崩溃电压小于第二崩溃电压。
在一些实施例中，第二电路亦可包括：电容元件，包含第一终端及第二终端，电容元件的第一终端电性耦接到电力线；以及电阻元件，包含第三终端及第四终端，第三终端电性耦接到第二终端，并且第四终端电性耦接到接地电压，其中第二电力元件的栅极终端可电性耦接到电容元件的第二终端，第二电力元件的漏极终端可电性耦接到电力线，并且第二电力元件的源极终端可电性耦接到接地电压。在一些实施例中，切换电路亦可包括在电容元件的第二终端与接地电压之间电性连接的栅极保护电路，其中栅极保护电路可包括串行连接的多个二极管。在一些实施例中，多个第一电力元件的每一者可包括通过第一距离与漏极特征隔开的栅极结构，第二电力元件可包括通过第二距离与漏极特征隔开的栅极结构，其中第二距离可包括大于第一距离。
上文概述了若干实施例的特征，使得熟悉此项技术者可更好地理解本揭露的态样。熟悉此项技术者应了解，可轻易使用本揭露的一实施方式作为设计或修改其他工艺及结构的基础，以便实施本文所引入的实施例的相同目的及/或实现相同优点。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭露的精神及范畴，且可在不脱离本揭露的精神及范畴的情况下产生本文的各种变化、替代及更改。

Claims (10)

1.一种切换电路，其特征在于，包含：
一主电路，包含多个第一晶体管并且包含一第一节点、一第二节点，及一第三节点，其中该主电路回应于通过该第一节点接收的一控制信号而操作，并且该第二节点经配置为接收一供应电压；以及
一辅助电路，电性耦接到该主电路的该第二节点并且经配置为向该主电路提供电涌保护，其中该辅助电路包含一第二晶体管，
其中该第二晶体管的一崩溃电压与所述多个第一晶体管的每个第一晶体管的一崩溃电压不同。
2.如权利要求1所述的切换电路，其特征在于，该第二晶体管的该崩溃电压大于所述多个第一晶体管的每个第一晶体管的该崩溃电压。
3.如权利要求1所述的切换电路，其特征在于，所述多个第一晶体管的每个第一晶体管包含电性耦接到该第一节点的一栅极终端、电性耦接到该第二节点的一漏极终端，及电性耦接到该第三节点的一源极终端。
4.如权利要求1所述的切换电路，其特征在于，该辅助电路进一步包含：
一电容元件，包含一第一终端及一第二终端，该电容元件的该第一终端电性耦接到该第二节点；以及
一电阻元件，包含一第三终端及一第四终端，该第三终端电性耦接到该第二终端，并且该第四终端电性耦接到一接地电压。
5.如权利要求4所述的切换电路，其特征在于，该第二晶体管的一栅极终端电性耦接到该电容元件的该第二终端，该第二晶体管的一漏极终端电性耦接到该第二节点，并且该第二晶体管的一源极终端电性耦接到一接地电压。
6.如权利要求5所述的切换电路，其特征在于，进一步包含：
一栅极保护电路，电性耦接到该电容元件的该第二终端，
其中该栅极保护电路包含串行连接的多个二极管。
7.如权利要求1所述的切换电路，其特征在于，该第一晶体管包含一第一基于III-V族的高电子迁移率晶体管并且该第二晶体管包含一第二基于III-V族的高电子迁移率晶体管。
8.如权利要求7所述的切换电路，其特征在于，
其中该第一基于III-V族的高电子迁移率晶体管包含一第一栅极结构及一第一漏极特征，且该第一栅极结构沿着一第一方向通过一第一距离与该第一漏极特征间隔开，并且该第二基于III-V族的高电子迁移率晶体管包含一第二栅极结构及一第二漏极特征，且该第二栅极结构沿着该第一方向通过一第二距离与该第二漏极特征间隔开，
其中该第二距离大于该第一距离。
9.一种切换电路，其特征在于，包含：
一漏极电压输入终端，经配置为接收一第一电压；
一源极电压输入终端，经配置为接收一第二电压；
一主电路，在该漏极电压输入终端与该源极电压输入终端之间连接并且包含平行连接的多个第一晶体管；
一第二晶体管，包含电性耦接到该漏极电压输入终端的一漏极终端、电性耦接到该源极电压输入终端的一源极终端，及一栅极终端；
一电容元件，包含一第一终端及一第二终端，该电容元件的该第一终端电性耦接到该漏极电压输入终端；以及
一电阻元件，包含一第三终端及一第四终端，该第三终端电性耦接到该第二终端，并且该第四终端电性耦接到该源极电压输入终端，
其中该第二晶体管的该栅极终端电性耦接到该电容元件的该第二终端。
10.一种切换电路，其特征在于，包含：
一第一电路，经配置为从一电力线接收一电力供应电压并且包含平行连接的多个第一电力元件，其中所述多个第一电力元件的每个第一电力元件包含一第一崩溃电压；以及
一第二电路，经配置为向该第一电路提供电涌保护并且包含具有一第二崩溃电压的一第二电力元件，
其中该第一崩溃电压小于该第二崩溃电压。
CN202321175783.8U 2022-06-08 2023-05-16 切换电路 Active CN220156503U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/835,688 US11955956B2 (en) 2022-06-08 2022-06-08 Semiconductor devices and circuits with increased breakdown voltage
US17/835,688 2022-06-08

Publications (1)

Publication Number Publication Date
CN220156503U true CN220156503U (zh) 2023-12-08

Family

ID=89018003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321175783.8U Active CN220156503U (zh) 2022-06-08 2023-05-16 切换电路

Country Status (3)

Country Link
US (2) US11955956B2 (zh)
CN (1) CN220156503U (zh)
TW (1) TW202405801A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
DE102007044047B4 (de) * 2007-09-14 2017-08-03 Infineon Technologies Ag Schaltungsanordnung mit einem elektronischen Bauelement und einer ESD-Schutzanordnung
JP2013008715A (ja) 2011-06-22 2013-01-10 Semiconductor Components Industries Llc 半導体装置
US8848419B2 (en) 2012-08-09 2014-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Sensing memory element logic states from bit line discharge rate that varies with resistance
US9184582B2 (en) * 2012-09-20 2015-11-10 GM Global Technology Operations LLC Fail operational power system with single energy storage
WO2014047573A1 (en) 2012-09-23 2014-03-27 Dsp Group, Inc. Linear row array integrated power combiner for rf power amplifiers
US9472948B2 (en) * 2013-09-30 2016-10-18 Infineon Technologies Ag On chip reverse polarity protection compliant with ISO and ESD requirements
US9666683B2 (en) 2015-10-09 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment and passivation for high electron mobility transistors
CN110098183B (zh) 2018-01-31 2021-09-07 台湾积体电路制造股份有限公司 静电放电保护电路和半导体电路

Also Published As

Publication number Publication date
US11955956B2 (en) 2024-04-09
TW202405801A (zh) 2024-02-01
US20230403001A1 (en) 2023-12-14
US20240259013A1 (en) 2024-08-01

Similar Documents

Publication Publication Date Title
US10535763B2 (en) Enhancement-mode III-nitride devices
US8729565B2 (en) Layout design for a high power, GaN-based FET having interdigitated gate, source and drain electrodes
US8963209B2 (en) Enhancement-mode HFET circuit arrangement having high power and a high threshold voltage
JP5492238B2 (ja) 低電圧デバイス保護付き高電圧複合半導体デバイス
JP5130906B2 (ja) スイッチ装置
JP5575816B2 (ja) 複合型半導体装置
CN112740498B (zh) 电子装置和静电放电保护电路
US20090072269A1 (en) Gallium nitride diodes and integrated components
CN114093864B (zh) 静电防护电路及电子装置
US9300223B2 (en) Rectifying circuit and semiconductor device
US11088688B2 (en) Configurations of composite devices comprising of a normally-on FET and a normally-off FET
JP2007273640A (ja) 半導体装置
CN112242444B (zh) 高电子迁移率晶体管及其制作方法
CN112154541A (zh) 电子器件和静电放电保护电路
US20180301528A1 (en) High electron mobility transistor
CN220156503U (zh) 切换电路
CN114830481B (zh) 端子保护网和电子装置
Chiu et al. A high protection voltage dual-gate GaN HEMT clamp for electric vehicle application
CN115966566A (zh) 氮化物基半导体器件及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant