CN220106536U - 一种三维堆叠封装结构 - Google Patents
一种三维堆叠封装结构 Download PDFInfo
- Publication number
- CN220106536U CN220106536U CN202321581536.8U CN202321581536U CN220106536U CN 220106536 U CN220106536 U CN 220106536U CN 202321581536 U CN202321581536 U CN 202321581536U CN 220106536 U CN220106536 U CN 220106536U
- Authority
- CN
- China
- Prior art keywords
- substrate
- sealing layer
- inductor
- plastic sealing
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 238000007789 sealing Methods 0.000 claims abstract description 50
- 229910000679 solder Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000003466 welding Methods 0.000 claims 1
- 238000004100 electronic packaging Methods 0.000 abstract description 2
- 230000003028 elevating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 39
- 230000010354 integration Effects 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000001746 injection moulding Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型涉及电子封装技术领域,公开了一种三维堆叠封装结构,其包括基板、多个无源器件、芯片、上塑封层、下塑封层以及电感;多个所述无源器件分别焊接于所述基板的上表面和所述基板的下表面;所述芯片与所述基板的下表面电连接;所述上塑封层与所述基板的上表面相连,且所述上塑封层覆盖位于所述基板上表面的无源器件,所述上塑封层开设有通孔,所述通孔内设有上焊料;所述下塑封层与所述基板的下表面相连,且所述下塑封层覆盖位于所述基板下表面的无源器件;所述电感位于所述上塑封层上方,所述电感通过所述上焊料与所述基板电连接,所述电感与所述上塑封层之间留有间隙。通过抬高电感的位置,可以单独对电感散热。
Description
技术领域
本实用新型涉及电子封装技术领域,特别是涉及一种三维堆叠封装结构。
背景技术
电源模块是通讯、计算和工业等领域必不可少的组件。人工智能、云计算等数据业务的飞速发展,分布式供电系统的不断推广及5G和新能源产业的快速建设,都对电源模块提出了更高甚至非常严苛的需求。目前电源模块系统级封装多采用单面塑封,体积大、集成度低。随着电子以及新材料技术的进步,电源模块向着小型化、系统化、高集成度方向发展,因此亟需开发新工艺或者新结构实现小型化提高电源模块功率密度,同时由于塑封料热导率低(≤3w/(m·℃)),高密度集成会大幅提高模块热流密度并加剧热失效风险,因此解决电源模块高效散热和可靠性是小型化面临的难题。
实用新型内容
本实用新型要解决的技术问题是:解决电源模块高效散热和可靠性是小型化面临的难题。
为了解决上述技术问题,本实用新型提供了一种三维堆叠封装结构,其包括基板、多个无源器件、芯片、上塑封层、下塑封层以及电感;多个所述无源器件分别焊接于所述基板的上表面和所述基板的下表面;所述芯片与所述基板的下表面电连接;所述上塑封层与所述基板的上表面相连,且所述上塑封层覆盖位于所述基板上表面的无源器件,所述上塑封层开设有通孔,所述通孔内设有上焊料;所述下塑封层与所述基板的下表面相连,且所述下塑封层覆盖位于所述基板下表面的无源器件;所述电感位于所述上塑封层上方,所述电感通过所述上焊料与所述基板电连接,所述电感与所述上塑封层之间留有间隙。
进一步地,所述无源器件包括半导体场效应晶体管,所述半导体场效应晶体管焊接于所述基板的上表面。
进一步地,所述三维堆叠封装结构还包括金属柱,所述金属柱分别与所述上焊料和所述电感相连,所述电感通过所述金属柱和所述上焊料与所述基板的上表面电连接。
进一步地,位于所述基板上表面中心的无源器件的体积大于位于所述基板上表面边缘处的无源器件的体积。
进一步地,所述芯片通过键合线、焊接或倒装固定于所述基板的下表面。
进一步地,所述三维堆叠封装结构还包括下焊料和焊球,所述下塑封层开设有穿孔,所述穿孔与所述基板的下表面相连通,所述下焊料填充于所述穿孔,所述焊球与所述下焊料的底端相连,所述焊球位于所述下塑封层的下方。
进一步地,所述基板的中心开设有导流孔,所述导流孔分别与所述上塑封层和所述下塑封层相连通。
进一步地,所述电感位于所述基板上方的中心处。
本实用新型实施例一种三维堆叠封装结构与现有技术相比,其有益效果在于:其通过将电感、无源器件三维堆叠,相较于平面单面封装来说,本实用新型的三维堆叠封装结构整体体积更小,信号路径大幅缩减,可以增加模块的电性能和信号传输速度;本实用新型可用于制作电源模块,通过双面无源器件贴装、双面塑封以及电感垂直集成,实现三层结构的电源模块SiP封装,可大幅降低封装面积和体积,相应提高集成度,电源模块的功率密度也可以显著提升;本实用新型通过抬高电感的位置,将发热量和体积最大的电感通过PoP形式封装,可以单独对电感散热,降低了电源模块的热流密度,降低了模块工作过程中的温度,可增加模块的可靠性。
附图说明
图1是本实用新型一种实施例的结构示意图。
图中,基板1;无源器件2;芯片3;上塑封层4;下塑封层5;电感6;上焊料7;金属柱8;下焊料9;焊球10。
具体实施方式
下面详细描述本实用新型的实施方式,实施方式的示例在附图中示出,其中相同或类似的标号自始至终表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本实用新型,而不能理解为对本实用新型的限制。
在本实用新型的描述中,需要理解的是,涉及到方位描述,例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
在本实用新型的描述中,若干的含义是一个或者多个,多个的含义是两个以上,大于、小于、超过等理解为不包括本数,以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”以及“第二”的特征可以明示或者隐含地包括一个或者更多个特征。
在本实用新型的描述中,需要说明的是,除非另有明确的规定和限定,术语“连接”应做广义理解,例如,可以是固定连接或活动连接,也可以是可拆卸连接或不可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通信;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通、间接连通或两个元件的相互作用关系。
下文的公开提供了许多不同的实施方式或例子用来实现本实用新型的不同方案。
如图1所示,本实用新型实施例优选实施例的一种三维堆叠封装结构,其包括基板1、多个无源器件2、芯片3、上塑封层4、下塑封层5以及电感6,通过将所述电感6堆叠在所述无源器件2上方,实现封装结构的立体布置设计。
所述基板1为印刷电路板,所述基板1的上表面和下表面具有线路结构,所述基板1可以为单层,双层或多层电路板。多个所述无源器件2分别焊接于所述基板1的上表面和所述基板1的下表面,所述无源器件2可以为二级管、三极管、电阻等电子元器件。
所述芯片3与所述基板1的下表面电连接,所述芯片3可以通过键合线、焊接或倒装固定于所述基板1的下表面,在本实施例中,所述芯片3焊接于所述基板1的下表面。
所述上塑封层4与所述基板1的上表面相连,所述上塑封层4通过注塑的方式与基板1固定在一起,其中所述上塑封层4将位于所述基板1上表面的无源器件2进行覆盖,使位于所述基板1上表面的无源器件2不与空气直接接触,从而对无源器件2进行保护。
所述上塑封层4开设有通孔,所述通孔的底端连通所述基板1的上表面,所述通孔内设有上焊料7,所述上焊料7填满通孔,且所述上焊料7与所述基板1的上表面电连接。
所述下塑封层5与所述基板1的下表面相连,所述下塑封层5通过注塑的方式与基板1固定在一起,其中所述下塑封层5将位于所述基板1下表面的无源器件2进行覆盖,使位于所述基板1下表面的无源器件2不与空气直接接触,从而对无源器件2进行保护。
所述电感6位于所述上塑封层4上方,所述电感6通过所述上焊料7与所述基板1电连接,具体地,所述电感6采用PoP封装的方式与基板1组装在一起,所述电感6与所述上塑封层4之间留有间隙。由于电感6在所述三维堆叠封装结构中是体积和发热量最大的器件,通过将电感6置顶,不仅减轻了其发热对封装结构和器件的影响,而且还增强封装结构整体的可靠性,除此之外,还可以通过外部单独的散热措施对电感6强化散热,例如风冷或液冷,从而降低封装结构的温度。
所述无源器件2包括半导体场效应晶体管,所述半导体场效应晶体管焊接于所述基板1的上表面,在本实施例中,在所有所述无源器件2当中,由于所述半导体场效应晶体管属于体积较大的无源器件2,因此所述半导体场效应晶体管设置在所述基板1的中间位置。
所述三维堆叠封装结构还包括金属柱8,所述金属柱8分别与所述上焊料7和所述电感6相连,所述电感6通过所述金属柱8和所述上焊料7与所述基板1的上表面电连接,所述金属柱8可以加强所述电感6相对基板1的固定效果且所述金属柱8便于抬高所述电感6的高度,确保所述电感6与所述上塑封层4之间留有间隙,从而不影响电感6散热。
在本实施例中,位于所述基板1上表面中心的无源器件2的体积大于位于所述基板1上表面边缘处的无源器件2的体积,体积较大的无源器件2集中在基板1中间,体积较小的无源器件2集中分散在基板1的边缘处,确保可以将所述三维堆叠封装结构设计得更集中化,整体体积更小。
所述三维堆叠封装结构还包括下焊料9和焊球10,所述下塑封层5开设有穿孔,所述穿孔与所述基板1的下表面相连通,所述下焊料9填充于所述穿孔,所述焊球10与所述下焊料9的底端相连,所述焊球10位于所述下塑封层5的下方,所述三维堆叠封装结构可以通过下焊料9和焊球10焊接在其它器件上,例如pcb板。
所述基板1的中心开设有导流孔,所述导流孔分别与所述上塑封层4和所述下塑封层5相连通,在注塑成型所述上塑封层4和所述下塑封层5,塑胶可以通过导流孔从上塑封层4流向下塑封层5,使得仅需一个步骤,就可以一同制作上塑封层4和下塑封层5。
所述电感6位于所述基板1上方的中心处,由于所述电感6在所述三维堆叠封装结构整体结构中处于最高的位置,将所述电感6设置在所述基板1上方的中心处,可以使所述三维堆叠封装结构整体趋向于梭子型,有利于对所述三维堆叠封装结构小型化。
综上,本实用新型实施例提供一种三维堆叠封装结构整体结构,其通过将电感6、无源器件2三维堆叠,相较于平面单面封装来说,本实用新型的三维堆叠封装结构整体体积更小,信号路径大幅缩减,可以增加模块的电性能和信号传输速度;本实用新型可用于制作电源模块,通过双面无源器件2贴装、双面塑封以及电感6垂直集成,实现三层结构的电源模块SiP封装,可大幅降低封装面积和体积,相应提高集成度,电源模块的功率密度也可以显著提升;本实用新型通过抬高电感6的位置,将发热量和体积最大的电感6通过PoP形式封装,可以单独对电感6散热,降低了电源模块的热流密度,降低了模块工作过程中的温度,可增加模块的可靠性。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型技术原理的前提下,还可以做出若干改进和替换,这些改进和替换也应视为本实用新型的保护范围。
Claims (8)
1.一种三维堆叠封装结构,其特征在于,包括:
基板;
多个无源器件,多个所述无源器件分别焊接于所述基板的上表面和所述基板的下表面;
芯片,所述芯片与所述基板的下表面电连接;
上塑封层,所述上塑封层与所述基板的上表面相连,且所述上塑封层覆盖位于所述基板上表面的无源器件,所述上塑封层开设有通孔,所述通孔内设有上焊料;
下塑封层,所述下塑封层与所述基板的下表面相连,且所述下塑封层覆盖位于所述基板下表面的无源器件;
电感,所述电感位于所述上塑封层上方,所述电感通过所述上焊料与所述基板电连接,所述电感与所述上塑封层之间留有间隙。
2.根据权利要求1所述的三维堆叠封装结构,其特征在于:所述无源器件包括半导体场效应晶体管,所述半导体场效应晶体管焊接于所述基板的上表面。
3.根据权利要求1所述的三维堆叠封装结构,其特征在于:还包括金属柱,所述金属柱分别与所述上焊料和所述电感相连,所述电感通过所述金属柱和所述上焊料与所述基板的上表面电连接。
4.根据权利要求1所述的三维堆叠封装结构,其特征在于:位于所述基板上表面中心的无源器件的体积大于位于所述基板上表面边缘处的无源器件的体积。
5.根据权利要求1所述的三维堆叠封装结构,其特征在于:所述芯片通过键合线、焊接或倒装固定于所述基板的下表面。
6.根据权利要求1所述的三维堆叠封装结构,其特征在于:还包括下焊料和焊球,所述下塑封层开设有穿孔,所述穿孔与所述基板的下表面相连通,所述下焊料填充于所述穿孔,所述焊球与所述下焊料的底端相连,所述焊球位于所述下塑封层的下方。
7.根据权利要求1所述的三维堆叠封装结构,其特征在于:所述基板的中心开设有导流孔,所述导流孔分别与所述上塑封层和所述下塑封层相连通。
8.根据权利要求1所述的三维堆叠封装结构,其特征在于:所述电感位于所述基板上方的中心处。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321581536.8U CN220106536U (zh) | 2023-06-20 | 2023-06-20 | 一种三维堆叠封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321581536.8U CN220106536U (zh) | 2023-06-20 | 2023-06-20 | 一种三维堆叠封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220106536U true CN220106536U (zh) | 2023-11-28 |
Family
ID=88842370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321581536.8U Active CN220106536U (zh) | 2023-06-20 | 2023-06-20 | 一种三维堆叠封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220106536U (zh) |
-
2023
- 2023-06-20 CN CN202321581536.8U patent/CN220106536U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10854575B2 (en) | Three-dimensional (3D) package structure having an epoxy molding compound layer between a discrete inductor and an encapsulating connecting structure | |
JP3762844B2 (ja) | 対向マルチチップ用パッケージ | |
CN211879369U (zh) | 芯片封装结构及电子设备 | |
TWI430417B (zh) | 半導體晶片封裝 | |
CN102779808B (zh) | 集成电路封装和封装方法 | |
CN102709260A (zh) | 半导体封装构造 | |
JP3610661B2 (ja) | 三次元積層モジュール | |
JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
CN111698824B (zh) | 一种自气密封装功能模块的一体化互联结构及实现方法 | |
TWI506758B (zh) | 層疊封裝結構及其製作方法 | |
CN220106536U (zh) | 一种三维堆叠封装结构 | |
TW201415603A (zh) | 連接基板及層疊封裝結構 | |
US7763983B2 (en) | Stackable microelectronic device carriers, stacked device carriers and methods of making the same | |
CN202034361U (zh) | 一种半导体封装结构 | |
CN112349691A (zh) | 一种气密高导热lcp封装基板、制造方法及多芯片系统级封装结构 | |
CN212676248U (zh) | 一种双面散热的半导体堆叠封装结构 | |
JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
CN101465341B (zh) | 堆叠式芯片封装结构 | |
CN114334857A (zh) | 一种芯片封装结构和方法 | |
TWI455664B (zh) | 連接基板及層疊封裝結構 | |
CN219163385U (zh) | 一种高散热基板结构、一种封装结构 | |
CN111354692A (zh) | 功率散热装置 | |
KR20080067891A (ko) | 멀티 칩 패키지 | |
CN217588910U (zh) | 芯片封装结构 | |
CN115172298B (zh) | 芯片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |