CN220087285U - 一种3d堆叠封装的射频前端模组及电子产品 - Google Patents
一种3d堆叠封装的射频前端模组及电子产品 Download PDFInfo
- Publication number
- CN220087285U CN220087285U CN202320904630.6U CN202320904630U CN220087285U CN 220087285 U CN220087285 U CN 220087285U CN 202320904630 U CN202320904630 U CN 202320904630U CN 220087285 U CN220087285 U CN 220087285U
- Authority
- CN
- China
- Prior art keywords
- unit circuit
- substrate
- rdl layer
- input
- embedded unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005538 encapsulation Methods 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims abstract description 70
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 230000010354 integration Effects 0.000 abstract description 4
- 230000017525 heat dissipation Effects 0.000 abstract description 2
- 238000003466 welding Methods 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
Landscapes
- Transceivers (AREA)
Abstract
本实用新型涉及一种3D堆叠封装的射频前端模组及电子产品，射频前端模组包括至少2个基板，至少1个表贴单元电路，至少1个内埋单元电路，至少2个RDL层。表贴单元电路设置在第一基板的第一表面；内埋单元电路为倒装型芯片，第二基板与上述第一基板的第二表面贴合，使得内埋单元电路嵌入至第一基板内。这种倒焊结构在保证集成芯片散热良好的同时，芯片之间的互联尺寸小，可以实现高集成度的封装。
Description
技术领域
本实用新型涉及封装制造的技术领域，尤其是指一种3D堆叠封装的射频前端模组及电子产品。
背景技术
射频前端模组广泛应用于无线通信领域，射频前端模组将天线接收到的信号进行处理，或将处理后的信号由天线发出。例如，基站通信和手机通信。
现有的射频前端模组封装实现方式为：将至少一个芯片做完封装后形成芯片单元，将这些芯片单元表贴至对应基板，再将该基板进行整体塑封封装。
现代通信对射频前端模组集成度要求的日渐提高，如：在芯片尺寸相同的前提下，需要在原有的射频前端模组内部封装更多的芯片。然而，应用现有的将芯片单元表贴至对应基板的封装方式会增大模组的体积，不能兼顾满足现代通信系统对射频前端模组高集成度、小尺寸的要求。
实用新型内容
为此，本实用新型所要解决的技术问题在于：克服现有技术中射频前端模组在实现高集成度的过程中模组体积大的问题。
为解决上述技术问题，本实用新型提供了一种3D堆叠封装的射频前端模组，主要包括：
第一基板，该第一基板的第一表面至少设有1个表贴单元电路；
第一RDL层，设置在上述第一基板的第一表面，该第一RDL层与上述表贴单元电路电连接，且将该表贴单元电路的输入/输出引脚中的至少1个引出到不同的物理位置；
第二基板，该第二基板的第一表面设有至少1个内埋单元电路，第二基板与上述第一基板的第二表面贴合，使得上述内埋单元电路嵌入至上述第一基板内；
第二RDL层，设置在所述第一RDL层下方，该第二RDL层与所述内埋单元电路电连接，并将所述内埋单元电路的输入/输出引脚中的至少1个引出到不同的物理位置；
其中，上述第一RDL层与上述第二RDL层之间，以及上述第二RDL层与上述第三RDL层之间设有若干铜柱，该若干铜柱被配置为将上述表贴单元电路和上述内埋单元电路对应的输入/输出引脚进行电连接，并通过上述第三RDL层对上述表贴单元电路和上述内埋单元电路组成的功能电路进行输入或输出。
优选的，上述内埋单元电路为倒装型芯片，该内埋单元电路的输入/输出引脚朝向所述第一基板。
优选的，上述第二RDL层位于上述第一基板内部，且该第二RDL层与上述内埋单元电路的输入/输出引脚之间存在高度差，至少1个铜柱设置在上述第二RDL层和上述内埋单元电路的输入/输出引脚之间，使得上述第二RDL层与上述内埋单元电路电连接，且将上述表贴单元电路的输入/输出引脚中的至少1个引出到不同的物理位置。
优选的，上述内埋单元电路为正装型芯片，该内埋单元电路的输入/输出引脚焊接在上述第二基板的第一表面上。
优选的，上述第二RDL层设置在上述第二基板的第一表面，该第二RDL层与上述内埋单元电路的输入/输出引脚电连接，且将该内埋单元的输入/输出引脚中的至少1个引出到不同的物理位置。
优选的，在上述第一基板与上述第二基板之间还设有一第三基板，该第三基板的第一表面上设有一内埋单元电路，第三基板的第二表面覆盖在上述第二基板及设置在第二基板的内埋单元电路上，在上述第一RDL层和上述第二RDL层之间还设有第三RDL层，该第三RDL层与上述第三基板上的内埋单元电路电连接，并将上述内埋单元电路的输入/输出引脚中的至少1个引出到不同的物理位置。
优选的，上述表贴单元电路为开关、滤波器、低噪声放大器、驱动放大器、功率放大器、滤波器、双工器及多工器中的一种或多种。
优选的，上述内埋单元电路为开关、滤波器、低噪声放大器、驱动放大器、功率放大器、滤波器、双工器及多工器中的一种或多种。
优选的，上述第一RDL层、第二RDL层均包括若干个金属走线和金属焊盘，该金属焊盘对应需要电连接的输入/输出引脚，且至少一个金属焊盘与对应的输入/输出引脚之间通过铜柱连接。
在本实用新型的一个实施例中，一种电子产品，包括上述的任意一种3D堆叠封装的射频前端模组。
本实用新型的上述技术方案相比现有技术具有以下优点：
本实用新型所述的一种3D堆叠封装的射频前端模组，在第一基板下方增设一第二基板和一层RDL线路，并在第二基板上表面焊接一内埋单元电路，在现有封装技术的基础上，可将同等尺寸的芯片封装在该内埋单元电路中；同时，可以在上述射频前端模组的第一基板下方设有多个基板和对应的多层RDL线路，形成多层堆叠结构，可以将更多的芯片封装在该射频前端模组中，在保证射频模组性能的同时，实现高集成度、体积小的封装模组。
附图说明
为了使本实用新型的内容更容易被清楚的理解，下面根据本实用新型的具体实施例并结合附图，对本实用新型作进一步详细的说明，其中
图1是本实用新型的一种封装侧面结构图。
图2是本实用新型的另一种封装侧面结构图。
图3是本实用新型的一种3D堆叠封装侧面结构图。
说明书附图标记说明：表贴单元电路1、内埋单元电路2、第一基板3、第二基板4、第一RDL层5、第二RDL层6、铜柱7、第三基板8、第三RDL层9。
具体实施方式
下面结合附图和具体实施例对本实用新型作进一步说明，使本领域的技术人员可以更好地理解本实用新型并能予以实施，但所举实施例不作为对本实用新型的限定。
参照图1所示，本实用新型的一种3D堆叠封装的射频前端模组，主要包括：
第一基板3，其第一表面至少设有1个表贴单元电路1；
第一RDL层5，设置在第一基板3的第一表面，该第一RDL层5与表贴单元电路1电连接且将该表贴单元电路1的输入/输出引脚中的至少1个引出到不同的物理位置；
第二基板4，其第一表面设有至少1个内埋单元电路2，该第二基板4与第一基板3的第二表面贴合，使得内埋单元电路2嵌入至第一基板3内；
第二RDL层6，设置在第一RDL层5下方，该第二RDL层6与内埋单元电路2电连接并将内埋单元电路2的输入/输出引脚中的至少1个引出到不同的物理位置；
其中，第一RDL层5与第二RDL层6之间设有若干铜柱7，该若干铜柱7被配置为将表贴单元电路1和内埋单元电路2对应的输入/输出引脚进行电连接，对表贴单元电路1和内埋单元电路2组成的功能电路进行输入或输出。具体地，内埋单元电路2与第二RDL层6连接在一起，输入信号首先由表贴单元电路1的引脚传输给第一RDL层5，再由第二RDL层通过铜柱7传递给第二RDL层6，完成信号输出。
进一步地，内埋单元电路2为倒装型芯片，该内埋单元电路2的输入/输出引脚朝向第一基板。安装倒装型芯片在保证集成芯片散热良好的同时，可以实现高密度的集成封装。
进一步地，第二RDL层6位于第一基板3内部，且第二RDL层6与内埋单元电路2的输入/输出引脚之间存在高度差，至少1个铜柱7设置在第二RDL层6和2内埋单元电路的输入/输出引脚之间，使得第二RDL层6与内埋单元电路2电连接，且将表贴单元电路1的输入/输出引脚中的至少1个引出到不同的物理位置。此时，内埋单元电路2通过铜柱7将信号传递给第二RDL层6。
进一步地，表贴单元电路1为开关、滤波器、低噪声放大器、驱动放大器、功率放大器、双工器及多工器中的一种或多种。
进一步地，内埋单元电路2为开关、滤波器、低噪声放大器、驱动放大器、功率放大器、双工器及多工器中的一种或多种。
进一步地，第一RDL层5、第二RDL层6均包括若干个金属走线和金属焊盘，该金属焊盘对应需要电连接的输入/输出引脚，且至少一个金属焊盘与对应的输入/输出引脚之间通过铜柱7连接。
参照图2所示，在一个可选的实施方式中，内埋单元电路2为正装型芯片，该内埋单元电路2的输入/输出引脚焊接在第二基板4的第一表面上。
进一步地，第二RDL层6设置在所述第二基板4的第一表面，该第二RDL层6与内埋单元电路2的输入/输出引脚电连接，且将该内埋单元电路2的输入/输出引脚中的至少1个引出到不同的物理位置。此时，内埋单元电路2通过其引脚将信号直接传递给第二RDL层6。
参照图3所示，在一个可选的实施方式中，在第一基板3与第二基板4之间还设有一第三基板8。在第三基板8的第一表面上设有一内埋单元电路2，该第三基板8的第二表面覆盖在第二基板4及设置在第二基板4的内埋单元电路2上，在第一RDL层4和第二RDL层6之间还设有第三RDL层9，该第三RDL层9与第三基板8上的内埋单元电路2电连接，并将内埋单元电路2的输入/输出引脚中的至少1个引出到不同的物理位置。此时，使射频前端模组内部形成多层堆叠结构，实现高集成度封装。
在一个可选的实施方式中，一种电子产品，包括上述的任意一种3D堆叠封装的射频前端模组。
显然，上述实施例仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。
Claims (10)
1.一种3D堆叠封装的射频前端模组，其特征在于：
第一基板，所述第一基板的第一表面至少设有1个表贴单元电路；
第一RDL层，设置在所述第一基板的第一表面，所述第一RDL层与所述表贴单元电路电连接且将该表贴单元电路的输入/输出引脚中的至少1个引出到不同的物理位置；
第二基板，所述第二基板的第一表面设有至少1个内埋单元电路，该第二基板与所述第一基板的第二表面贴合，使得所述内埋单元电路嵌入至所述第一基板内；
第二RDL层，设置在所述第一RDL层下方，该第二RDL层与所述内埋单元电路电连接，并将所述内埋单元电路的输入/输出引脚中的至少1个引出到不同的物理位置；
其中，所述第一RDL层与所述第二RDL层之间设有若干铜柱，所述若干铜柱被配置为将所述表贴单元电路和所述内埋单元电路对应的输入/输出引脚进行电连接，对所述表贴单元电路和所述内埋单元电路组成的功能电路进行输入或输出。
2.根据权利要求1所述的一种3D堆叠封装的射频前端模组，其特征在于：所述内埋单元电路为倒装型芯片，该内埋单元电路的输入/输出引脚朝向所述第一基板。
3.根据权利要求2所述的一种3D堆叠封装的射频前端模组，其特征在于：所述第二RDL层位于所述第一基板内部，且所述第二RDL层与所述内埋单元电路的输入/输出引脚之间存在高度差，至少1个铜柱设置在所述第二RDL层和所述内埋单元电路的输入/输出引脚之间，使得所述第二RDL层与所述内埋单元电路电连接且将该表贴单元电路的输入/输出引脚中的至少1个引出到不同的物理位置。
4.根据权利要求1所述的一种3D堆叠封装的射频前端模组，其特征在于：所述内埋单元电路为正装型芯片，该内埋单元电路的输入/输出引脚焊接在所述第二基板的第一表面上。
5.根据权利要求4所述的一种3D堆叠封装的射频前端模组，其特征在于：所述第二RDL层设置在所述第二基板的第一表面，该第二RDL层与所述内埋单元电路的输入/输出引脚电连接且将该内埋单元的输入/输出引脚中的至少1个引出到不同的物理位置。
6.根据权利要求1所述的一种3D堆叠封装的射频前端模组，其特征在于：在所述第一基板与所述第二基板之间还设有一第三基板，所述第三基板的第一表面上设有一内埋单元电路，所述第三基板的第二表面覆盖在所述第二基板及设置在第二基板的内埋单元电路上，在所述第一RDL层和所述第二RDL层之间还设有第三RDL层，该第三RDL层与所述第三基板上的内埋单元电路电连接并将所述内埋单元电路的输入/输出引脚中的至少1个引出到不同的物理位置。
7.根据权利要求1所述的一种3D堆叠封装的射频前端模组，其特征在于：所述表贴单元电路为开关、滤波器、低噪声放大器、驱动放大器、功率放大器、双工器及多工器中的一种或多种。
8.根据权利要求1所述的一种3D堆叠封装的射频前端模组，其特征在于：所述内埋单元电路为开关、滤波器、低噪声放大器、驱动放大器、功率放大器、双工器及多工器中的一种或多种。
9.根据权利要求1所述的一种3D堆叠封装的射频前端模组，其特征在于：所述第一RDL层、所述第二RDL层均包括若干个金属走线和金属焊盘，所述金属焊盘对应需要电连接的输入/输出引脚，且至少一个金属焊盘与对应的输入/输出引脚之间通过铜柱连接。
10.一种电子产品，其特征在于：包括如权利要求1至9任一项所述的一种3D堆叠封装的射频前端模组。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320904630.6U CN220087285U (zh) | 2023-04-21 | 2023-04-21 | 一种3d堆叠封装的射频前端模组及电子产品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320904630.6U CN220087285U (zh) | 2023-04-21 | 2023-04-21 | 一种3d堆叠封装的射频前端模组及电子产品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220087285U true CN220087285U (zh) | 2023-11-24 |
Family
ID=88818131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320904630.6U Active CN220087285U (zh) | 2023-04-21 | 2023-04-21 | 一种3d堆叠封装的射频前端模组及电子产品 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220087285U (zh) |
-
2023
- 2023-04-21 CN CN202320904630.6U patent/CN220087285U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7354800B2 (en) | Method of fabricating a stacked integrated circuit package system | |
| US7977579B2 (en) | Multiple flip-chip integrated circuit package system | |
| EP2311088B1 (en) | Through silicon via bridge interconnect | |
| US8873245B2 (en) | Embedded chip-on-chip package and package-on-package comprising same | |
| US20090032927A1 (en) | Semiconductor substrates connected with a ball grid array | |
| KR100963471B1 (ko) | 로직 및 메모리 집적 회로의 패키징 방법, 패키징된 집적회로 및 시스템 | |
| CN102184917A (zh) | 采用四方扁平无引脚封装的gsm射频发射前端模块 | |
| US7074647B2 (en) | Semiconductor component comprising leadframe, semiconductor chip and integrated passive component in vertical relationship to each other | |
| US20180076148A1 (en) | Through-mold features for shielding applications | |
| US20070018298A1 (en) | Optimized multi-apparation assembly | |
| CN114267598A (zh) | 一种射频前端集成电路的封装结构以及封装方法 | |
| CN111555734A (zh) | 一种基于RF-SiP技术的声表面波开关滤波模块和电子设备 | |
| US7250673B2 (en) | Signal isolation in a package substrate | |
| CN220087285U (zh) | 一种3d堆叠封装的射频前端模组及电子产品 | |
| CN102468190A (zh) | 一种封装模具及使用该模具的半导体封装工艺 | |
| CN108461483B (zh) | 一种嵌入式电容转接板封装结构及制造方法 | |
| US7679928B2 (en) | System-in-package module and mobile terminal having the same | |
| CN102157502B (zh) | 系统级封装结构 | |
| CN114725068A (zh) | 一种保持元件高q值的低剖面三维集成射频模组 | |
| KR100764682B1 (ko) | 집적회로 칩 및 패키지. | |
| CN100552943C (zh) | 叠层型集成电路芯片及封装 | |
| CN221008933U (zh) | 短报文通信芯片模组和通信终端 | |
| CN220189621U (zh) | 一种芯片封装结构 | |
| CN209947823U (zh) | 芯片封装结构 | |
| KR20030012192A (ko) | 다이 적층형 윈도우 칩 스케일 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |