CN219960552U - 信号延迟电路 - Google Patents
信号延迟电路 Download PDFInfo
- Publication number
- CN219960552U CN219960552U CN202321022986.3U CN202321022986U CN219960552U CN 219960552 U CN219960552 U CN 219960552U CN 202321022986 U CN202321022986 U CN 202321022986U CN 219960552 U CN219960552 U CN 219960552U
- Authority
- CN
- China
- Prior art keywords
- signal
- delay
- inverter unit
- inverter
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 49
- 230000000630 rising effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 16
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 12
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 12
- 101150110971 CIN7 gene Proteins 0.000 description 10
- 101150110298 INV1 gene Proteins 0.000 description 10
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 101150070189 CIN3 gene Proteins 0.000 description 3
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
Abstract
本实用新型提供了一种信号延迟电路,其特征在于,包括:串联的N个反相器单元,N是大于1的整数,所述串联的N个反相器单元被配置为从第一反相器单元接收输入信号,并且从第N个反相器单元输出输出信号;可变电流源,所述可变电流源被配置为为N个反相器单元中的至少一个反相器单元供电;以及至少一个延迟电容器,所述至少一个延迟电容器被配置为连接在由可变电流源供电的所述至少一个反相器单元的输出端和接地节点之间。
Description
技术领域
本实用新型涉及模拟集成电路设计领域,更具体地说,涉及一种信号延迟电路。
背景技术
延迟电路是可以在输入的电信号到达输出之间产生一段时间的延迟的一种电子电路。它在模拟电路中用于解决信号时延问题,特别是用于多路信号的时序同步或控制序列。延迟电路常常被用来实现时间上的延迟,例如将信号滞后一定时间后再输出,从而可以解决信号时延不一致的问题。延迟电路通常通过例如电容、电阻、晶体管等的电子元件来实现的。简单的延迟电路通常被配置为由一个或多个电容、电阻组成的RC电路。这种电路通过控制电路中的电容充放电时间来控制信号在电路中的传播时间。除了RC电路外,延迟电路还可以通过使用数字电路实现。数字延迟电路通常是通过一种时钟信号和一组数字逻辑门,如D触发器、JK触发器等,来实现的。这种电路通过控制时钟信号的频率和逻辑门的状态来控制信号在电路中的传播时间。总的来说,延迟电路是一种非常有用的电路模块,它可以用于控制信号在电路中的传播时间,从而实现时间同步、信号处理、控制电路等多种应用。在选择延迟电路时,需要考虑到许多因素,如延迟时间、信号失真、电路稳定性、成本等。此外,延迟电路在电子工业、通信技术、控制系统等领域中都有广泛的应用。它不仅可以用于单独的电子设备,还可以用于大型系统,如航空、航天、防御等。因此,延迟电路在电子设计领域中占有重要地位,并且将在未来发挥更重要的作用。通过不断提高延迟电路的性能和可靠性,可以更好地实现各种电子应用。
图1是示出了常用的RC延迟电路的示意图。参考图1,信号的延迟时间T=R1*C1。这种电路实现起来非常简单,在一些对延迟时间T要求不高的场景可以使用。然而,RC延迟电路的主要缺点包括:(1)不稳定性:由于电容器和电阻的参数可能随环境变化而变化,因此RC延迟电路的延迟时间不是非常稳定;(2)精度差:RC延迟电路的延迟时间很难精确控制,因此其延迟精度很差;(3)容量限制:电容器的容量有限,因此RC延迟电路的延迟时间也有限,特别是在集成电路设计中,电容值较大的电容器需要占用更大的芯片面积,会增加芯片的制造成本;以及(4)受温度影响:电容器和电阻的参数可能随环境温度的变化而变化,因此RC延迟电路的延迟时间也可能随温度的变化而变化。
实用新型内容
本实用新型提供了一种信号延迟电路,通过控制延迟电容器的充电电流值来实现控制信号延迟时间的功能,根据本实用新型的信号延迟电路只需要使用很小面积的延迟电容器,因此当应用到集成电路芯片时,可以节省芯片的面积,进而可以降低芯片的制造成本。
本实用新型的一方面提出了一种信号延迟电路,其特征在于,包括:串联的N个反相器单元,N是大于1的整数,所述串联的N个反相器单元被配置为从第一反相器单元接收输入信号,并且从第N个反相器单元输出输出信号;可变电流源,所述可变电流源被配置为为N个反相器单元中的至少一个反相器单元供电;以及至少一个延迟电容器,所述至少一个延迟电容器被配置为连接在由可变电流源供电的所述至少一个反相器单元的输出端和接地节点之间。
本实用新型的一方面提出了一种信号延迟电路,其特征在于,所述N个反相器单元中的至少一个反相器单元为N个反相器中的第偶数个反相器单元,以调整信号上升沿的延迟时间。
本实用新型的一方面提出了一种信号延迟电路,其特征在于,所述N个反相器单元中的至少一个反相器单元为N个反相器中的第奇数个反相器单元,以调整信号下降沿的延迟时间。
本实用新型的一方面提出了一种信号延迟电路,其特征在于,可变电流源被配置为包括m个电流镜支路的电流镜电路,所述m个电流镜支路中的(m-1)个电流镜支路通过控制信号来导通和关断。
本实用新型的一方面提出了一种信号延迟电路,其特征在于,所述(m-1)个电流镜支路中的每个包括开关元件,以根据控制信号来导通和关断。
本实用新型的一方面提出了一种信号延迟电路,其特征在于,所述电流镜电路通过带隙基准源电路提供参考电流。
本实用新型的一方面提出了一种信号延迟电路,其特征在于,所述N等于4,所述第二反相器单元被配置为由所述可变电流源供电,所述第二反相器单元的输出端被连接到延迟电容器的一端,并且所述延迟电容器的另一端连接到接地节点。
本实用新型的一方面提出了一种信号延迟电路,其特征在于,所述N等于2,所述第一反相器单元被配置为由所述可变电流源供电,所述第一反相器单元的输出端被连接到延迟电容器的一端,并且所述延迟电容器的另一端连接到接地节点。
本实用新型的一方面提出了一种信号延迟电路,其特征在于,所述N等于6,所述可变电流源包括第一可变电流源和第二可变电流源,所述第二反相器单元被配置为由所述第一可变电流源供电,所述第二反相器单元的输出端被连接到第一延迟电容器的一端,并且所述第一延迟电容器的另一端连接到接地节点,以及所述五反相器单元被配置为由所述第二可变电流源供电,所述第五反相器单元的输出端被连接到第二延迟电容器的一端,并且所述第二延迟电容器的另一端连接到接地节点。
附图说明
图1是示出了常用的RC延迟电路的示意图;
图2是示出了根据本实用新型的信号延迟电路的示意图;
图3示出了根据本实用新型的一个实施例的信号延迟电路的电路示意图;
图4示出了根据本实用新型的另一个实施例的信号延迟电路的示意图;
图5示出了根据本实用新型的另一个实施例的信号延迟电路的电路示意图;
图6是示出了根据本实用新型的另一个实施例的信号延迟电路的示意图;
图7示出了根据本实用新型的一个实施例的信号延迟电路的电路效果的示意图;
图8示出了根据本实用新型的另一个实施例的信号延迟电路的电路效果的示意图;以及
图9示出了根据本实用新型的又一个实施例的信号延迟电路的电路效果的示意图。
具体实施方式
在进行下面的详细描述之前,阐述贯穿本专利文件使用的某些单词和短语的定义可能是有利的。术语“耦接”“连接”及其派生词指两个或多个元件之间的任何直接或间接通信或者连接,而无论那些元件是否彼此物理接触。术语“传输”、“接收”和“通信”及其派生词涵盖直接和间接通信。术语“包括”和“包含”及其派生词是指包括但不限于。术语“或”是包含性的,意思是和/或。短语“与……相关联”及其派生词是指包括、包括在……内、互连、包含、包含在……内、连接或与……连接、耦接或与……耦接、与……通信、配合、交织、并列、接近、绑定或与……绑定、具有、具有属性、具有关系或与……有关系等。术语“控制器”是指控制至少一个操作的任何设备、系统或其一部分。这种控制器可以用硬件、或者硬件和软件和/或固件的组合来实施。与任何特定控制器相关联的功能可以是集中式的或分布式的,无论是本地的还是远程的。短语“至少一个”,当与项目列表一起使用时,意指可以使用所列项目中的一个或多个的不同组合,并且可能只需要列表中的一个项目。例如,“A、B、C中的至少一个”包括以下组合中的任意一个:A、B、C、A和B、A和C、B和C、A和B和C。
贯穿本专利文件提供了其他特定单词和短语的定义。本领域普通技术人员应该理解,在许多情况下,即使不是大多数情况下,这种定义也适用于这样定义的单词和短语的先前和将来使用。
在本专利文件中,模块的应用组合以及子模块的划分层级仅用于说明,在不脱离本公开的范围内,模块的应用组合以及子模块的划分层级可以具有不同的方式。
图2是示出了根据本实用新型的信号延迟电路的示意图。
根据本实用新型的信号延迟电路被配置为包括串联的N个反相器单元,其中,N是大于1的整数。输入信号从第一反相器单元进入,输出信号从第N个反相器单元输出。N个反相器单元中有至少一个反相器单元的供电由可变电流源提供。由可变电流源供电的反相器单元的输出端连接到第一延迟电容器C1。
参考图2,以4个反相器单元为例来进行说明。第一反相器单元到第四反相器单元串联连接,并且输入信号从第一反相器单元进入,输出信号从第N个反相器单元输出。其中,第二反相器单元的供电由可变电流源It提供,并且第二反相器单元的输出端与第一延迟电容器C1连接,第一延迟电容器C1被配置为连接在第二反相器单元的输出端与接地节点之间。
通过对可变电流源的控制,可以控制对延迟电容器C1的充电时间,从而进一步可以控制电路的延迟时间。
图3示出了根据本实用新型的一个实施例的信号延迟电路的电路示意图。
参考图3,提供了一种信号上升沿延迟电路,其电路结构包括:级联的四个反相器INV1、INV2、INV3和INV4,其中,输入信号从第一反相器INV1输入,输出信号从第四反相器INV4输出。其中,第一反相器INV1、第三反相器INV3以及第四反相器INV4由电源VDD供电。第二反相器INV2的供电由可变电流源It提供。第二反相器INV2的输出到第一延迟电容器C1。可变电流源It被配置为包括晶体管MP1、MP2、MP3、MP4、MP5和MP6的电流镜电路。其中,晶体管MP1和MP2、MP3、MP5构成电流镜的关系,并且可变电流源It通过电流镜支路MP2、MP3、MP5来提供电流It。MP1的参考电流I_ref由其他外部电路提供,例如,由带隙基准源电路提供。假设晶体管MP1、MP2、MP3、MP5的尺寸相同,那么电流I1=I2=I3=I_ref。晶体管MP4和MP6的功能作为开关管,通过控制信号CT1和CT2控制其打开和关断。上述可变电流源It可以为第二反相器INV2提供的电流It范围是I_ref~3_Iref。当输入信号VIN为低电平时,第二反相器输出电压为低电平,第一延迟电容器C1上极板的电位也是低电平。当输入信号VIN由低电平转化为高电平时,第二反相器INV2的输出由低变高,此时可变电流源It会对第一延迟电容器C1进行充电。已知第一延迟电容器的电容值C1和电流值It,可以通过以下公式1计算电容充电时间:
Δt=C1*V/It公式1
其中,V是第二反相器INV2输出高电平时的电压值。通过控制信号CT1和CT2可以调整It的值,进一步可以调整Δt,即,信号上升沿的延迟时间。当输入信号由高电平转换为低电平时,第二反相器INV2输出为低电平,此时第一延迟电容器C1通过第二反相器INV2内部的通路对地迅速放电,下降沿信号没有延迟。图7示出了根据本实用新型的一个实施例的信号延迟电路的电路效果的示意图。参考图7,通过对可变电流源It的电流的控制,可以调整信号上升沿的延迟时间Δt,并且该电路结构对下降沿信号并不会产生延迟。
虽然在本实施例中示出了包括3个电流镜支路的可变电流源It的示例,但是本领域技术人员应该理解,可变电流源It可以被配置为包括m个电流镜支路,以根据延迟电容器或者电路的其他要求来调整延迟时间。在图3的示例中,示出了通过控制信号CT1和CT2来控制作为开关管的晶体管MP4和MP6的断开和导通的电路结构,但是,本领域技术人员应该理解,可以采用其他的开关元件的结构。
图4示出了根据本实用新型的另一个实施例的信号延迟电路的示意图。
参考图4,提供了一种信号下降沿延迟电路,其电路结构包括:级联的两个反相器INV1和INV2,其中,输入信号从第一反相器INV1输入,输出信号从第二反相器INV2输出。第二反相器INV2由电源VDD供电,并且第一反相器INV1的供电由可变电流源It提供。第一反相器INV1的输出端与第一延迟电容器C1,第一延迟电容器C1被配置为连接在第二反相器单元的输出端与接地节点之间。
图5示出了根据本实用新型的另一个实施例的信号延迟电路的电路示意图。
参考图5,可变电流源It由晶体管MP1、MP2、MP3、MP4、MP5和MP6组成。其中MP1和MP2、MP3、MP5构成电流镜的关系。MP1的参考电流I_ref由其他外部电路提供,例如,由带隙基准源电路来提供。假设晶体管MP1、MP2、MP3、MP5的尺寸相同,那么电流I1=I2=I3=I_ref。晶体管MP4和MP6的功能作为开关管,通过控制信号CT1和CT2控制其打开和关断。上述可变电流源It可以为第一反相器INV1提供的电流It范围是I_ref~3_Iref。当输入信号VIN从低电平转换为高电平时,第一反相器INV的输出由高变低,此时第一延迟电容器C1通过第一反相器INV1内部的通路对地迅速放电,信号没有延迟。当输入信号VIN从高电平转换为低电平时,第一反相器的输出由低变高,此时可变电流源It会对第一延迟电容器C1进行充电。已知第一延迟电容器的电容值C1和电流值It,可以通过以下公式2计算电容充电时间:
Δt=C1*V/It公式2
其中,V是第二反相器INV2输出高电平时的电压值。通过控制信号CT1和CT2可以调整It的值,进一步可以调整Δt,即,信号VIN下降沿的延迟时间。图8示出了根据本实用新型的另一个实施例的信号延迟电路的电路效果的示意图。参考图8,通过对可变电流源It的电流的控制,可以调整信号下降沿的延迟时间Δt,并且该电路结构对上升沿信号并不会产生延迟。
图6是示出了根据本实用新型的另一个实施例的信号延迟电路的示意图。
参考图6,以6反相器单元为例来进行说明。通过将本实用新型的上述第一实施例中的上升沿延迟电路和上述第二实施例的下降沿延迟电路串联起来,形成根据本实用新型的信号延迟电路。
其中,第一反相器单元到第六反相器单元串联连接,并且输入信号从第一反相器单元进入,输出信号从第六反相器单元输出。其中,第一反相器INV1、第三反相器INV3、第四反相器INV4、第六反相器INV6通过电源VDD来供电。第二反相器INV2的供电由可变电流源It1提供,并且第二反相器单元的输出端与第一延迟电容器C1连接,第一延迟电容器C1被配置为连接在第二反相器单元的输出端与接地节点之间;第五反相器INV5的供电由可变电流源It2提供,并且第五反相器单元的输出端与第二延迟电容器C2连接,第二延迟电容器C2被配置为连接在第五反相器单元的输出端与接地节点之间。
通过分别对可变电流源It1和It2进行控制,可以控制对第一延迟电容器C1和第二延迟电容器C2的充电时间,从而进一步可以控制电路的上升沿和下降沿的延迟时间。
图9是示出了根据本实用新型的又一个实施例的信号延迟电路的电路效果的示意图。参考图9,通过分别对可变电流源It1和It2的电流进行控制,可以调整信号的上升沿的延迟时间Δt1和下降沿的延迟时间Δt2。
根据本实用新型,提供了一种信号延迟电路,通过控制信号延迟电路中的延迟电容器的充电电流值来实现控制信号延迟时间的功能。
尽管已经用示例性实施例描述了本公开,但是可以向本领域技术人员建议各种改变和修改。本公开旨在涵盖落入所附权利要求范围内的这种改变和修改。
本实用新型中的任何描述都不应被理解为暗示任何特定的元件、步骤或功能是必须包括在权利要求范围内的必要元件。专利主题的范围仅由权利要求限定。
Claims (9)
1.一种信号延迟电路,其特征在于,包括:
串联的N个反相器单元,N是大于1的整数,所述串联的N个反相器单元被配置为从第一反相器单元接收输入信号,并且从第N个反相器单元输出输出信号;
可变电流源,所述可变电流源被配置为为N个反相器单元中的至少一个反相器单元供电;以及
至少一个延迟电容器,所述至少一个延迟电容器被配置为连接在由可变电流源供电的所述至少一个反相器单元的输出端和接地节点之间。
2.根据权利要求1所述的信号延迟电路,其特征在于,所述N个反相器单元中的至少一个反相器单元为N个反相器中的第偶数个反相器单元,以调整信号上升沿的延迟时间。
3.根据权利要求1所述的信号延迟电路,其特征在于,所述N个反相器单元中的至少一个反相器单元为N个反相器中的第奇数个反相器单元,以调整信号下降沿的延迟时间。
4.根据权利要求1所述的信号延迟电路,其特征在于,可变电流源被配置为包括m个电流镜支路的电流镜电路,所述m个电流镜支路中的(m-1)个电流镜支路通过控制信号来导通和关断。
5.根据权利要求4所述的信号延迟电路,其特征在于,所述(m-1)个电流镜支路中的每个包括开关元件,以根据控制信号来导通和关断。
6.根据权利要求4所述的信号延迟电路,其特征在于,所述电流镜电路通过带隙基准源电路提供参考电流。
7.根据权利要求1所述的信号延迟电路,其特征在于,所述N等于4,所述第二反相器单元被配置为由所述可变电流源供电,所述第二反相器单元的输出端被连接到延迟电容器的一端,并且所述延迟电容器的另一端连接到接地节点。
8.根据权利要求1所述的信号延迟电路,其特征在于,所述N等于2,所述第一反相器单元被配置为由所述可变电流源供电,所述第一反相器单元的输出端被连接到延迟电容器的一端,并且所述延迟电容器的另一端连接到接地节点。
9.根据权利要求1所述的信号延迟电路,其特征在于,所述N等于6,所述可变电流源包括第一可变电流源和第二可变电流源,
所述第二反相器单元被配置为由所述第一可变电流源供电,所述第二反相器单元的输出端被连接到第一延迟电容器的一端,并且所述第一延迟电容器的另一端连接到接地节点,以及
所述五反相器单元被配置为由所述第二可变电流源供电,所述第五反相器单元的输出端被连接到第二延迟电容器的一端,并且所述第二延迟电容器的另一端连接到接地节点。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321022986.3U CN219960552U (zh) | 2023-04-28 | 2023-04-28 | 信号延迟电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321022986.3U CN219960552U (zh) | 2023-04-28 | 2023-04-28 | 信号延迟电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219960552U true CN219960552U (zh) | 2023-11-03 |
Family
ID=88542332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321022986.3U Active CN219960552U (zh) | 2023-04-28 | 2023-04-28 | 信号延迟电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219960552U (zh) |
-
2023
- 2023-04-28 CN CN202321022986.3U patent/CN219960552U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230291310A1 (en) | Charge pump circuit, chip, and communication terminal | |
JP2023549414A (ja) | 正負電圧チャージポンプ回路、チップ及び通信端末 | |
US5463353A (en) | Resistorless VCO including current source and sink controlling a current controlled oscillator | |
US10153752B2 (en) | Relaxation oscillator circuit for low frequency and low power dissipation | |
CN110011646A (zh) | 延迟控制电路 | |
CN107317568B (zh) | 消除比较器失调电压的振荡器 | |
CN108494384B (zh) | 一种用于振荡器的修调电路 | |
CN108258897B (zh) | 电荷泵装置和操作电荷泵装置的方法 | |
JP5814542B2 (ja) | 発振回路 | |
CN219960552U (zh) | 信号延迟电路 | |
CN112953526A (zh) | 一种环形振荡电路、方法以及集成芯片 | |
US8466729B2 (en) | Delay cell and digitally controlled oscillator | |
CN111446949B (zh) | 上电复位电路和集成电路 | |
CN114326500B (zh) | 电源电路、fpga电路及光模块 | |
CN115276615A (zh) | 一种输出无毛刺的低占空比误差的时钟信号倍频电路 | |
CN215072364U (zh) | 一种环形振荡电路以及集成芯片 | |
US20210083657A1 (en) | Control circuit for controlling signal rising time and falling time | |
CN108011590A (zh) | 一种高精度低功耗rc振荡器 | |
CN113126534B (zh) | 逻辑控制电路 | |
CN113691220B (zh) | 片上低频振荡器 | |
WO2021142697A1 (zh) | 时钟信号发生器、片内时钟系统及芯片 | |
CN111884629B (zh) | 一种可控的高电源抑制比延迟单元 | |
CN117200700B (zh) | 一种低成本高精度环形振荡器电路及其控制方法 | |
US12113479B2 (en) | Oscillator circuit arrangement | |
CN110932670B (zh) | 振荡器电路以及相关的振荡器装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |