CN219958973U - 晶圆级层叠封装结构和封装产品 - Google Patents
晶圆级层叠封装结构和封装产品 Download PDFInfo
- Publication number
- CN219958973U CN219958973U CN202321267761.4U CN202321267761U CN219958973U CN 219958973 U CN219958973 U CN 219958973U CN 202321267761 U CN202321267761 U CN 202321267761U CN 219958973 U CN219958973 U CN 219958973U
- Authority
- CN
- China
- Prior art keywords
- wafer
- chip
- groove
- package
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 73
- 238000004806 packaging method and process Methods 0.000 claims abstract description 53
- 238000002161 passivation Methods 0.000 claims description 17
- 238000003780 insertion Methods 0.000 claims description 8
- 230000037431 insertion Effects 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000009286 beneficial effect Effects 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 16
- 239000010949 copper Substances 0.000 description 16
- 238000005538 encapsulation Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
Abstract
本公开提供的一种晶圆级层叠封装结构和封装产品,涉及半导体技术领域。该晶圆级层叠封装结构包括第一封装单元和第二封装单元,第一封装单元包括第一晶圆和第一芯片;第一晶圆设有第一布线层,第一布线层和第一芯片电连接;第一晶圆设有金属柱,金属柱与第一布线层连接。第二封装单元包括第二晶圆和第二芯片;第二晶圆设有插孔,金属柱插入插孔中;第二晶圆设于第一芯片远离第一晶圆的一侧。第二晶圆设有第二布线层,第二布线层和第二芯片电连接,且第二布线层与金属柱连接。该封装结构紧凑、可靠性好,芯片集成度高,并且有利于提高封装效率。
Description
技术领域
本实用新型涉及半导体技术领域,具体而言,涉及一种晶圆级层叠封装结构和封装产品。
背景技术
随着电子行业的飞速发展,应用于小型电子产品中的PCB(Printed CircuitBoard,印制电路板),其表面会集成需要单独封装的处理器、存储器及其他微电子芯片。然而,随着小型电子产品的功能不断增多,对于其性能的要求不断提高,位于PCB上方的集成芯片数量也不断增加,到达一定密度之后则难以再增加新的芯片。如果增加PCB的面积则无法满足电子产品小型化的发展需求。
因此,亟需一种可靠的封装结构,在不增加PCB面积的情况下提升芯片的集成密度。
实用新型内容
本实用新型的目的在于提供一种晶圆级层叠封装结构和封装产品,其能够提高芯片封装的密度,结构紧凑,可靠性高。
本实用新型的实施例是这样实现的:
第一方面,本实用新型提供一种晶圆级层叠封装结构,包括:
第一封装单元,所述第一封装单元包括第一晶圆和第一芯片;所述第一晶圆设有第一布线层,所述第一布线层和所述第一芯片电连接;所述第一晶圆设有金属柱,所述金属柱与所述第一布线层连接;
第二封装单元,所述第二封装单元包括第二晶圆和第二芯片;所述第二晶圆设有插孔,所述金属柱插入所述插孔中;所述第二晶圆设于所述第一芯片远离所述第一晶圆的一侧;
所述第二晶圆设有第二布线层,所述第二布线层和所述第二芯片电连接,且所述第二布线层与所述金属柱连接。
在可选的实施方式中,所述第一晶圆设有第一凹槽,所述第一凹槽内设有所述第一布线层;
所述第二晶圆设有第二凹槽,所述第二凹槽和所述插孔连通,所述第二凹槽内设有所述第二布线层。
在可选的实施方式中,所述第一晶圆和所述第二晶圆之间设有塑封体。
在可选的实施方式中,所述塑封体上设有通孔,所述金属柱穿设于所述通孔中。
在可选的实施方式中,所述第二晶圆靠近所述第一芯片的一侧设有钝化层。
在可选的实施方式中,所述钝化层设有第三凹槽,所述第三凹槽与所述通孔连通,所述金属柱依次穿设所述通孔和所述第三凹槽。
在可选的实施方式中,所述第一芯片和所述第一布线层采用金属线电连接;所述第二芯片和所述第二布线层采用金属线电连接。
在可选的实施方式中,还包括第三封装单元,所述第三封装单元叠设于所述第二封装单元远离所述第一封装单元的一侧。
第二方面,本实用新型提供一种封装产品,包括电路板和如前述实施方式中任一项所述的晶圆级层叠封装结构,所述第一封装单元或所述第二封装单元与所述电路板连接。
在可选的实施方式中,所述电路板设有第一连接槽和第二连接槽,所述第一连接槽和所述第二连接槽连通,所述第一连接槽和所述第二连接槽内设有金属层,所述金属层与所述金属柱电连接。
在可选的实施方式中,所述第一连接槽的深度大于所述第二连接槽的深度,所述第一连接槽的位置与所述金属柱的位置对应设置。
本实用新型实施例的有益效果包括:
本实用新型实施例提供的晶圆级层叠封装结构和封装产品,相邻两层封装单元之间采用金属柱和插孔的卯榫结构连接,连接可靠,结构紧凑,并且有利于提高封装效率,实现芯片的高密度封装。这种结构可以无需增加电路板的面积,提升芯片的封装密度,丰富产品的功能。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本实用新型的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本实用新型实施例提供的封装产品的结构示意图;
图2至图6为本实用新型实施例提供的封装产品的制程示意图。
图标:10-封装产品;100-晶圆级层叠封装结构;101-金属层;110-第一封装单元;111-第一芯片;113-金属线;120-第一晶圆;121-第一布线层;123-第一凹槽;130-金属柱;140-钝化层;141-第三凹槽;145-附加钝化层;150-第二封装单元;151-第二芯片;160-第二晶圆;161-插孔;163-第二布线层;165-第二凹槽;170-第三封装单元;180-塑封体;181-通孔;200-电路板;210-第一连接槽;220-第二连接槽。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该实用新型产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
此外,术语“水平”、“竖直”等术语并不表示要求部件绝对水平或悬垂,而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平,并不是表示该结构一定要完全水平,而是可以稍微倾斜。
在本实用新型的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
请参照图1至图6,本实施例提供一种晶圆级层叠封装结构100,应用于封装产品10中,用于和电路板200连接。该晶圆级层叠封装结构100包括第一封装单元110和第二封装单元150,第一封装单元110包括第一晶圆120和第一芯片111;第一晶圆120设有第一布线层121,第一布线层121和第一芯片111电连接;第一晶圆120设有金属柱130,金属柱130与第一布线层121连接。第二封装单元150包括第二晶圆160和第二芯片151;第二晶圆160设有插孔161,金属柱130插入插孔161中;第二晶圆160设于第一芯片111远离第一晶圆120的一侧。第二晶圆160设有第二布线层163,第二布线层163和第二芯片151电连接,且第二布线层163与金属柱130连接。第一封装单元110和第二封装单元150之间采用金属柱130和插孔161的卯榫结构连接,连接可靠,结构紧凑,并且有利于提高封装效率,实现芯片的高密度封装。这种结构可以无需增加电路板200的面积,提升芯片的封装密度,丰富产品的功能。
第一晶圆120设有第一凹槽123,第一凹槽123内设有第一布线层121。第二晶圆160设有第二凹槽165,第二凹槽165和插孔161连通,第二凹槽165内设有第二布线层163。本实施例中,第一凹槽123位于第一芯片111的外围,这样有利于第一布线层121和第一芯片111的电连接。需要说明的是,图中仅展示了剖面结构示意图,在第一芯片111的左右两边分别设置了第一凹槽123,实际产品中,可以沿第一芯片111的四周按需设置第一凹槽123,这里不作具体限定。
类似地,第二晶圆160设有第二凹槽165,第二凹槽165内设有第二布线层163。第二凹槽165和插块连通。第二凹槽165位于第二芯片151的外围,且第二凹槽165相对插孔161更靠近第二芯片151。可以沿第二芯片151的四周按需设置第二凹槽165。
容易理解,第二晶圆160的结构和第一晶圆120的结构相似,第二芯片151和第二晶圆160的连接方式与第一芯片111和第一晶圆120的连接方式相似,这里不再赘述。
本实施例中,第一芯片111和第一布线层121采用金属线113电连接;第二芯片151和第二布线层163采用金属线113电连接。金属线113可以是铜线、铝线或其它导电线。
可选的,第一晶圆120和第二晶圆160之间设有塑封体180。塑封体180用于保护第一芯片111以及金属线113的打线结构。并且,通过在两层封装单元之间填充塑封体180,可以起到良好的支撑作用,封装结构更加稳定。
进一步的,塑封体180上设有通孔181,金属柱130穿设于通孔181中。这样设置,有利于减少封装应力,缓解封装过程中的翘曲现象,并且有利于提高散热性能,导热性更好。本实施例中,通孔181的数量为两个,对称开设在第一芯片111的两侧。当然,在一些实施方式中,通孔181的数量也可以是三个、四个、五个或更多,多个通孔181均匀间隔设于第一芯片111的外围,有利于提高支撑稳定性。
可选的,第二晶圆160靠近第一芯片111的一侧设有钝化层140。钝化层140设有第三凹槽141,第三凹槽141与通孔181连通,金属柱130依次穿设通孔181和第三凹槽141。本实施例中,第三凹槽141的直径大于通孔181的直径,使得金属柱130在第三凹槽141处的直径增大,有利于提升金属柱130和钝化层140之间的结合力,连接更加可靠,结构稳定;同时也便于设置第二布线层163。
可选的,晶圆级层叠封装结构100还包括第三封装单元170,第三封装单元170叠设于第二封装单元150远离第一封装单元110的一侧。第三封装单元170和第二封装单元150连接的方式,与第二封装单元150与第一封装单元110连接的方式一致,这里不作具体限定。第三封装单元170的数量可以是一个或多个,具体数量可以根据实际需要而设定堆叠的层数,该晶圆级层叠封装结构100可以是两层、三层、四层、五层、六层或者更多。
本实用新型实施例提供一种封装产品10,包括电路板200和如前述的晶圆级层叠封装结构100,第一封装单元110或第二封装单元150与电路板200连接。本实施例中,第一封装单元110和电路板200采用卯榫结构键合连接。电路板200连接于第一封装单元110远离第二封装单元150的一侧。
可选的,电路板200设有第一连接槽210和第二连接槽220,第一连接槽210和第二连接槽220连通,第一连接槽210和第二连接槽220内设有金属层101,金属层101与金属柱130电连接。进一步地,第一连接槽210的深度大于第二连接槽220的深度,第一连接槽210的位置与金属柱130的位置对应设置。这样设置,有利于提高电路板200和第一晶圆120的连接结合力,结构更紧凑,连接牢固可靠。
结合图2至图6,本实施例提供的封装产品10,其制作方法如下:
S1:取一块电路板200,即提供一个PCB基板,在电路板200上开设至少两组第一连接槽210和第二连接槽220,第一连接槽210的深度大于第二连接槽220的深度。开槽方式包括但不限于是激光开槽、蚀刻或机械加工等方式。
S2:在第一连接槽210和第二连接槽220内分别电镀金属层101,金属层101材料包括但不限于铜、铝、金、银或其它材料。本实施例中采用金属铜。金属层101填满第一连接槽210和第二连接槽220,金属层101表面与槽口齐平。
S3:在电路板200上覆盖一层带有开口的硅材层,开口与S2中的金属层101对应设置。开口用于露出金属层101。该硅材层可以是第一晶圆120,开口即第一凹槽123。
S4:在硅材层的开口中电镀金属层101,金属层101材料包括但不限于铜、铝、金、银或其它材料。本实施例中采用金属铜。该金属层101作为第一布线层121。开口形状尺寸根据所需的布线层图案来设定。可以理解,该金属层101与S2中的金属层101电连接。
S5:在硅材层上贴装第一芯片111。第一芯片111可以是正装芯片或倒装芯片。本实施例中采用正装芯片。S4中的金属层101位于第一芯片111的外围,且两者采用打金属线113的打线结构实现电连接。并且,在硅材层上涂布塑封体180,以保护第一芯片111和打线结构。
S6:在塑封体180上开设通孔181。通孔181的加工方式包括但不限于是激光开孔、蚀刻或机械加工等方式。
S7:在通孔181中填充铜层,形成金属柱130。可采用电镀等方式形成金属柱130。
S8:在塑封体180远离电路板200的一侧设置钝化层140。其中,钝化层140上设有第三凹槽141。第三凹槽141的位置与金属柱130的位置相对应。本实施例中,第三凹槽141的直径大于通孔181的直径。
S9:在钝化层140的第三凹槽141中设置金属层101。可选地,采用电镀铜的方式形成该金属层101。金属层101与金属柱130连接。
S10:继续在S9的钝化层140上再涂布一层带开口的附加钝化层145。开口直径和通孔181直径大致相等。且开口位置与通孔181位置相对应。
S11:在S10中的开口中电镀金属层101,如铜层。
S12:剥离附加钝化层145,即去除S10中的附加钝化层145。此时,S11中的铜层凸出S8中设置的钝化层140。这样完成第一封装单元110与电路板200的连接以及完成第一芯片111的封装。
S13:插入带有插孔161的硅材层,即第二晶圆160。其中,硅材层上的插孔161大小和位置分别与S11中的铜层的大小和位置对应。铜层插入插孔161中,实现键合连接。
S14:在第二晶圆160上开设第二凹槽165。第二凹槽165位于第一芯片111的外围且位于两个金属柱130之间。本实施例中,第二凹槽165露出S11中铜层的部分侧壁。
S15:在第二凹槽165内电镀第二布线层163。第二布线层163采用金属铜。第二布线层163与S11中铜层的侧壁电连接。
S16:在第二晶圆160上贴装第二芯片151。第二芯片151可以是正装芯片或倒装芯片。本实施例中采用正装芯片。第二布线层163位于第二芯片151的外围,且两者采用打金属线113的打线结构实现电连接。并且,在第二晶圆160上涂布塑封体180,以保护第二芯片151和打线结构。
S17:在S16中形成的塑封体180上开设通孔181。
S18:在S17中的通孔181内电镀金属,形成金属柱130。可选地,采用电镀铜,形成铜柱。
S19:可选地,在第二封装单元150远离第一封装单元110的一侧堆叠第三封装单元170。封装工艺与第二封装单元150的封装工艺一致,即重复上述步骤S8至S18。容易理解,根据所需封装的第三封装单元170的层数N,继续重复N次上述步骤S8至S18。
综上所述,本实用新型实施例提供的晶圆级层叠封装结构100和封装产品10,具有以下几个方面的有益效果:
本实用新型实施例提供的晶圆级层叠封装结构100和封装产品10,相邻两层封装单元之间采用金属柱130和插孔161的卯榫结构连接,连接可靠,结构紧凑,实现了多芯片的封装结构,系统容量大,并且有利于提高封装效率,适应范围广,实现芯片的高密度封装。这种结构可以无需增加电路板200的面积,提升芯片的封装密度,实现较高集成度的微型化封装,丰富产品的功能。能有效提高封装生产效率。此外,由于在塑封体180上开设通孔181,塑封体180的散热性能佳且翘曲具有可控性,因此有利于封装结构的散热以及解决由于塑封造成的翘曲问题。
以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种晶圆级层叠封装结构,其特征在于,包括:
第一封装单元(110),所述第一封装单元(110)包括第一晶圆(120)和第一芯片(111);所述第一晶圆(120)设有第一布线层(121),所述第一布线层(121)和所述第一芯片(111)电连接;所述第一晶圆(120)设有金属柱(130),所述金属柱(130)与所述第一布线层(121)连接;
第二封装单元(150),所述第二封装单元(150)包括第二晶圆(160)和第二芯片(151);所述第二晶圆(160)设有插孔(161),所述金属柱(130)插入所述插孔(161)中;所述第二晶圆(160)设于所述第一芯片(111)远离所述第一晶圆(120)的一侧;
所述第二晶圆(160)设有第二布线层(163),所述第二布线层(163)和所述第二芯片(151)电连接,且所述第二布线层(163)与所述金属柱(130)连接。
2.根据权利要求1所述的晶圆级层叠封装结构,其特征在于,所述第一晶圆(120)设有第一凹槽(123),所述第一凹槽(123)内设有所述第一布线层(121);
所述第二晶圆(160)设有第二凹槽(165),所述第二凹槽(165)和所述插孔(161)连通,所述第二凹槽(165)内设有所述第二布线层(163)。
3.根据权利要求1所述的晶圆级层叠封装结构,其特征在于,所述第一晶圆(120)和所述第二晶圆(160)之间设有塑封体(180)。
4.根据权利要求3所述的晶圆级层叠封装结构,其特征在于,所述塑封体(180)上设有通孔(181),所述金属柱(130)穿设于所述通孔(181)中。
5.根据权利要求4所述的晶圆级层叠封装结构,其特征在于,所述第二晶圆(160)靠近所述第一芯片(111)的一侧设有钝化层(140)。
6.根据权利要求5所述的晶圆级层叠封装结构,其特征在于,所述钝化层(140)设有第三凹槽(141),所述第三凹槽(141)与所述通孔(181)连通,所述金属柱(130)依次穿设所述通孔(181)和所述第三凹槽(141)。
7.根据权利要求1至6中任一项所述的晶圆级层叠封装结构,其特征在于,还包括第三封装单元(170),所述第三封装单元(170)叠设于所述第二封装单元(150)远离所述第一封装单元(110)的一侧。
8.一种封装产品,其特征在于,包括电路板(200)和如权利要求1至7中任一项所述的晶圆级层叠封装结构,所述第一封装单元(110)或所述第二封装单元(150)与所述电路板(200)连接。
9.根据权利要求8所述的封装产品,其特征在于,所述电路板(200)设有第一连接槽(210)和第二连接槽(220),所述第一连接槽(210)和所述第二连接槽(220)连通,所述第一连接槽(210)和所述第二连接槽(220)内设有金属层(101),所述金属层(101)与所述金属柱(130)电连接。
10.根据权利要求9所述的封装产品,其特征在于,所述第一连接槽(210)的深度大于所述第二连接槽(220)的深度,所述第一连接槽(210)的位置与所述金属柱(130)的位置对应设置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321267761.4U CN219958973U (zh) | 2023-05-23 | 2023-05-23 | 晶圆级层叠封装结构和封装产品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321267761.4U CN219958973U (zh) | 2023-05-23 | 2023-05-23 | 晶圆级层叠封装结构和封装产品 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219958973U true CN219958973U (zh) | 2023-11-03 |
Family
ID=88538103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321267761.4U Active CN219958973U (zh) | 2023-05-23 | 2023-05-23 | 晶圆级层叠封装结构和封装产品 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219958973U (zh) |
-
2023
- 2023-05-23 CN CN202321267761.4U patent/CN219958973U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8110909B1 (en) | Semiconductor package including top-surface terminals for mounting another semiconductor package | |
US8319338B1 (en) | Thin stacked interposer package | |
US11152296B2 (en) | Semiconductor package and manufacturing method thereof | |
US8222727B2 (en) | Conductive structures for microfeature devices and methods for fabricating microfeature devices | |
US7564137B2 (en) | Stackable integrated circuit structures and systems devices and methods related thereto | |
US7230330B2 (en) | Semiconductor die packages with recessed interconnecting structures | |
US7071570B2 (en) | Chip scale package and method of fabricating the same | |
US8598696B2 (en) | Multi-surface IC packaging structures | |
CN1983533B (zh) | 用于封装半导体器件的方法 | |
US7226809B2 (en) | Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assemblies and packages including such semiconductor devices or packages and associated methods | |
US6582992B2 (en) | Stackable semiconductor package and wafer level fabrication method | |
US7170158B2 (en) | Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture | |
US4616406A (en) | Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein | |
US6670701B2 (en) | Semiconductor module and electronic component | |
US7829990B1 (en) | Stackable semiconductor package including laminate interposer | |
US20090134528A1 (en) | Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package | |
CN109994438B (zh) | 芯片封装结构及其封装方法 | |
US7781299B2 (en) | Leadframe semiconductor package stand and method for making the same | |
CN111933590B (zh) | 封装结构和封装结构制作方法 | |
US8470640B2 (en) | Method of fabricating stacked semiconductor package with localized cavities for wire bonding | |
CN219958973U (zh) | 晶圆级层叠封装结构和封装产品 | |
CN215220719U (zh) | 一种双面封装结构 | |
CN113270327B (zh) | 主被动器件垂直叠层嵌埋封装结构及其制作方法 | |
US20230115957A1 (en) | Semiconductor packages | |
JP2003133480A (ja) | 半導体装置及び積層型半導体装置並びに半導体装置の製造方法及び積層型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |