CN219936658U - 移位寄存器、栅极驱动电路、显示面板及终端设备 - Google Patents

Abstract

本公开提供一种移位寄存器、栅极驱动电路、显示面板及终端设备。该移位寄存器包括输入子电路(1)，与信号输入端(STV)、第一时钟信号端(CK1)以及第一节点(N1)连接；第一反相器(2)，其输入端与所述第一节点(N1)连接，其输出端与第二节点(N2)连接，第二节点(N2)与第一信号输出端(Nscan)连接；输出子电路(3)，用于在第一节点(N1)的电位的控制下控制第二时钟信号端(CK2)与第二信号输出端(Pscan)连接，还用于在第二节点(N2)的电位的控制下控制第一电源信号端(VGH)与所述第二信号输出端(Pscan)连接。本公开扩大了移位寄存器的使用范围。

Description

移位寄存器、栅极驱动电路、显示面板及终端设备

技术领域

本公开涉及显示技术领域，尤其涉及一种移位寄存器、栅极驱动电路、显示面板及终端设备。

背景技术

栅极驱动电路是有源矩阵有机发光二极体(Active Matrix Organic Light-Emitting Diode，AMOLED)显示中一种重要的辅助电路。现有的栅极驱动电路包括多个级联的移位寄存器。然而，该栅极驱动电路还有待改进。

发明内容

本公开的目的在于提供一种移位寄存器、栅极驱动电路、显示面板及终端设备，扩大了移位寄存器的使用范围。

根据本公开的一个方面，提供一种移位寄存器，包括：

输入子电路，与信号输入端、第一时钟信号端以及第一节点连接，用于在所述第一时钟信号端的电位的控制下控制所述信号输入端与所述第一节点连接；

第一反相器，所述第一反相器的输入端与所述第一节点连接，所述第一反相器的输出端与第二节点连接，所述第二节点与第一信号输出端连接；

输出子电路，与第一电源信号端、第二时钟信号端、所述第一节点、所述第二节点以及第二信号输出端连接，用于在所述第一节点的电位的控制下控制所述第二时钟信号端与所述第二信号输出端连接，还用于在所述第二节点的电位的控制下控制所述第一电源信号端与所述第二信号输出端连接。

可选地，所述第一反相器包括：

第一控制晶体管，所述第一控制晶体管的控制极与所述第一节点连接，所述第一控制晶体管的第一极与第二电源信号端连接，所述第一控制晶体管的第二极与所述第二节点连接；

第二控制晶体管，所述第二控制晶体管的控制极与所述第一节点连接，所述第二控制晶体管的第一极与所述第一电源信号端连接，所述第二控制晶体管的第二极与所述第二节点连接；

其中，所述第一控制晶体管为N型晶体管，所述第二控制晶体管为P型晶体管，所述第一电源信号端的电位高于所述第二电源信号端的电位。

可选地，所述移位寄存器还包括：

第二反相器，所述第二反相器的输入端与所述第二节点连接，所述第二反相器的输出端与第一节点连接。

可选地，所述第二反相器包括：

第三控制晶体管，所述第三控制晶体管的控制极与所述第二节点连接，所述第三控制晶体管的第一极与第二电源信号端连接，所述第三控制晶体管的第二极与所述第一节点连接；

第四控制晶体管，所述第四控制晶体管的控制极与所述第二节点连接，所述第四控制晶体管的第一极与所述第一电源信号端连接，所述第四控制晶体管的第二极与所述第一节点连接；

所述第三控制晶体管为N型晶体管，所述第四控制晶体管为P型晶体管，所述第一电源信号端的电位高于所述第二电源信号端的电位。

可选地，所述移位寄存器还包括：

存储子电路，与所述第二节点连接，用于存储所述第二节点的电位。

可选地，所述存储子电路包括：

第一电容，连接于所述第二节点与所述第一电源信号端之间。

可选地，所述输入子电路包括：

输入晶体管，所述输入晶体管的控制极与所述第一时钟信号端连接，所述输入晶体管的第一极与所述信号输入端连接，所述输入晶体管的第二极与所述第一节点连接。

可选地，所述输出子电路包括：

第一输出晶体管，所述第一输出晶体管的控制极与所述第一节点连接，所述第一输出晶体管的第一极与所述第二时钟信号端连接，所述第一输出晶体管的第二极与所述第二信号输出端连接；

第二输出晶体管，所述第二输出晶体管的控制极与所述第二节点连接，所述第二输出晶体管的第一极与所述第一电源信号端连接，所述第二输出晶体管的第二极与所述第二信号输出端连接；

第二电容，连接于所述第二信号输出端与所述第一节点之间。

可选地，所述输出子电路还包括：

常开晶体管，所述常开晶体管的第一极与所述第一节点连接，所述常开晶体管的第二极与所述第一输出晶体管的控制极连接。

根据本公开的一个方面，提供一种栅极驱动电路，包括所述的移位寄存器。

根据本公开的一个方面，提供一种显示面板，包括所述的栅极驱动电路。

根据本公开的一个方面，提供一种终端设备，包括权所述的显示面板。

本公开的移位寄存器、栅极驱动电路、显示面板及终端设备，通过输入子电路可以控制第一节点的电位，由于第一反相器的输入端与第一节点连接，第一反相器的输出端与第二节点连接，从而使第一反相器可以根据第一节点的电位控制第二节点的电位，由于第二节点与第一信号输出端连接，进而可以控制第一信号输出端的输出信号；同时，输出子电路可以通过第一节点以及第二节点的电位控制第二信号输出端的电位，从而可以控制第二信号输出端的输出信号；综上可知，本公开的移位寄存器通过第一信号输出端和第二信号输出端可以输出两路信号，扩大了移位寄存器的使用范围。

附图说明

图1是本公开实施方式的移位寄存器的框图。

图2是本公开实施方式的移位寄存器的电路图。

图3是本公开实施方式的移位寄存器的工作时序图。

附图标记说明：STV、信号输入端；CK1、第一时钟信号端；CK2、第二时钟信号端；VGH、第一电源信号端；VGL、第二电源信号端；Nscan、第一信号输出端；Pscan、第二信号输出端；C1、第一电容；C2、第二电容；N1、第一节点；N2、第二节点；T1、输入晶体管；T2、第一控制晶体管；T3、第二控制晶体管；T4、第三控制晶体管；T5、第四控制晶体管；T6、常开晶体管；T7、第二输出晶体管；T8、第一输出晶体管；1、输入子电路；2、第一反相器；3、输出子电路；4、第二反相器；5、存储子电路。

具体实施方式

这里将详细地对示例性实施方式进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施方式中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。

在本公开使用的术语是仅仅出于描述特定实施方式的目的，而非旨在限制本公开。除非另作定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本公开说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

本公开中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本公开实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。

在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。

本公开实施方式提供一种移位寄存器。如图1和图2所示，该移位寄存器可以包括输入子电路1、第一反相器2以及输出子电路3，其中：

该输入子电路1与信号输入端STV、第一时钟信号端CK1以及第一节点N1连接，用于在第一时钟信号端CK1的电位的控制下控制信号输入端STV与第一节点N1连接。该第一反相器2的输入端与第一节点N1连接，第一反相器2的输出端与第二节点N2连接，第二节点N2与第一信号输出端Nscan连接。该输出子电路3与第一电源信号端VGH、第二时钟信号端CK2、第一节点N1、第二节点N2以及第二信号输出端Pscan连接，用于在第一节点N1的电位的控制下控制第二时钟信号端CK2与第二信号输出端Pscan连接，还用于在第二节点N2的电位的控制下控制第一电源信号端VGH与第二信号输出端Pscan连接。

本公开实施方式的移位寄存器，通过输入子电路1可以控制第一节点N1的电位，由于第一反相器2的输入端与第一节点N1连接，第一反相器2的输出端与第二节点N2连接，从而使第一反相器2可以根据第一节点N1的电位控制第二节点N2的电位，由于第二节点N2与第一信号输出端Nscan连接，进而可以控制第一信号输出端Nscan的输出信号；同时，输出子电路3可以通过第一节点N1以及第二节点N2的电位控制第二信号输出端Pscan的电位，从而可以控制第二信号输出端Pscan的输出信号；综上可知，本公开的移位寄存器通过第一信号输出端Nscan和第二信号输出端Pscan可以输出两路信号，扩大了移位寄存器的使用范围。

下面对本公开实施方式的移位寄存器的各部分进行详细说明：

该输入子电路1与信号输入端STV、第一时钟信号端CK1以及第一节点N1连接，用于在第一时钟信号端CK1的电位的控制下控制信号输入端STV与第一节点N1连接。其中，该信号输入端STV可以为级联信号输入端。举例而言，该输入子电路1可以包括输入晶体管T1。该输入晶体管T1的控制极与第一时钟信号端CK1连接，输入晶体管T1的第一极与信号输入端STV连接，输入晶体管T1的第二极与第一节点N1连接。该输入晶体管T1可以为P型晶体管，其有源层的材料可以为多晶硅。

该第一反相器2的输入端与第一节点N1连接，第一反相器2的输出端与第二节点N2连接，第二节点N2与第一信号输出端Nscan连接，该第一反相器2可以控制第一节点N1的相位与第二节点N2的相位相反。举例而言，该第一反相器2可以包括第一控制晶体管T2和第二控制晶体管T3。该第一控制晶体管T2的控制极与第一节点N1连接，第一控制晶体管T2的第一极与第二电源信号端VGL连接，第一控制晶体管T2的第二极与第二节点N2连接。该第二控制晶体管T3的控制极与第一节点N1连接，第二控制晶体管T3的第一极与第一电源信号端VGH连接，第二控制晶体管T3的第二极与第二节点N2连接。该第一控制晶体管T2可以为N型晶体管，其有源层可以为氧化物，例如铟镓氧化锌(IGZO)。该第二控制晶体管T3可以为P型晶体管，其有源层可以为多晶硅。该第一电源信号端VGH的电位可以高于第二电源信号端VGL的电位，例如，第一电源信号端VGH为能够恒定输出高电压的信号端，第二电源信号端VGL为能够恒定输出低电压的信号端。

该输出子电路3与第一电源信号端VGH、第二时钟信号端CK2、第一节点N1、第二节点N2以及第二信号输出端Pscan连接，用于在第一节点N1的电位的控制下控制第二时钟信号端CK2与第二信号输出端Pscan连接，还用于在第二节点N2的电位的控制下控制第一电源信号端VGH与第二信号输出端Pscan连接。举例而言，该输出子电路3可以包括第一输出晶体管T8、第二输出晶体管T7以及第二电容C2。该第一输出晶体管T8的控制极与第一节点N1连接，第一输出晶体管T8的第一极与第二时钟信号端CK2连接，第一输出晶体管T8的第二极与第二信号输出端Pscan连接。该第一输出晶体管T8可以为P型晶体管，其有源层的材料可以为多晶硅。该第二输出晶体管T7的控制极与第二节点N2连接，第二输出晶体管T7的第一极与第一电源信号端VGH连接，第二输出晶体管T7的第二极与第二信号输出端Pscan连接。该第二输出晶体管T7可以为P型晶体管，其有源层的材料可以为多晶硅。该第二电容C2可以连接于第二信号输出端Pscan与第一节点N1之间。本公开的输出子电路3还可以包括常开晶体管T6。该常开晶体管T6的第一极与第一节点N1连接，常开晶体管T6的第二极与第一输出晶体管T8的控制极连接，该常开晶体管T6的控制极与第二电源信号端VGL连接。该常开晶体管T6可以为P型晶体管，其有源层的材料可以为多晶硅。

本公开的移位寄存器还可以包括第二反相器4。该第二反相器4的输入端与第二节点N2连接，第二反相器4的输出端与第一节点N1连接，该第二反相器4可以控制第一节点N1的相位与第二节点N2的相位相反。举例而言，该第二反相器4可以包括第三控制晶体管T4和第四控制晶体管T5。该第三控制晶体管T4的控制极与第二节点N2连接，第三控制晶体管T4的第一极与第二电源信号端VGL连接，第三控制晶体管T4的第二极与第一节点N1连接。该第四控制晶体管T5的控制极与第二节点N2连接，第四控制晶体管T5的第一极与第一电源信号端VGH连接，第四控制晶体管T5的第二极与第一节点N1连接。其中，该第三控制晶体管T4可以为N型晶体管，第四控制晶体管T5可以为P型晶体管。

本公开的移位寄存器还可以包括存储子电路5。该存储子电路5与第二节点N2连接，用于存储第二节点N2的电位。举例而言，该存储子电路5可以包括第一电容C1。该第一电容C1可以连接于第二节点N2与第一电源信号端VGH之间。

下面结合图3所示的移位寄存器的工作时序图对图2中的移位寄存器的工作过程加以详细的说明，以上述的第一控制晶体管T2和第三控制晶体管T4为N型晶体管且其余晶体管为P型晶体管为例，N型晶体管的导通电位均为高电位，P型晶体管的导通电位为低电位。

在t1阶段，第一时钟信号端CK1为低，第二时钟信号端CK2为高，信号输入端STV为低，输入晶体管T1导通，第一节点N1为低，第一输出晶体管T8导通，第二时钟信号端CK2与第二信号输出端Pscan连接，第二信号输出端Pscan为高；第一控制晶体管T2关断，第二控制晶体管T3导通，第二节点N2与第一电源信号端VGH连接，第二节点N2为高，第一信号输出端Nscan为高，第二输出晶体管T7关断；第三控制晶体管T4导通，第四控制晶体管T5关断，第二电源信号端VGL与第一节点N1连接，保持第一节点N1为低。

在t2阶段，第一时钟信号端CK1为高，输入晶体管T1关断，第一节点N1浮空(floating)，保持为低，第一输出晶体管T8导通，第二时钟信号端CK2为低，在第二电容C2的耦合作用下，第一节点N1进一步拉低，第二信号输出端Pscan为低；第一控制晶体管T2关断，第二控制晶体管T3导通，第二节点N2与第一电源信号端VGH连接，第二节点N2保持为高，第一信号输出端Nscan保持为高。

在t3阶段，第一时钟信号端CK1为高，输入晶体管T1关断，第一节点N1浮空(floating)，保持为低，第一输出晶体管T8导通，第二时钟信号端CK2跳变为高，第二信号输出端Pscan为高，在第二电容C2的耦合作用下，第一节点N1被拉高；第一控制晶体管T2关断，第二控制晶体管T3导通，第二节点N2与第一电源信号端VGH连接，第二节点N2保持为高，第一信号输出端Nscan保持为高。

在t4阶段，第一时钟信号端CK1跳变为低，信号输入端STV为高，输入晶体管T1导通，第一节点N1与信号输入端STV连接，第一节点N1为高，第一输出晶体管T8关断；第一控制晶体管T2导通，第二控制晶体管T3关断，第二节点N2与第二电源信号端VGL连接，第二节点N2为低，第一信号输出端Nscan为低；第二输出晶体管T7导通，第二信号输出端Pscan与第一电源信号端VGH连接，第二信号输出端Pscan为高。需要说明的是，在t4阶段，第一信号输出端Nscan以及第二信号输出端Pscan的电位由第一节点N1控制，由于信号输入端STV保持为高，在第一时钟信号端CK1为低时，第一节点N1与信号输入端STV连接，被写入高电位；在第一时钟信号端CK1为高时，输入晶体管T1关断，第一节点N1浮空(floating)，保持为高。

相关技术中，高脉冲由一种移位寄存器输出，低脉冲由另一种移位寄存器输出，即相关技术需要设置两种移位寄存器，由本公开的移位寄存器的工作过程可知，本公开的移位寄存器的第一信号输出端Nscan可以输出高脉冲，第二信号输出端Pscan可以输出低脉冲，无需设置两种移位寄存器，节省了电路结构，且由于移位寄存器一般设置于显示面板的边框区，在电路结构节省的情况下，易于实现窄边框。

本公开实施方式还提供一种栅极驱动电路。该栅极驱动电路可以包括多个级联的上述任一实施方式的移位寄存器。

本公开实施方式还提供一种显示面板。该显示面板可以包括上述实施方式的栅极驱动电路。

本公开实施方式还提供一种终端设备。该终端设备可以包括上述的显示面板。该终端设备可以为手机、电脑、电视等。

本公开实施方式提供的移位寄存器、栅极驱动电路、显示面板及终端设备属于同一发明构思，相关细节及有益效果的描述可互相参见，不再进行赘述。

以上仅是本公开的较佳实施方式而已，并非对本公开做任何形式上的限制，虽然本公开已以较佳实施方式揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施方式所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。

Claims (12)

1.一种移位寄存器，其特征在于，包括：

输入子电路(1)，与信号输入端(STV)、第一时钟信号端(CK1)以及第一节点(N1)连接，用于在所述第一时钟信号端(CK1)的电位的控制下控制所述信号输入端(STV)与所述第一节点(N1)连接；

第一反相器(2)，所述第一反相器(2)的输入端与所述第一节点(N1)连接，所述第一反相器(2)的输出端与第二节点(N2)连接，所述第二节点(N2)与第一信号输出端(Nscan)连接；

输出子电路(3)，与第一电源信号端(VGH)、第二时钟信号端(CK2)、所述第一节点(N1)、所述第二节点(N2)以及第二信号输出端(Pscan)连接，用于在所述第一节点(N1)的电位的控制下控制所述第二时钟信号端(CK2)与所述第二信号输出端(Pscan)连接，还用于在所述第二节点(N2)的电位的控制下控制所述第一电源信号端(VGH)与所述第二信号输出端(Pscan)连接。

2.根据权利要求1所述的移位寄存器，其特征在于，所述第一反相器(2)包括：

第一控制晶体管(T2)，所述第一控制晶体管(T2)的控制极与所述第一节点(N1)连接，所述第一控制晶体管(T2)的第一极与第二电源信号端(VGL)连接，所述第一控制晶体管(T2)的第二极与所述第二节点(N2)连接；

第二控制晶体管(T3)，所述第二控制晶体管(T3)的控制极与所述第一节点(N1)连接，所述第二控制晶体管(T3)的第一极与所述第一电源信号端(VGH)连接，所述第二控制晶体管(T3)的第二极与所述第二节点(N2)连接；

其中，所述第一控制晶体管(T2)为N型晶体管，所述第二控制晶体管(T3)为P型晶体管，所述第一电源信号端(VGH)的电位高于所述第二电源信号端(VGL)的电位。

3.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括：

第二反相器(4)，所述第二反相器(4)的输入端与所述第二节点(N2)连接，所述第二反相器(4)的输出端与第一节点(N1)连接。

4.根据权利要求3所述的移位寄存器，其特征在于，所述第二反相器(4)包括：

第三控制晶体管(T4)，所述第三控制晶体管(T4)的控制极与所述第二节点(N2)连接，所述第三控制晶体管(T4)的第一极与第二电源信号端(VGL)连接，所述第三控制晶体管(T4)的第二极与所述第一节点(N1)连接；

第四控制晶体管(T5)，所述第四控制晶体管(T5)的控制极与所述第二节点(N2)连接，所述第四控制晶体管(T5)的第一极与所述第一电源信号端(VGH)连接，所述第四控制晶体管(T5)的第二极与所述第一节点(N1)连接；

所述第三控制晶体管(T4)为N型晶体管，所述第四控制晶体管(T5)为P型晶体管，所述第一电源信号端(VGH)的电位高于所述第二电源信号端(VGL)的电位。

5.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括：

存储子电路(5)，与所述第二节点(N2)连接，用于存储所述第二节点(N2)的电位。

6.根据权利要求5所述的移位寄存器，其特征在于，所述存储子电路(5)包括：

第一电容(C1)，连接于所述第二节点(N2)与所述第一电源信号端(VGH)之间。

7.根据权利要求1所述的移位寄存器，其特征在于，所述输入子电路(1)包括：

输入晶体管(T1)，所述输入晶体管(T1)的控制极与所述第一时钟信号端(CK1)连接，所述输入晶体管(T1)的第一极与所述信号输入端(STV)连接，所述输入晶体管(T1)的第二极与所述第一节点(N1)连接。

8.根据权利要求1所述的移位寄存器，其特征在于，所述输出子电路(3)包括：

第一输出晶体管(T8)，所述第一输出晶体管(T8)的控制极与所述第一节点(N1)连接，所述第一输出晶体管(T8)的第一极与所述第二时钟信号端(CK2)连接，所述第一输出晶体管(T8)的第二极与所述第二信号输出端(Pscan)连接；

第二输出晶体管(T7)，所述第二输出晶体管(T7)的控制极与所述第二节点(N2)连接，所述第二输出晶体管(T7)的第一极与所述第一电源信号端(VGH)连接，所述第二输出晶体管(T7)的第二极与所述第二信号输出端(Pscan)连接；

第二电容(C2)，连接于所述第二信号输出端(Pscan)与所述第一节点(N1)之间。

9.根据权利要求8所述的移位寄存器，其特征在于，所述输出子电路(3)还包括：

常开晶体管(T6)，所述常开晶体管(T6)的第一极与所述第一节点(N1)连接，所述常开晶体管(T6)的第二极与所述第一输出晶体管(T8)的控制极连接。

10.一种栅极驱动电路，其特征在于，包括权利要求1-9任一项所述的移位寄存器。

11.一种显示面板，其特征在于，包括权利要求10所述的栅极驱动电路。

12.一种终端设备，其特征在于，包括权利要求11所述的显示面板。