KR101937064B1 - 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 - Google Patents
저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 Download PDFInfo
- Publication number
- KR101937064B1 KR101937064B1 KR1020177007070A KR20177007070A KR101937064B1 KR 101937064 B1 KR101937064 B1 KR 101937064B1 KR 1020177007070 A KR1020177007070 A KR 1020177007070A KR 20177007070 A KR20177007070 A KR 20177007070A KR 101937064 B1 KR101937064 B1 KR 101937064B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrically connected
- transistor
- node
- potential
- pull
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Abstract
캐스케이디드(cascaded) 복수의 GOA 유닛을 포함하며, 제N 단계 GOA 유닛은 풀업 제어파트(100), 풀업파트(200), 제1 풀다운파트(400) 및 풀다운 유지회로파트(500)를 포함하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로에 있어서, 상기 풀다운 유지회로파트(500)는 고저(高低)전위 반대방향 설계를 채택하며, 순차적으로 낮아지는 제1, 제2, 제3 직류 정전압 저전위(VSS1, VSS2, VSS3) 및 직류 정전압 고전위(H)를 설정하여, 저온 폴리 실리콘 반도체 박막 트랜지스터의 자체적 특성이 GOA구동회로에 대한 영향문제를 해결할 수 있으며, 특히, 누전문제로 인한 GOA기능성 불량문제를 해결할 수 있으며; 또한, 현재 저온 폴리 실리콘 반도체 박막 트랜지스터의 GOA회로 중 풀다운 유지회로파트가 작용하지 않은 기간에서 제2 노드의 전위가 상대적으로 높은 위치에 처하지 못하는 문제를 해결하여 제1 노드(Q(N))와 출력단(G(N))의 저 전위를 효율적으로 유지한다.
Description
본 발명은 디스플레이 분야에 관한 것이며, 특히 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로에 관한 것이다.
GOA(Gate Drive On Array)는 박막 트랜지스터(thin film transistor, TFT) 액정 디스플레이 어레이(Array) 제작 프로세스를 이용하여 게이트 전극 구동기기를 박막 트랜지스터 어레이 기판에 제작하여 라인 순서대로 스캔하는 것을 구현한 구동방식이다.
일반적으로, GOA회로는 주로 풀업파트(Pull-up part), 풀업제어파트(Pull-up control part), 하향 전송파트(Transfer part), 풀다운파트(Pull-down part), 풀다운 유지회로파트(Pull-down Holding part) 및 전위 상승을 책임지는 부스트파트(Boost part)로 구성되며, 부스트파트는 일반적으로 부트스트랩(bootstrap) 커패시터로 구성된다.
풀업파트는 주로 입력된 클럭 신호(Clock)를 박막 트랜지스터의 게이트 전극으로 출력하여 액정 디스플레이의 구동신호로 사용되는 것을 책임진다. 제어파트는 주로 풀업파트를 활성화시키는 것을 책임지며, 일반적으로 전 단계 GOA회로로부터 전달받은 신호로 작동된다. 풀다운파트는 주로 스캔신호를 출력한 후, 스캔신호(즉, 박막 트랜지스터의 게이트 전극의 전위)를 신속하게 낮은 레벨로 풀다운시키는 것을 책임진다. 풀다운 유지회로파트는 주로 스캔신호와 풀업파트의 신호를 비활성화 상태를 유지하도록 (즉, 설정된 네거티브전위) 책임진다. 부스트파트는 주로 풀업파트의 전위에 대하여 2차 상승시켜 풀업파트의 정상적 출력을 확보하는 것을 책임진다.
저온 폴리 실리콘(Low Temperature Poly-silicon, LTPS) 반도체 박막 트랜지스터의 발전에 따라 LTPS-TFT 액정 디스플레이도 점차적으로 주목을 받고 있다.
LTPS-TFT 액정 디스플레이는 고해상도, 신속한 반응, 고선명도, 높은 구경비 등 장점을 구비한다. 저온 폴리 실리콘은 비정질 실리콘(a-Si)에 비하여 배열이 순서를 갖고 있으며 저온 폴리 실리콘 반도체 자체는 초고 전자이동성을 구비하며, 비정질 실리콘 반도체에 비해 상대적으로 100배 이상이 더 높으므로, GOA기술을 채택하여 게이트 전극 구동기기를 박막 트랜지스터 어레이 기판에 제작하여 시스템을 통합하는 목적을 당성하고, 공간을 절약하고 또한 구동IC의 비용을 절감한다. 그러나, 종래 기술에서 저온 폴리 실리콘 반도체 박막 트랜지스터의 GOA회로에 대한 개발이 적극적으로 이루어 지지 않았으며, 특히, 저온 폴리 실리콘 반도체 박막 트랜지스터의 전기적 특성으로 인한 많은 문제들을 극복해야 한다. 예를 들면, 전통적인 비정질 실리콘 반도체 박막 트랜지스터의 전기적 특성 중 임계치 전압은 일반적으로 0V보다 크며, 또한 부 임계치 영역의 전압은 전류에 비해 스윙이 상대적으로 크고, 그러나 저온 폴리 실리콘 반도체 박막 트랜지스터의 임계치 전압 값은 상대적으로 낮다(일반적으로 약 0V). 또한 부 임계치 영역의 스윙이 상대적으로 작으며, 그러나 GOA회로는 비활성화 상태인 경우 많은 소자들의 운영은 임계치 전압과 근사하며, 심지어 임계치 전압보다 높을 수 있다. 이렇게 된 경우, 회로 중 TFT의 누전과 작업 전류의 이동으로 LTPS GOA회로설계를 어렵게 만든다. 비정질 실리콘 반도체에 적용이 가능한 많는 스캔 구동회로가 저온 폴리 실리콘 반도체의 행 스캔구동 회로에 쉽게 적용할 수 없으며, 일부의 기능성 문제가 존재할 수 있으며, 그러므로 LTPS GOA회로가 작동할 수 없는 것을 직접적으로 초래하며, 따라서 회로설계시 저온 폴리 실리콘 반도체 박막 트랜지스터의 자체의 특성이 GOA회로에 대한 영향을 반드시 고려하야 한다.
본 발명은 저온 폴리 실리콘 반도체 박막 트랜지스터의 자체 특성이 GOA구동 회로에 대한 영향 문제 특히, 누전문제로 인한 GOA기능성 불량문제를 해결하고; 현재 저온 폴리 실리콘 반도체 박막 트랜지스터의 GOA회로 중 풀다운 유지회로파트가 작용하지 않은 기간에서 제2 노드의 전위가 상대적으로 높은 위치에 처하지 못하는 문제를 해결하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로를 제공하는데 있다.
상기 과제를 달성하기 위해, 본발명은 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로를 제공하였으며, 이는 캐스케이디드(cascaded) 복수의 GOA 유닛을 포함하며, N을 정수로 설정하면, 제N 단계 GOA 유닛은 풀업 제어파트, 풀업파트, 제1 풀다운파트 및 풀다운 유지회로파트를 포함하며;
상기 풀업 제어파트는 게이트 전극과 소스 전극은 모두 상기 제N단계 GOA 유닛의 전 단계인 제N-1단계 GOA유닛의 출력단에 전기적으로 연결되고, 드레인 전극은 제1 노드에 전기적으로 연결되는 제1 트랜지스터를 포함하며;
상기 풀업파트는 게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제1 클럭 구동신호에 전기적으로 연결되고, 드레인 전극은 출력단에 전기적으로 연결되는 제2 트랜지스터를 포함하며;
상기 풀다운 유지회로파트는 상기 제1 노드, 출력단, 직류 정전압 고전위 및 제1, 제2, 및 제3 직류 정전압 저전위에 전기적으로 연결되며;
상기 풀다운 유지회로파트는 고저전위 반 방향 설계를 채택하며, 게이트 전극과 소스 전극은 모두 직류 정전압고전위에 전기적으로 연결되고, 드레인 전극은 제5 트랜지스터의 소스 전극에 전기적으로 연결되는 제3 트랜지스터;
게이트 전극은 제3 트랜지스터의 드레인 전극에 전기적으로 연결되고, 소스 전극은 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제2 노드에 전기적으로 연결되는 제4 트랜지스터;
게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제3 트랜지스터의 드레인 전극에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위에 전기적으로 연결되는 제5 트랜지스터;
게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제2 노드에 전기적으로 연결되고, 드레인 전극은 제8 트랜지스터의 소스 전극에 전기적으로 연결되는 제6 트랜지스터;
게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제6 트랜지스터의 드레인 전극에 전기적으로 연결되고, 드레인 전극은 제3 직류 정전압 저전위에 전기적으로 연결되는 제8 트랜지스터;
게이트 전극은 제2 노드에 전기적으로 연결되고, 소스 전극은 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제6 트랜지스터의 드레인 전극에 전기적으로 연결되는 제10 트랜지스터;
게이트 전극은 제2 노드에 전기적으로 연결되고, 소스 전극은 제1 노드에 전기적으로 연결되고, 드레인 전극은 제2 직류 정전압 저전위에 전기적으로 연결되는 제12 트랜지스터;
게이트 전극은 제2 노드에 전기적으로 연결되고, 소스 전극은 출력단에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위에 전기적으로 연결되는 제13 트랜지스터를 포함하며;
상기 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터, 제6 트랜지스터는 정방형 고전위를 제공하여, 제12 트랜지스터와 제13 트랜지스터의 활성화에 사용되며; 상기 제8 트랜지스터는 작용기간의 네거티브 전위의 반대방향 부트스트랩을 구성하여, 작용기간에서 제2 노드에게 더 낮은 전위를 제공하는데 사용되며; 직류 정전압 고전위를 이용하여 작용하지 않은 기간에서 제2 노드로 적당한 고전위를 제공하여 제1 노드와 출력단이 저 전위를 유지하도록 하며;
상기 제1 풀다운파트는 상기 제1 노드, 제2 클럭 구동신호 및 제2 직류 정전압 저전위에 전기적으로 연결되고, 상기 제1 풀다운파트는 제2 클럭 구동신호에 의하여 상기 제1 노드의 전위를 상기 제2 직류 정전압 저전위까지 풀다운 시키며;
상기 제1 풀다운파트는 게이트 전극은 제2 클럭 구동신호에 전기적으로 연결되고, 소스 전극은 제1 노드에 전기적으로 연결되고, 드레인 전극은 제2 직류 정전압 저전위에 전기적으로 연결되는 제14 트랜지스터를 포함하며;
상기 제2 직류 정전압 저전위는 제3 직류 정전압 저전위보다 크고, 제1 직류 정전압 저전위보다 작다.
상기 풀다운 유지회로 파트는 게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제10 트랜지스터의 게이트 전극에 전기적으로 연결되고, 드레인 전극은 제3 직류 정전압 저전위에 전기적으로 연결되는 제9 트랜지스터; 게이트 전극과 소스 전극은 모두 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제10 트랜지스터의 게이트 전극에 전기적으로 연결되는 제11 트랜지스터를 더 포함하며, 제10 트랜지스터의 게이트 전극은 제2 노드와 연결이 끊겨 있다.
상기 제4 트랜지스터, 제6 트랜지스터는 제8 트랜지스터와 직렬로 연결된다.
상기 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로는 상기 제1 노드와 출력단 사이에 전기적으로 연결되어 상기 제1 노드의 전위를 상승시키는 부스트파트를 더 포함한다.
상기 부스트파트는 일단은 제1 노드에 전기적으로 연결되고, 타단은 출력단에 전기적으로 연결되는 커패시터를 포함한다.
제1 클럭 구동신호와 제2 클럭 구동신호의 파형 듀티비는 50/50보다 작으며; 제2 클럭 구동신호의 고전위 기간에서 상기 제14 트랜지스터는 상기 제1 노드의 전위를 상기 제2직류 정전압 저전위로 풀다운시킨다.
상기 제1 노드의 신호출력파형은 제1 클럭 구동신호와 제2 클럭 구동신호의 파형 듀티비의 변화에 따라 변화한다.
상기 제1 노드의 신호출력파형은 "凸"자형으로 나타난다.
상기 GOA회로의 제1단계 연결관계에서, 제1 트랜지스터의 게이트 전극과 소스 전극은 모두 회로의 작동신호단에 전기적으로 연결된다.
상기 GOA회로는 출력단의 출력신호를 상하 단계 전송신호로 사용한다.
본 발명의 유익한 효과는 다음과 같다. 즉, 본 발명에서 제공하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로는 풀다운 유지회로파트에서 고저(高低)전위 반 방향 설계를 채택하며, 순차적으로 낮아지는 제1, 제2, 제3 직류 정전압 저전위 및 직류 정전압 고전위를 설정하여, 저온 폴리 실리콘 반도체 박막 트랜지스터의 자체적 특성이 GOA구동회로에 대한 영향문제를 해결할 수 있으며, 특히, 누전문제로 인한 GOA기능성 불량문제를 해결할 수 있으며; 또한, 현재 저온 폴리 실리콘 반도체 박막 트랜지스터의 GOA회로 중 풀다운 유지회로파트가 작용하지 않은 기간에서 제2 노드의 전위가 상대적으로 높은 위치에 처하지 못하는 문제를 해결하여 제1 노드와 출력단의 저 전위를 효율적으로 유지한다.
이하는 첨부한 도면을 결합하여 본 발명의 구체적 실시방식에 대하여 상세한 설명을 통해 본 발명의 기술방안과 기타 유익한 효과들이 명확하게 나타나게 한다.
첨부한 도면에서,
도 1은 본 발명의 일 실시예에 따른 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 일 실시예의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 제1단계 연결관계의 회로도이다.
도 3은 본 발명의 다른 일 실시예에 따른 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 회로도이다.
도 4는 본 발명의 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 제1 종류의 파형설정 및 핵심 노드의 출력파형도이다.
도 5는 본 발명의 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 제2 종류의 파형설정 및 핵심 노드의 출력파형도이다.
첨부한 도면에서,
도 1은 본 발명의 일 실시예에 따른 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 일 실시예의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 제1단계 연결관계의 회로도이다.
도 3은 본 발명의 다른 일 실시예에 따른 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 회로도이다.
도 4는 본 발명의 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 제1 종류의 파형설정 및 핵심 노드의 출력파형도이다.
도 5는 본 발명의 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 제2 종류의 파형설정 및 핵심 노드의 출력파형도이다.
본 발명에서 채택한 기술수단 및 그 효과를 더 구체적으로 설명하기 위하여, 이하에서는 본 발명의 바람직한 실시예와 첨부한 도면을 결합하여 상세설명을 한다.
도 1 내지 2를 참조하면, 본 발명은 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로를 제공한다. 도 1에서 도시된 바와 같이, 상기 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로는 캐스케이디드(cascaded) 복수의 GOA 유닛을 포함하며, N을 정수로 설정하면, 제N 단계 GOA 유닛은 풀업 제어파트(100), 풀업파트(200), 제1 풀다운파트(400) 및 풀다운 유지회로파트(500)를 포함하고, 부스트파트(300)도 포함할 수 있다.
상기 풀업 제어파트(100)는 게이트 전극과 소스 전극은 모두 상기 제N단계 GOA유닛의 전 단계인 제N-1 단계 GOA유닛의 출력단(G(N-1)), 드레인 전극은 제1 노드(Q(N))에 전기적으로 연결되는 제1 트랜지스터(T1)를 포함한다.
상기 풀업파트(200)는 게이트 전극은 제1 노드(Q(N))에 전기적으로 연결되고, 소스 전극은 제1 클럭 구동신호(CKN)에 전기적으로 연결되고, 드레인 전극은 출력단(G(N))에 전기적으로 연결되는 제2 트랜지스터(T2)를 포함한다.
상기 부스트파트(300)는 일단은 제1 노드(Q(N))에 전기적으로 연결되고, 타단은 출력단(G(N))에 전기적으로 연결되는 커패시터(Cb)를 포함한다.
상기 풀다운 유지회로파트(500)는 상기 제1 노드(Q(N)), 출력단(G(N)), 직류 정전압 고전위(H), 및 제1, 제2, 및 제3 직류 정전압 저전위(VSS1, VSS2, VSS3)에 전기적으로 연결된다. 구체적으로, 상기 풀다운 유지회로파트(500)는 게이트 전극과 소스 전극은 모두 직류 정전압 고전위(H)에 전기적으로 연결되고, 드레인 전극은 제5 트랜지스터(T5)의 소스 전극에 전기적으로 연결되는 제3 트랜지스터(T3); 게이트 전극은 제3 트랜지스터(T3)의 드레인 전극에 전기적으로 연결되고, 소스 전극은 직류 정전압 고전위(H)에 전기적으로 연결되고, 드레인 전극은 제2 노드(P(N))에 전기적으로 연결되는 제4 트랜지스터(T4); 게이트 전극은 제1 노드(Q(N))에 전기적으로 연결되고, 소스 전극은 제3 트랜지스터(T3)의 드레인 전극에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위(VSS1)에 전기적으로 연결되는 제5 트랜지스터(T5); 게이트 전극은 제1 노드(Q(N))에 전기적으로 연결되고, 소스 전극은 제2 노드(P(N))에 전기적으로 연결되고, 드레인 전극은 제8 트랜지스터(T8)의 소스 전극에 전기적으로 연결되는 제6 트랜지스터(T6); 게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제6 트랜지스터(T6)의 드레인 전극에 전기적으로 연결되고, 드레인 전극은 제3 직류 정전압 저전위(VSS3)에 전기적으로 연결되는 제8 트랜지스터(T8); 게이트 전극은 제2 노드(P(N))에 전기적으로 연결되고, 소스 전극은 직류 정전압 고전위(H)에 전기적으로 연결되고, 드레인 전극은 제6 트랜지스터(T6)의 드레인 전극에 전기적으로 연결되는 제10 트랜지스터(T10); 게이트 전극은 제2 노드(P(N))에 전기적으로 연결되고, 소스 전극은 제1 노드(Q(N))에 전기적으로 연결되고, 드레인 전극은 제2 직류 정전압 저전위(VSS2)에 전기적으로 연결되는 제12 트랜지스터(T12); 게이트 전극은 제2 노드(P(N))에 전기적으로 연결되고, 소스 전극은 출력단(G(N))에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위(VSS1)에 전기적으로 연결되는 제13 트랜지스터(T13)를 포함한다.
상기 제1 풀다운파트(400)는 게이트 전극은 제2 클럭 구동신호(XCKN)에 전기적으로 연결되고, 소스 전극은 제1 노드(Q(N))에 전기적으로 연결되고, 드레인 전극은 제2 정전압저전위(VSS2)에 전기적으로 연결되는 제14 트랜지스터(T14)를 포함한다.
도 2에서 도시된 바와 같이, 상기 GOA회로의 제1 단계 연결관계에서, 제1 트랜지스터(T1)의 게이트 전극과 소스 전극은 모두 회로의 작동신호단(STV)에 전기적으로 연결된다.
특히 설명이 필요한 것은, 본 발명은 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로는 1개의 직류 정전압 고전위(H)와 3개의 직류 정전압 저전위(VSS1, VSS2, VSS3)를 설정하였으며, 3개의 직류 정전압 저전위는 순차적 하강하고, 즉, 제3 직류 정전압 저전위(VSS3)는 제2직류 정전압 저전위(VSS2)보다 작고, 제2직류 정전압 저전위(VSS2)는 제1직류 정전압 저전위(VSS1)보다 작으며, 상기 3개의 직류 정전압 저전위(VSS1, VSS2, VSS3)는 일반적으로 독립되어 따로 제어하므로, 쉽게 각자 다른 전위로 조절할 수 있다.
상기 풀다운 유지회로파트(500)는 고저전위 반 방향 설계를 채택하였으며, 상기 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6)는 정방향의 고전위를 제공하여 제12 트랜지스터(T12)와 제13 트랜지스터(T13)를 활성화하는데 사용되고; 상기 제8 트랜지스터(T8)는 작용기간에서 네거티브 전위의 반대방향의 부트스트랩을 구성하여 작용기간에서 제2 노드(P(N))를 제3 직류 정전압 저전위(VSS3) 전위로 풀다운시키는데 사용된다; 비적용기간에서 직류 정전압 고전위(H)를 이용하여 제2 노드(P(N))로 적절한 고전위를 제공하여 제1 노드(Q(N))와 출력단(G(N))이 저 전위를 유지하여 양자의 리플(Ripple) 전압을 제거한다. 상기 제4 트랜지스터(T4), 제6 트랜지스터(T6), 및 제8 트랜지스터(T8)는 직렬로 연결되어 누전을 방지할 수 있다.
구체적으로, 상기 풀다운 유지회로파트(500)에서 제3 트랜지스터(T3), 제4 트랜지스터(T4)는 직류 정전압 고전위(H)로부터 제어를 받아 활성화상태에 처라며, 작용하지 않은 기간에서, 제5 트랜지스터(T5), 제6 트랜지스터(T6)까지는 제4 트랜지스터(T4)에서 제2 노드(P(N))로 직류 정전압 고전위(H)를 제공하며, 제2 노드(P(N))가 고전위일 경우, 제12 트랜지스터(T12), 제13 트랜지스터(T13)는 모두 활성화되고, 제12 트랜지스터(T12)를 통해 제1 노드(Q(N))의 전위를 제2 직류 정전압 저전위(VSS2)로 풀다운시키고, 제13 트랜지스터를 통해 출력단(G(N))의 전위를 제1 직류 정전압 저전위(VSS1)로 풀다운시킨다; 작용기간에, 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제8 트랜지스터(T8)의 게이트 전극은 제1 노드(Q(N))로부터 전송해온 고전위이고, 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제8 트랜지스터(T8)는 모두 활성화되고, 제5 트랜지스터(T5)를 통해 제4 트랜지스터(T4)의 게이트 전극의 전위를 제1 정전압 직류저전위(VSS1), 제4 트랜지스터(T4)까지 풀다운시키고, 제2 노드(P(N))로 더이상 직류 정전압 고전위(H)를 제공하지 않으며, 제6 트랜지스터(T6)와 제8 트랜지스터(T8)는 모두 활성화되고 있으므로 제6 트랜지스터(T6)와 제8 트랜지스터(T8)를 통해 제2 노드(P(N))의 전위를 더 낮은 제3 직류 정전압 저전위(VSS3)로 풀다운시킨다
상기 풀다운 유지회로파트(500)는 직류 정전압 고전위(H), 및 3개의 직류 정전압 저전위(VSS1, VSS2, VSS3)를 조합하여 저온 폴리 실리콘 반도체 박막 트랜지스터의 자체의 임계치 전압이 상대적으로 낮고, 부 임계치 영역의 스윙이 상대적으로 작은 등 특성이 GOA구동 회로에 대한 영양 문제를 해결할 수 있으며, 특히, 누전문제로 인한 GOA 기능성 불량문제를 해결할 수 있으며; 또한, 현재 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로 중 풀다운 유지회로파트가 작용하지 않은 기간에 제2 노드 전위가 상대적으로 높은 전위에 처하지 못하는 문제를 해결하여, 제1 노드(Q(N))와 출력단(G(N))의 저 전위를 효율적으로 유지 할 수 있다.
상기 부스트파트(300)는 작용하는 기간에 상기 제1 노드(Q(N))의 전위를 상승시키는데 사용된다.
상기 제1 풀다운파트(400)는 작용하지 않은 기간에서 제2 클럭 구동신호(XCKN)에 따라 상기 제1 노드(Q(N))의 전위를 상기 제2직류 정전압 저전위(VSS2)로 풀다운시킨다.
상기 GOA회로는 출력단(G(N))의 구동 출력신호를 상하 단계의 전송신호로 사용하며, 제N 단계 GOA유닛의 전 단계인 제N-1 단계 GOA유닛의 출력단(G(N-1))과 제N단계 GOA유닛의 출력단(G(N))을 이용하여 상하 단계 전송을 수행하며, TFT의 과립의 수량의 감소하여 레이아웃(Layout)과 전력소모를 효율적으로 절약하는 목적을 달성한다.
도 3을 참조하면, 도 3은 본 발명의 다른 일 실시예에 따른 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 회로도이다. 도 3에서 도시된 바와 같이, 다른 일 실시예와 일 실시예의 차이점은, 상기 풀다운 유지회로 파트(500)는 게이트 전극은 제1 노드(Q(N))에 전기적으로 연결되고, 소스 전극은 제10 트랜지스터(T10)의 게이트 전극에 전기적으로 연결되고, 드레인 전극은 제3 직류 정전압 저전위(VSS3)에 전기적으로 연결되는 제9 트랜지스터(T9); 게이트 전극과 소스 전극은 모두 직류 정전압 고전위(H)에 전기적으로 연결되고, 드레인 전극은 제10 트랜지스터의 게이트 전극에 전기적으로 연결되는 제11 트랜지스터를 더 포함하며, 제10 트랜지스터(T10)의 게이트 전극은 제2 노드(P(N))와 연결이 끊겨 있다. 그 외에 기타 부분은 일 실시예와 동일하므로 중복설명을 하지 않겠다.
도 4, 도 5는 각각 두 종류의 본 발명의 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 파형설정과 핵심 노드의 출력파형도이다. 상기 제1 노드(Q(N))의 신호출력파형은 제1 클럭 구동신호(CKN)와 제2 클럭 구동신호(XCKN) 파형 듀티비의 변화에 따라 변화된다. 도 4에서 도시된 제1 클럭 구동신호(CKN)와 제2 클럭 구동신호(XCKN)의 파형 듀티비(duty ratio)는 도 5에서 도시된 제1 클럭 구동신호(CKN)와 제2 클럭 구동신호(XCKN)의 파형 듀티비와 다르다. 도 4와 도 5에서, CK1N, CK2N은 각각 첫번째, 두번째 제1 클럭 구동신호(CKN)를 표시하고, XCK1N, XCK2N은 각각 첫번째, 두번째 제2 클럭 구동신호(XCKN)를 표시하며, 제1 클럭 구동신호(CKN)와 제2 클럭 구동신호(XCKN)의 파형 듀티비는 모두 50/50보다 작다; 도 1를 결합하면, 제2 클럭 구동신호(XCKN)의 고전위 기간에서, 상기 제14 트랜지스터(T14)는 상기 제1 노드(Q(N))의 전위를 상기 제2 정전압저전위(VSS2)로 풀다운시킨다. 상기 제1 노드(Q(N))의 신호출력파형은 "凸"자형으로 나타나며, 상기 출력단(G(N))은 정상으로 출력된다.
이상 내용에 의하면, 본 발명에서 제공하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로는 풀다운 유지회로파트에서 고저(高低)전위 반 방향 설계를 채택하며, 순차적으로 낮아지는 제1, 제2, 제3 직류 정전압 저전위 및 직류 정전압 고전위를 설정하여, 저온 폴리 실리콘 반도체 박막 트랜지스터의 자체적 특성이 GOA구동회로에 대한 영향문제를 해결할 수 있으며, 특히, 누전문제로 인한 GOA기능성 불량문제를 해결할 수 있으며; 또한, 현재 저온 폴리 실리콘 반도체 박막 트랜지스터의 GOA회로 중 풀다운 유지회로파트가 작용하지 않은 기간에서 제2 노드의 전위가 상대적으로 높은 위치에 처하지 못하는 문제를 해결하여 제1 노드와 출력단의 저 전위를 효율적으로 유지한다.
본 기술분야의 기술자는 상기 내용을 본 발명의 기술방안과 기술사상에 의하여, 기타 대응된 다양한 개변과 변형을 할 수 있으나, 이러한 개변과 변형은 전부다 본 발명의 청구범위가 보호하는 범위에 속하게 된다.
Claims (11)
- 캐스케이디드(cascaded) 복수의 GOA 유닛을 포함하며, N을 정수로 설정하면, 제N 단계 GOA 유닛은 풀업 제어파트, 풀업파트, 제1 풀다운파트 및 풀다운 유지회로파트를 포함하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로에 있어서,
상기 풀업 제어파트는 게이트 전극과 소스 전극은 모두 상기 제N단계 GOA 유닛의 전 단계인 제N-1단계 GOA유닛의 출력단에 전기적으로 연결되고, 드레인 전극은 제1 노드에 전기적으로 연결되는 제1 트랜지스터를 포함하며;
상기 풀업파트는 게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제1 클럭 구동신호에 전기적으로 연결되고, 드레인 전극은 출력단에 전기적으로 연결되는 제2 트랜지스터를 포함하며;
상기 풀다운 유지회로파트는 상기 제1 노드, 출력단, 직류 정전압 고전위 및 제1, 제2, 및 제3 직류 정전압 저전위에 전기적으로 연결되며;
상기 풀다운 유지회로파트는 고저전위 반 방향 설계를 채택하며, 게이트 전극과 소스 전극은 모두 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제5 트랜지스터의 소스 전극에 전기적으로 연결되는 제3 트랜지스터;
게이트 전극은 제3 트랜지스터의 드레인 전극에 전기적으로 연결되고, 소스 전극은 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제2 노드에 전기적으로 연결되는 제4 트랜지스터;
게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제3 트랜지스터의 드레인 전극에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위에 전기적으로 연결되는 제5 트랜지스터;
게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제2 노드에 전기적으로 연결되고, 드레인 전극은 제8 트랜지스터의 소스 전극에 전기적으로 연결되는 제6 트랜지스터;
게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제6 트랜지스터의 드레인 전극에 전기적으로 연결되고, 드레인 전극은 제3 직류 정전압 저전위에 전기적으로 연결되는 제8 트랜지스터;
게이트 전극은 제2 노드에 전기적으로 연결되고, 소스 전극은 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제6 트랜지스터의 드레인 전극에 전기적으로 연결되는 제10 트랜지스터;
게이트 전극은 제2 노드에 전기적으로 연결되고, 소스 전극은 제1 노드에 전기적으로 연결되고, 드레인 전극은 제2 직류 정전압 저전위에 전기적으로 연결되는 제12 트랜지스터;
게이트 전극은 제2 노드에 전기적으로 연결되고, 소스 전극은 출력단에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위에 전기적으로 연결되는 제13 트랜지스터를 포함하며;
상기 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터, 제6 트랜지스터는 정방형 고전위를 제공하여, 제12 트랜지스터와 제13 트랜지스터의 활성화에 사용되며; 상기 제8 트랜지스터는 작용기간의 네거티브 전위의 반대방향 부트스트랩을 구성하여, 작용기간에서 제2 노드에게 더 낮은 전위를 제공하는데 사용되며; 직류 정전압 고전위를 이용하여 작용하지 않은 기간에서 제2 노드로 고전위를 제공하여 제1 노드와 출력단이 저 전위를 유지하도록 하며;
상기 제1 풀다운파트는 상기 제1 노드, 제2 클럭 구동신호 및 제2 직류 정전압 저전위에 전기적으로 연결되고, 상기 제1 풀다운파트는 제2 클럭 구동신호에 의하여 상기 제1 노드의 전위를 상기 제2직류 정전압 저전위까지 풀다운 시키며;
상기 제1 풀다운파트는 게이트 전극은 제2 클럭 구동신호에 전기적으로 연결되고, 소스 전극은 제1 노드에 전기적으로 연결되고, 드레인 전극은 제2 직류 정전압 저전위에 전기적으로 연결되는 제14 트랜지스터를 포함하며;
상기 제2 직류 정전압 저전위는 제3 직류 정전압 저전위보다 크고, 제1 직류 정전압 저전위보다 작은 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 청구항 제1항에 있어서,
상기 풀다운 유지회로 파트는,
게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제10 트랜지스터의 게이트 전극에 전기적으로 연결되고, 드레인 전극은 제3 직류 정전압 저전위에 전기적으로 연결되는 제9 트랜지스터;
게이트 전극과 소스 전극은 모두 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제10 트랜지스터의 게이트 전극에 전기적으로 연결되는 제11 트랜지스터를 더 포함하며; 제10 트랜지스터의 게이트 전극은 제2 노드와 연결이 끊겨 있는 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 청구항 제1항에 있어서,
상기 제4 트랜지스터, 제6 트랜지스터는 제8 트랜지스터와 직렬로 연결된 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 청구항 제1항에 있어서,
상기 제1 노드와 출력단 사이에 전기적으로 연결되어 상기 제1 노드의 전위를 상승시키는 부스트파트를 더 포함하는 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 청구항 제4항에 있어서,
상기 부스트파트는 일단은 제1 노드에 전기적으로 연결되고, 타단은 출력단에 전기적으로 연결되는 커패시터를 포함하는 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 청구항 제1항에 있어서,
제1 클럭 구동신호와 제2 클럭 구동신호의 파형 듀티비는 50/50보다 작으며; 제2 클럭 구동신호의 고전위 기간에서 상기 제14 트랜지스터는 상기 제1 노드의 전위를 상기 제2 직류 정전압 저전위로 풀다운시키는 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 청구항 제4항에 있어서,
상기 제1 노드의 신호출력파형은 제1 클럭 구동신호와 제2 클럭 구동신호의 파형 듀티비의 변화에 따라 변화하는 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 청구항 제7항에 있어서,
상기 제1 노드의 신호 출력 파형은 "凸"자형으로 나타나는 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 청구항 제1항에 있어서,
상기 GOA회로의 제1단계 연결관계에서, 제1 트랜지스터의 게이트 전극과 소스 전극은 모두 회로의 작동신호단에 전기적으로 연결되는 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 청구항 제1항에 있어서,
상기 GOA회로는 출력단의 출력신호를 상하 단계 전송신호로 사용하는 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 캐스케이디드(cascaded) 복수의 GOA 유닛을 포함하며, N을 정수로 설정하면, 제N 단계 GOA 유닛은 풀업 제어파트, 풀업파트, 제1 풀다운파트 및 풀다운 유지회로파트를 포함하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로에 있어서,
상기 풀업 제어파트는 게이트 전극과 소스 전극은 상기 제N단계 GOA 유닛의 전 단계인 제N-1단계 GOA유닛의 출력단에 전기적으로 연결되고, 드레인 전극은 제1 노드에 전기적으로 연결되는 제1 트랜지스터를 포함하며;
상기 풀업파트는 게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제1 클럭 구동신호에 전기적으로 연결되고, 드레인 전극은 출력단에 전기적으로 연결되는 제2 트랜지스터를 포함하며;
상기 풀다운 유지회로파트는 상기 제1 노드, 출력단, 직류 정전압 고전위 및 제1, 제2, 및 제3 직류 정전압 저전위에 전기적으로 연결되며;
상기 풀다운 유지회로파트는 고저전위 반 방향 설계를 채택하며,
게이트 전극과 소스 전극은 모두 직류 정전압고전위에 전기적으로 연결되고, 드레인 전극은 제5 트랜지스터의 소스 전극에 전기적으로 연결되는 제3 트랜지스터;
게이트 전극은 제3 트랜지스터의 드레인 전극에 전기적으로 연결되고, 소스 전극은 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제2 노드에 전기적으로 연결되는 제4 트랜지스터;
게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제3 트랜지스터의 드레인 전극에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위에 전기적으로 연결되는 제5 트랜지스터;
게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제2 노드에 전기적으로 연결되고, 드레인 전극은 제8 트랜지스터의 소스 전극에 전기적으로 연결되는 제6 트랜지스터;
게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제6 트랜지스터의 드레인 전극에 전기적으로 연결되고, 드레인 전극은 제3 직류 정전압 저전위에 전기적으로 연결되는 제8 트랜지스터;
게이트 전극은 제2 노드에 전기적으로 연결되고, 소스 전극은 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제6 트랜지스터의 드레인 전극에 전기적으로 연결되는 제10 트랜지스터;
게이트 전극은 제2 노드에 전기적으로 연결되고, 소스 전극은 제1 노드에 전기적으로 연결되고, 드레인 전극은 제2 직류 정전압 저전위에 전기적으로 연결되는 제12 트랜지스터;
게이트 전극은 제2 노드에 전기적으로 연결되고, 소스 전극은 출력단에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위에 전기적으로 연결되는 제13 트랜지스터를 포함하며;
상기 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터, 제6 트랜지스터는 정방형 고전위를 제공하여, 제12 트랜지스터와 제13 트랜지스터의 활성화에 사용되며; 상기 제8 트랜지스터는 작용기간의 네거티브 전위의 반대방향 부트스트랩을 구성하여, 작용기간에서 제2 노드에게 더 낮은 전위를 제공하는데 사용되며; 직류 정전압 고전위를 이용하여 작용하지 않은 기간에서 제2 노드로 고전위를 제공하여 제1 노드와 출력단이 저 전위를 유지하도록 하며;
상기 제1 풀다운파트는 상기 제1 노드, 제2 클럭 구동신호 및 제2 직류 정전압 저전위에 전기적으로 연결되고, 상기 제1 풀다운파트는 제2 클럭 구동신호에 의하여 상기 제1 노드의 전위를 상기 제2직류 정전압 저전위까지 풀다운 시키며;
상기 제1 풀다운파트는 게이트 전극은 제2 클럭 구동신호에 전기적으로 연결되고, 소스 전극은 제1 노드에 전기적으로 연결되고, 드레인 전극은 제2 직류 정전압 저전위에 전기적으로 연결되는 제14 트랜지스터를 포함하며;
상기 제2 직류 정전압 저전위는 제3 직류 정전압 저전위보다 크고, 제1 직류 정전압 저전위보다 작으며;
상기 제1 노드와 출력단 사이에 전기적으로 연결되어 상기 제1 노드의 전위를 상승시키는 부스트파트를 더 포함하며;
여기서, 상기 부스트파트는 일단은 제1 노드에 전기적으로 연결되고, 타단은 출력단에 전기적으로 연결되는 커패시터를 포함하며;
여기서, 제1 클럭 구동신호와 제2 클럭 구동신호의 파형 듀티비는 50/50보다 작으며; 제2 클럭 구동신호의 고전위 기간에서 상기 제14 트랜지스터는 상기 제1 노드의 전위를 상기 제2직류 정전압 저전위로 풀다운시키며;
여기서, 상기 제1 노드의 신호출력파형은 "凸"자형으로 나타나는 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410613666.4A CN104464662B (zh) | 2014-11-03 | 2014-11-03 | 基于低温多晶硅半导体薄膜晶体管的goa电路 |
CN201410613666.4 | 2014-11-03 | ||
PCT/CN2015/072376 WO2016070519A1 (zh) | 2014-11-03 | 2015-02-06 | 基于低温多晶硅半导体薄膜晶体管的goa电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170042703A KR20170042703A (ko) | 2017-04-19 |
KR101937064B1 true KR101937064B1 (ko) | 2019-01-09 |
Family
ID=52910619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020177007070A KR101937064B1 (ko) | 2014-11-03 | 2015-02-06 | 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9553577B2 (ko) |
JP (1) | JP6415713B2 (ko) |
KR (1) | KR101937064B1 (ko) |
CN (1) | CN104464662B (ko) |
GB (1) | GB2545127B (ko) |
WO (1) | WO2016070519A1 (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104464657B (zh) * | 2014-11-03 | 2017-01-18 | 深圳市华星光电技术有限公司 | 基于低温多晶硅半导体薄膜晶体管的goa电路 |
US9407260B2 (en) * | 2014-11-03 | 2016-08-02 | Shenzhen China Star Optoelectronics Technology Co., Ltd | GOA circuit based on LTPS semiconductor TFT |
CN104392701B (zh) * | 2014-11-07 | 2016-09-14 | 深圳市华星光电技术有限公司 | 用于氧化物半导体薄膜晶体管的扫描驱动电路 |
CN104409058B (zh) * | 2014-11-14 | 2017-02-22 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路 |
CN104409056B (zh) * | 2014-11-14 | 2017-01-11 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路 |
CN104575420B (zh) * | 2014-12-19 | 2017-01-11 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路 |
CN104795034B (zh) * | 2015-04-17 | 2018-01-30 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示器 |
CN105139822B (zh) * | 2015-09-30 | 2017-11-10 | 上海中航光电子有限公司 | 移位寄存器及其驱动方法,栅极驱动电路 |
CN105185347B (zh) | 2015-10-29 | 2018-01-26 | 武汉华星光电技术有限公司 | 一种基于ltps的goa电路及显示面板 |
CN105702194B (zh) * | 2016-04-26 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及其驱动方法 |
CN106251816B (zh) | 2016-08-31 | 2018-10-12 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路及液晶显示装置 |
CN106448590B (zh) * | 2016-10-11 | 2019-03-22 | 深圳市华星光电技术有限公司 | 一种液晶显示面板的goa电路及显示装置 |
CN107039016B (zh) * | 2017-06-07 | 2019-08-13 | 深圳市华星光电技术有限公司 | Goa驱动电路及液晶显示器 |
CN107146589A (zh) * | 2017-07-04 | 2017-09-08 | 深圳市华星光电技术有限公司 | Goa电路及液晶显示装置 |
CN110634433A (zh) | 2018-06-01 | 2019-12-31 | 三星电子株式会社 | 显示面板 |
US20200035179A1 (en) * | 2018-07-26 | 2020-01-30 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Liquid crystal panel including goa circuit and driving method thereof |
CN110827780B (zh) * | 2019-11-25 | 2021-01-26 | 成都中电熊猫显示科技有限公司 | 栅极驱动单元、栅极扫描驱动电路和液晶显示装置 |
CN111326096A (zh) | 2020-04-07 | 2020-06-23 | 武汉华星光电技术有限公司 | Goa电路及显示面板 |
CN112382249B (zh) * | 2020-11-13 | 2022-04-26 | 昆山龙腾光电股份有限公司 | 栅极驱动单元、栅极驱动电路及显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140103983A1 (en) | 2012-10-11 | 2014-04-17 | Au Optronics Corp. | Gate driving circuit |
US20140267214A1 (en) | 2013-03-13 | 2014-09-18 | Samsung Display Co., Ltd. | Display panel |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6845140B2 (en) * | 2002-06-15 | 2005-01-18 | Samsung Electronics Co., Ltd. | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register |
JP4809030B2 (ja) * | 2005-09-28 | 2011-11-02 | 株式会社リコー | 駆動回路及びその駆動回路を用いた電子機器 |
US7310402B2 (en) * | 2005-10-18 | 2007-12-18 | Au Optronics Corporation | Gate line drivers for active matrix displays |
JP2007207411A (ja) * | 2006-01-05 | 2007-08-16 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置 |
KR101579082B1 (ko) * | 2008-12-23 | 2015-12-22 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이의 구동 방법 |
TWI384756B (zh) * | 2009-12-22 | 2013-02-01 | Au Optronics Corp | 移位暫存器 |
US8957882B2 (en) * | 2010-12-02 | 2015-02-17 | Samsung Display Co., Ltd. | Gate drive circuit and display apparatus having the same |
TWI426486B (zh) * | 2010-12-16 | 2014-02-11 | Au Optronics Corp | 運用於電荷分享畫素的整合面板型閘極驅動電路 |
KR102005938B1 (ko) * | 2012-06-19 | 2019-10-02 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 구비한 표시 장치 |
TWI473059B (zh) * | 2013-05-28 | 2015-02-11 | Au Optronics Corp | 移位暫存器電路 |
CN103426414B (zh) * | 2013-07-16 | 2015-12-09 | 北京京东方光电科技有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
US9437324B2 (en) * | 2013-08-09 | 2016-09-06 | Boe Technology Group Co., Ltd. | Shift register unit, driving method thereof, shift register and display device |
CN103680386B (zh) * | 2013-12-18 | 2016-03-09 | 深圳市华星光电技术有限公司 | 用于平板显示的goa电路及显示装置 |
CN103956146B (zh) * | 2014-04-17 | 2017-04-12 | 深圳市华星光电技术有限公司 | 一种液晶面板驱动电路、液晶显示装置及一种驱动方法 |
CN104050941B (zh) * | 2014-05-27 | 2016-03-30 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
US9390674B2 (en) * | 2014-11-03 | 2016-07-12 | Shenzhen China Star Optoelectronics Technology Co., Ltd | GOA circuit based on LTPS semiconductor TFT |
-
2014
- 2014-11-03 CN CN201410613666.4A patent/CN104464662B/zh active Active
-
2015
- 2015-02-06 KR KR1020177007070A patent/KR101937064B1/ko active IP Right Grant
- 2015-02-06 JP JP2017522826A patent/JP6415713B2/ja active Active
- 2015-02-06 GB GB1703584.1A patent/GB2545127B/en not_active Expired - Fee Related
- 2015-02-06 WO PCT/CN2015/072376 patent/WO2016070519A1/zh active Application Filing
- 2015-02-06 US US14/422,694 patent/US9553577B2/en active Active
-
2016
- 2016-11-15 US US15/352,455 patent/US9729143B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140103983A1 (en) | 2012-10-11 | 2014-04-17 | Au Optronics Corp. | Gate driving circuit |
US20140267214A1 (en) | 2013-03-13 | 2014-09-18 | Samsung Display Co., Ltd. | Display panel |
Also Published As
Publication number | Publication date |
---|---|
GB201703584D0 (en) | 2017-04-19 |
JP6415713B2 (ja) | 2018-10-31 |
JP2017535812A (ja) | 2017-11-30 |
US9553577B2 (en) | 2017-01-24 |
US9729143B2 (en) | 2017-08-08 |
CN104464662B (zh) | 2017-01-25 |
CN104464662A (zh) | 2015-03-25 |
US20160126948A1 (en) | 2016-05-05 |
GB2545127A (en) | 2017-06-07 |
US20170063370A1 (en) | 2017-03-02 |
GB2545127B (en) | 2020-08-26 |
KR20170042703A (ko) | 2017-04-19 |
WO2016070519A1 (zh) | 2016-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101937064B1 (ko) | 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 | |
KR101937063B1 (ko) | 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 | |
KR101933324B1 (ko) | 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 | |
KR101943234B1 (ko) | 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 | |
KR101957067B1 (ko) | 자기보상 기능을 구비하는 게이트 전극 구동회로 | |
KR101613000B1 (ko) | 시프트 레지스터 유닛 및 그 구동 방법, 시프트 레지스터 및 디스플레이 장치 | |
KR101957066B1 (ko) | 자기보상 기능을 구비하는 게이트 전극 구동회로 | |
KR101944641B1 (ko) | Igzo 프로세스 기반인 게이트 전극 구동회로 | |
US9390674B2 (en) | GOA circuit based on LTPS semiconductor TFT | |
KR102015396B1 (ko) | 쉬프트 레지스터와 이의 구동방법 | |
KR101937062B1 (ko) | 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 | |
KR101943233B1 (ko) | 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |