CN219893174U - 电源控制电路、深度相机及多机同步系统 - Google Patents

Abstract

本申请提供一种电源控制电路、深度相机及多机同步系统，电源控制电路包括下电检测电路、控制开关电路、放电开关电路及放电电路；下电检测电路，输入端与系统电源的输出端或电源输入接口连接，输出端与控制开关电路的受控端连接，被配置为检测到系统电源或电源输入接口断电时，输出下电信号至控制开关电路；控制开关电路，输入端与放电开关电路的受控端相接于系统电源的输出端，输出端接地，被配置为根据下电信号断开，以触发放电信号；放电开关电路，输入端与放电电路连接，输出端接地，被配置为根据放电信号导通；放电电路，输入端与系统电源的输出端连接，输出端与放电开关电路的输入端连接，被配置为当放电开关电路导通时对系统电源进行放电。

Description

电源控制电路、深度相机及多机同步系统

技术领域

本申请属于深度相机技术领域，尤其涉及一种电源控制电路、深度相机及多机同步系统。

背景技术

在大多数深度相机中，为了确保芯片等器件能够可靠地启动和关闭，芯片等器件遵循一定的上电时序和掉电时序，否则可能会出现上电阶段的电流过大，导致芯片等器件启动异常等情况，甚至会对芯片等器件造成不可逆的损坏。

一些深度相机采用滤波电路(例如滤波电容)的方式保证上下电稳定，但是由于滤波电路的储能原因往往会导致断电后的短时间内还存储有电能。为了将滤波电路内存储的电能释放以满足下一次上电的零电位要求，一般依赖于自身消耗放电，放电较慢，不能保证芯片等器件断电后短时间内上电的零电位要求，从而严重影响深度相机的稳定性。

实用新型内容

本申请的目的在于提供一种电源控制电路、深度相机及多机同步系统，旨在解决系统电源断电后因残余电能导致无法满足芯片等器件断电后短时间内重新上电零电位要求的问题。

为了实现上述目的，本申请提供了一种电源控制电路，包括下电检测电路、控制开关电路、放电开关电路及放电电路；下电检测电路，输入端与系统电源的输出端或电源输入接口连接，输出端与控制开关电路的受控端连接，被配置为检测到系统电源或电源输入接口断电时，输出下电信号至控制开关电路；控制开关电路，输入端与放电开关电路的受控端相接于系统电源的输出端，输出端接地，被配置为根据下电信号断开，以触发放电信号；放电开关电路，输入端与放电电路连接，输出端接地，被配置为根据放电信号导通；放电电路，输入端与系统电源的输出端连接，输出端与放电开关电路的输入端连接，被配置为当放电开关电路导通时对系统电源进行放电。

在一些实施例中，下电检测电路包括第一二极管及第二二极管，第一二极管的正极与系统电源的输出端连接，第一二极管的负极与第二二极管的负极电连接，第二二极管的正极与控制开关电路的受控端连接；或，下电检测电路包括第三二极管、第一电阻及第二电阻，第三二极管的正极与电源输入接口连接，第三二极管的负极与第一电阻的输入端连接，第一电阻的输出端、第二电阻的输入端及控制开关电路的受控端相连接，第二电阻的输出端接地。

在一些实施例中，控制开关电路包括第一NMOS管，第一NMOS管的栅极为控制开关电路的受控端，第一NMOS管的漏极与放电开关电路的受控端均与系统电源的输出端连接，第一NMOS管的源极接地。在一些实施例中，放电开关电路包括第二NMOS管；第二NMOS管的栅极为放电开关电路的受控端，第二NMOS管的漏极与放电电路的输出端连接，第二NMOS管的源极接地。在一些实施例中，电源控制电路还包括延时电路，延时电路包括第四二极管、第一电容和第三电阻；第四二极管的负极与下电检测电路的输出端连接，第四二极管的正极接地；第一电容的输入端与系统电源的输出端连接，第一电容的输出端、控制开关电路的受控端、第三电阻的输入端、第四二极管的负极相连接，第三电阻的输出端接地。

在一些实施例中，电源控制电路还包括第四电阻和第五电阻；第四电阻的输入端连接于系统电源的输出端，控制开关电路的输入端、放电开关电路的受控端及第五电阻的输入端并联于第四电阻的输出端，第五电阻的输出端接地。

本申请还提供了一种深度相机，包括上述任一实施例的电源控制电路。

本申请还提供了一种多机同步系统，包括：上述实施例的深度相机、至少一个终端及集线器，集线器的信号输入端和信号输出端分别与深度相机和至少一个终端连接，集线器包括驱动增强电路，用于对信号输入端输入的驱动信号进行增强并从信号输出端输出。

在一些实施例中，驱动增强电路包括第三NMOS管、第四NMOS管和第一PMOS管；第三NMOS管的栅极与信号输入端电连接，第三NMOS管的漏极、第四NMOS管的栅极、第一PMOS管的栅极、第一PMOS管的源极均与终端的电源输出端连接，第一PMOS管的漏极和第四NMOS管的漏极均与信号输出端连接，第三NMOS管的源极及第四NMOS管的源极接地；或，驱动增强电路包括第二PMOS管和第五NMOS管；第二PMOS管的源极与终端的电源输出端连接，第二PMOS管的栅极、第五NMOS管的栅极与深度相机的电源输出端及信号输入端均连接，第二PMOS管的漏极和第五NMOS管的漏极均与信号输出端连接，第五NMOS管的源极接地。

在一些实施例中，驱动增强电路还包括第一一电阻及第一二电阻，第一一电阻的两端分别连接第一PMOS管或第二PMOS管的漏极和信号输出端，第一二电阻的两端分别连接第四NMOS管或第五NMOS管的漏极和信号输出端；驱动增强电路还包括第二一电阻、第二二电阻、第二三电阻、第二四电阻、第二五电阻，第二一电阻的输入端与信号输入端连接，第二一电阻的输出端与第二二电阻的输入端、及第三NMOS管的栅极均连接，第二三电阻的输入端均与终端的电源输出端连接，第二三电阻的输出端、第二四电阻及第二五电阻的输入端、第三NMOS管的漏极连接，第二四电阻和第二五电阻的输出端分别与第一PMOS管和第四NMOS管的栅极连接；或，驱动增强电路还包括第三一电阻、第三二电阻、第三三电阻及第三四电阻，第三一电阻的输入端与深度相机的电源输出端连接，第三一电阻的输出端、信号输入端、第三二电阻、第三三电阻及第三四电阻的输入端连接，第三二电阻及第三三电阻的输出端分别与第二PMOS管和第五NMOS管的栅极连接，第三四电阻的输出端接地。

在本申请提供的电源控制电路的有益效果，通过下电检测电路检测系统电源或电源输入接口的上下电状态，当检测下电时输出下电信号至控制开关电路，控制开关电路输出放电信号至放电开关电路使放电开关电路导通，从而使得放电电路对系统电源进行快速放电，起到对系统电源加速放电的目的，进而下电时系统电源内的残余电能可迅速泄放出去，为下一次上电提供低压爬升基础，保证满足各个芯片的上电时序要求，保证各个芯片的稳定性和使用寿命。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的深度相机的结构示意图；

图2为本申请实施例提供的电源控制电路的一种结构示意图；

图3为本申请实施例提供的电源控制电路的另一种结构示意图；

图4为本申请实施例提供的电源控制电路的一种电路图；

图5为本申请实施例提供的电源控制电路的另一种种电路图；

图6为本申请实施例提供的多机同步系统的结构示意图；

图7为本申请实施例提供的驱动增强电路的一种电路图；

图8为本申请实施例提供的驱动增强电路的另一种电路图。

附图标记说明：

100-深度相机，10-系统电源，20-电源控制电路，21-下电检测电路，22-控制开关电路，23-放电开关电路，24-放电电路，25-延时电路，30-用电模块，31-激光发射模组，32-红外成像模组，33-深度计算芯片，40-电源输入接口，50-反向电流阻断电路，200-集线器，201-驱动增强电路，300-终端。

具体实施方式

为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多条该特征。在本申请的描述中，“多条”的含义是两个或两个以上，除非另有明确具体的限定。

如图1所示，本申请提供了一种深度相机100，深度相机100包括系统电源10、电源控制电路20及用电模块30。系统电源10与用电模块30电连接，为用电模块30提供电源；用电模块30包括激光发射模组31、红外成像模组32及深度计算芯片33等，深度计算芯片33电连接激光发射模组31及红外成像模组32，用于控制激光发射模组31及红外成像模组32，以及根据红外成像模组32采集到的数据计算深度图像。激光发射模组31和红外成像模组32内均包括有芯片，区别在于芯片的类型不同。电源控制电路20与系统电源10的输出端连接，用于在系统电源10断电时将系统电源10内残余的电能快速泄放出去，以使激光发射模组31、红外成像模组32及深度计算芯片33等用电模块30在上电时可以满足所需的上电时序，保证用电模块30的稳定性及使用寿命。其中，系统电源可具有多个输出端，分别连接不同的电路及用电模块。

在一些实施例中，深度相机100还包括电源输入接口40，系统电源10的输入端与电源输入接口40连接，以通过电源输入接口40给系统电源10供电，进而给用电模块30供电。电源输入接口40包括直流电源接口、以太网供电接口或者通用串行总线(Universal SerialBus，USB)接口。

图2及图3为本申请实施例提供的电源控制电路的两种结构示意图。如图2及图3所示，电源控制电路20包括下电检测电路21、控制开关电路22、放电开关电路23及放电电路24。下电检测电路21的输入端连接于系统电源10的输出端或电源输入接口40，输出端与控制开关电路22的受控端连接，被配置为检测到系统电源10或电源输入接口40断电时，输出下电信号至控制开关电路22；控制开关电路22的输入端与放电开关电路23的受控端相接于系统电源10的输出端，输出端接地，控制开关电路22被配置为根据下电信号断开，以触发形成放电信号；放电开关电路23，输入端与放电电路24连接，输出端接地，放电开关电路23被配置为根据放电信号导通；放电电路24的输入端与系统电源10的输出端连接，输出端与放电开关电路23的输入端连接，被配置为当放电开关电路23导通时对系统电源10放电。

控制开关电路22和放电开关电路23包括MOS管或三极管，工作原理类似。图4和图5分别为本申请实施例提供的电源控制电路的两种电路图，本申请以控制开关电路22包括第一NMOS管Q1、放电开关电路23包括第二NMOS管Q2为例进行说明，控制开关电路22和放电开关电路23包括三极管的工作原理相类似，在此不做赘述。第一NMOS管Q1的栅极为控制开关电路22的受控端，第一NMOS管Q1的漏极与系统电源10的输出端连接，第一NMOS管Q1的源极接地。第二NMOS管Q2的栅极为放电开关电路23的受控端，与第一NMOS管Q1的漏极并联于系统电源10的输出端，第二NMOS管Q2的漏极与放电电路24的输出端连接，第二NMOS管Q2的源极接地。

如图4所示，在一些实施例中，下电检测电路包括第一二极管D1及第二二极管D2，第一二极管D1的正极与系统电源10的输出端连接，第一二极管D1的负极与第二二极管D2的负极连接，第二二极管D2与控制开关电路22的受控端连接，即，第一二极管D1的正极为下电检测电路21的输入端，第二二极管D2的正极为下电检测电路21的输出端。

当系统电源10处于正常状态时，第一二极管D1和第二二极管D2导通，输出高电平至第一NMOS管Q1的栅极，第一NMOS管Q1导通，使得第二NMOS管Q2的栅极处于低电平，第二NMOS管Q2截止，放电电路24不会对地形成回路。当系统电源10下电时，第二二极管D2检测到系统电源10的输出电压小于预设阈值时，第二二极管D2截止，输出下电信号(即低电平信号)至第一NMOS管Q1的栅极，使得第一NMOS管Q1截止，由于第二NMOS管Q2的栅极与电源的输出端连接，当第一NMOS管Q1截止时则触发放电信号(即高电平)至第二NMOS管Q2的栅极，第二NMOS管Q2导通，放电电路24对地形成回路连通加速放电。其中，第一二极管D1为肖特基二极管，第二二极管D2为稳压二极管，可以根据实际情况调整第二二极管D2的参数，调节下电判断时的预设阈值。

在一些实施例中，电源控制电路20还包括延时电路25，延时电路25的输入端与系统电源10的输出端连接，延时电路25的输出端与下电检测电路21的输出端、控制开关电路22的受控端连接；延时电路25被配置为将下电信号延迟预设时长后发送至控制开关电路22的受控端，以避免电源上电过程中误触发下电信号的情况发生。

延时电路25包括第四二极管D4、第一电容C1和第三电阻R3，第一电容C1的输入端与系统电源10的输出端连接，第一电容C1的输出端与第一NMOS管Q1的栅极、第三电阻R3的输入端、第四二极管D4的负极和第二二极管D2的正极连接，第四二极管D4的正极和第三电阻R3的输出端均接地。当系统电源10上电时，给第一电容C1充电，使得第一NMOS管Q1的栅极处于高电平，而不会直接触发放电信号至放电开关电路。在本申请实施例中，第四二极管D4、第一电容C1和第三电阻R3组成延时电路25，通过调整第四二极管D4、第一电容C1和第三电阻R3的参数可以调整延时时长，从而较好的避免上电误触发下电信号。

如图5所示，在另一些实施例中，下电检测电路21包括第三二极管D3、第一电阻R1及第二电阻R2，第三二极管D3的正极与电源输入接口40连接，第三二极管D3的负极与第一电阻R1的输入端连接，第一电阻R1的输出端、第二电阻R2的输入端及第一NMOS管Q1的栅极相连接，第二电阻R2的输出端接地。

当电源输入接口40正常供电时，即系统电源10处于正常状态，第三二极管D3导通，经第一电阻R1及第二电阻R2分压，输出上电信号(即高电平信号)至第一NMOS管Q1的栅极，第一NMOS管Q1导通，使得第二NMOS管Q2的栅极处于低电平，第二NMOS管Q2截止，放电电路24不会对地形成回路。当电源输入接口40输入电源断开时，即系统电源10下电时，第三二极管D3检测到电源输入接口40下电，则输出下电信号(低电平信号)至第一NMOS管Q1的栅极，使得第一NMOS管Q1截止，由于第二NMOS管Q2的栅极与电源的输出端连接，当第一NMOS管Q1截止时则触发放电信号(即高电平)至第二NMOS管Q2的栅极，第二NMOS管Q2导通，放电电路24对地形成回路连通加速放电。

下电检测电路还包括第二电容C2，第二电容C2的一端与第一电阻R1的输入端并联于第三二极管D3的负极，第二电容C2的另一端接地。第二电容C2可以于对电源输入接口40输出的电压进行滤波及稳压。

在一些实施例中，在系统电源10与电源输入接口40之间还设有反向电流阻断电路50，以避免系统电源10反向流至电源输入接口40，而导致下电时下电检测电路21无法及时检测出来。反向电流阻断电路50包括二极管。

如图4及图5所示，在一些实施例中，电源控制电路20还包括第四电阻R4和第五电阻R5，第四电阻R4的输入端连接于系统电源10的输出端，控制开关电路22的输入端、放电开关电路23的受控端及第五电阻R5的输入端并联于第四电阻R4的输出端，第五电阻R5的输出端接地，通过第四电阻R4使得系统电源10下电时控制开关电路22立即输出放电信号至放电开关电路23的受控端。第五电阻R5在系统电源10下电时起到分压作用，在系统电源10正常时起到下拉电阻的作用。

放电电路24包括第六电阻R6，第六电阻R6的输入端与系统电源10的输出端连接，第六电阻R6的输出端与第二NMOS管Q2的漏极连接，当系统电源10下电时，第二NMOS管Q2导通，第六电阻R6对地形成回路对系统电源10进行放电。其中，第六电阻R6的数量可为一个或多个。

在本申请提供的电源控制电路20中，通过下电检测电路21检测系统电源10或电源输入接口40的上下电状态，当检测下电时输出下电信号至控制开关电路22，控制开关电路22输出放电信号至放电开关电路23使放电开关电路23导通，从而使得放电电路24对系统电源10进行快速放电，起到对系统电源10加速放电的目的，进而下电时系统电源10内的电源可迅速泄放出去，为下一次上电提供低压爬升基础，保证满足各个芯片的上电时序要求，保证各个芯片的稳定性和使用寿命。

本申请还提供了一种多机同步系统，图6为本申请实施例提供的多机同步系统的系统示意图。如图6所示，多机同步系统20包括上述实施例所述的深度相机100、集线器200和至少一个终端300，集线器200的信号输入端和信号输出端分别与深度相机100和至少一个终端300连接，集线器200用于实现接口拓展，使得深度相机100可与多个终端300连接，并能发送信号至多个终端300，对多个终端300进行控制。在长距离信号传输的过程中，深度相机100输出的信号驱动能力会下降，为了避免信号传输距离导致信号驱动能力下降，集线器200包括驱动增强电路201，驱动增强电路201用于对信号输入端输入的信号进行增强，然后从信号输出端输出，进而使得深度相机100输出的信号到达多个终端300时仍具有较强的驱动能力，保证多机同步系统的稳定性。其中，终端300可以是上述实施例所述的深度相机100、激光发射器、补光灯等，在此不一一列举。

图7为本申请实施例提供的驱动增强电路的一种电路图。如图7所示，驱动增强电路201包括第三NMOS管Q3、第四NMOS管Q4和第一PMOS管Q5；第三NMOS管Q3的栅极与信号输入端(SIGNAL_A)电连接，第三NMOS管Q3的漏极、第四NMOS管Q4的栅极、第一PMOS管Q5的栅极、第一PMOS管Q5的源极均与终端300的电源输出端(VCC_B)连接，第一PMOS管Q5的漏极和第四NMOS管Q4的漏极均与信号输出端(SIGNAL_B)连接，第三NMOS管Q3的源极及第四NMOS管Q4的源极接地。

当信号输入端接收到高电平信号时，第三NMOS管Q3的栅极处于高电平，第三NMOS管Q3导通，使第四NMOS管Q4的栅极和第一PMOS管Q5的栅极处于低电平，使第四NMOS管Q5截止，第一PMOS管Q5导通，从而使信号输出端输出高电平信号。当信号输入端接收到低电平信号时，第三NMOS管Q4截止，使第四NMOS管Q4的栅极和第一PMOS管Q5的栅极均处于高电平，第四NMOS管Q4导通，第一PMOS管Q5截止，信号输出端输出低电平信号。即，驱动增强电路201采用上下对管推挽输出，在推(高电平)与拉(低电平)时都具备驱动电流增强功能，而且可以根据深度相机100和终端300的电平需求调整终端300的电压，从而使深度相机100的输出电平和终端300的输入电平任意适配。

在一些实施例中，驱动增强电路201还包括第二一电阻R21、第二二电阻R22、第二三电阻R23、第二四电阻R24、第二五电阻R25。第二一电阻R21的输入端与信号输入端电连接，第三NMOS管Q3的栅极和第二二电阻R22的输入端并联于第二一电阻R21的输出端，第二三电阻R23的输入端与第一PMOS管Q5的源极并联于终端300的电源输出端，第二四电阻R24的输入端、第二五电阻R25的输入端和第三NMOS管Q3的漏极并联于第二三电阻R23的输出端，第二四电阻R24的输出端与第一PMOS管Q5的栅极电连接，第二五电阻R25的输出端与第四NMOS管Q4的栅极连接，第二二电阻R22的输出端、第三NMOS管Q3的源极与第四NMOS管Q4的源极均接地。

图8为本申请实施例提供的驱动增强电路201的另一种电路图。如图8所示，在一些实施例中，驱动增强电路201包括第二PMOS管Q6和第五NMOS管Q7；第二PMOS管Q6的源极与终端300的电源输出端(即VCC_B)电连接，第二PMOS管Q6的栅极、第五NMOS管Q7的栅极和深度相机100的电源输出端(即VCC_A)及信号输入端(即SIGNAL_A)相连接，第二PMOS管Q6的漏极和第五NMOS管Q7的漏极均与信号输出端(即SIGNAL_B)连接，第五NMOS管Q7的源极接地。

在本实施例中，当信号输入端接收到高电平信号时，第五NMOS管Q7和第二PMOS管Q6的栅极处于高电平，第五NMOS管Q7导通，第二PMOS管Q6截止，从而使信号输出端输出低电平信号。当信号输入端接收到低电平信号时，第五NMOS管Q7和第二PMOS管Q6的栅极处于低电平，第五NMOS管Q7截止，第二PMOS管Q6导通，从而使信号输出端输出高电平信号。驱动增强电路201采用上下对管推挽输出，在推(高电平)与拉(低电平)时都具备驱动电流增强功能，而且可以根据深度相机100和终端300的电平需求调整第一电源的电压，从而使深度相机100的输出电平和终端300的输入电平任意适配。

在一些实施例中，驱动增强电路201还包括第三一电阻R31、第三二电阻R32、第三三电阻R33、第三四电阻R34。第三一电阻R31的输入端与深度相机100的电源输出端电连接，第三一电阻R31的输入端、信号输入端、第三二电阻R32的输入端、第三三电阻R33的输入端和第三四电阻R34的输入端相接，第三二电阻R32的输出端与第二PMOS管Q6的栅极电连接，第三三电阻R33的输出端与第五NMOS管Q7的栅极电连接，第二PMOS管Q6的源极与终端300的电源输出端电连接，第三四电阻R34的输出端和第五NMOS管Q7的源极均接地。

如图7及图8所示，在一些实施例中，驱动增强电路201还包括第一一电阻R11及第一二电阻R12，第一一电阻R11的两端分别连接第一PMOS管Q5或第二PMOS管Q6的漏极和信号输出端，第一二电阻R12的两端分别连接第四NMOS管Q4或第五NMOS管Q7的漏极和信号输出端。

在本申请实施例中，通过根据实际应用情况调整第一PMOS管Q5、第四NMOS管Q4、第一一电阻R11及第一二电阻R12的参数，或第二PMOS管Q6、第五NMOS管Q7、第一一电阻R11及第一二电阻R12的参数，或实现对应调整该驱动增强电路201的驱动能力。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的实施例中，应该理解到，所揭露的电源控制电路及驱动增强电路，可以通过其它的方式实现。例如，以上所描述的电源控制电路及驱动增强电路实施例仅仅是示意性的，例如，电路的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。

以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种电源控制电路，其特征在于，与系统电源连接，包括下电检测电路、控制开关电路、放电开关电路及放电电路；

所述下电检测电路，输入端与所述系统电源的输出端或电源输入接口连接，输出端与所述控制开关电路的受控端连接，被配置为检测到所述系统电源或所述电源输入接口断电时，输出下电信号至所述控制开关电路；

所述控制开关电路，输入端与所述放电开关电路的受控端相接于所述系统电源的输出端，输出端接地，被配置为根据所述下电信号断开，以触发放电信号；

所述放电开关电路，输入端与所述放电电路连接，输出端接地，被配置为根据所述放电信号导通；

所述放电电路，输入端与所述系统电源的输出端连接，输出端与所述放电开关电路的输入端连接，被配置为当所述放电开关电路导通时对所述系统电源进行放电。

2.如权利要求1所述的电源控制电路，其特征在于，所述下电检测电路包括第一二极管及第二二极管，所述第一二极管的正极与所述系统电源的输出端连接，所述第一二极管的负极与所述第二二极管的负极电连接，所述第二二极管的正极与所述控制开关电路的受控端连接；或，

所述下电检测电路包括第三二极管、第一电阻及第二电阻，所述第三二极管的正极与所述电源输入接口连接，所述第三二极管的负极与所述第一电阻的输入端连接，所述第一电阻的输出端、所述第二电阻的输入端及所述控制开关电路的受控端相连接，所述第二电阻的输出端接地。

3.如权利要求1所述的电源控制电路，其特征在于，所述控制开关电路包括第一NMOS管，所述第一NMOS管的栅极为所述控制开关电路的受控端，所述第一NMOS管的漏极与所述放电开关电路的受控端并联于所述系统电源的输出端，所述第一NMOS管的源极接地。

4.如权利要求1所述的电源控制电路，其特征在于，所述放电开关电路包括第二NMOS管；所述第二NMOS管的栅极为所述放电开关电路的受控端，所述第二NMOS管的漏极与所述放电电路的输出端连接，所述第二NMOS管的源极接地。

5.如权利要求1所述的电源控制电路，其特征在于，所述电源控制电路还包括延时电路，所述延时电路包括第四二极管、第一电容和第三电阻；所述第四二极管的负极与所述下电检测电路的输出端连接，所述第四二极管的正极接地；所述第一电容的输入端与所述系统电源的输出端连接，所述第一电容的输出端、所述控制开关电路的受控端、所述第三电阻的输入端、所述第四二极管的负极相连接，所述第三电阻的输出端接地。

6.如权利要求1-5任一项所述的电源控制电路，其特征在于，所述电源控制电路还包括第四电阻和第五电阻；所述第四电阻的输入端连接于所述系统电源的输出端，所述控制开关电路的输入端、所述放电开关电路的受控端及所述第五电阻的输入端并联于所述第四电阻的输出端，所述第五电阻的输出端接地。

7.一种深度相机，其特征在于，包括如权利要求1-6任一项所述的电源控制电路。

8.一种多机同步系统，其特征在于，包括：

如权利要求7所述的深度相机；

至少一个终端；

集线器，所述集线器的信号输入端和信号输出端分别与所述深度相机和所述至少一个终端连接，所述集线器包括驱动增强电路，用于对所述信号输入端输入的驱动信号进行增强从所述信号输出端输出。

9.如权利要求8所述的多机同步系统，其特征在于，所述驱动增强电路包括第三NMOS管、第四NMOS管和第一PMOS管；所述第三NMOS管的栅极与所述信号输入端电连接，所述第三NMOS管的漏极、所述第四NMOS管的栅极、所述第一PMOS管的栅极、所述第一PMOS管的源极均与所述终端的电源输出端连接，所述第一PMOS管的漏极和所述第四NMOS管的漏极均与信号输出端连接，所述第三NMOS管的源极及所述第四NMOS管的源极接地；或，

所述驱动增强电路包括第二PMOS管和第五NMOS管；所述第二PMOS管的源极与所述终端的电源输出端连接，所述第二PMOS管的栅极、所述第五NMOS管的栅极与所述深度相机的电源输出端及所述信号输入端均连接，所述第二PMOS管的漏极和所述第五NMOS管的漏极均与所述信号输出端连接，所述第五NMOS管的源极接地。

10.如权利要求9所述的多机同步系统，其特征在于，所述驱动增强电路还包括第一一电阻及第一二电阻，所述第一一电阻的两端分别连接所述第一PMOS管或所述第二PMOS管的漏极和所述信号输出端，所述第一二电阻的两端分别连接所述第四NMOS管或所述第五NMOS管的漏极和所述信号输出端；

所述驱动增强电路还包括第二一电阻、第二二电阻、第二三电阻、第二四电阻、第二五电阻，所述第二一电阻的输入端与所述信号输入端连接，所述第二一电阻的输出端与所述第二二电阻的输入端、及所述第三NMOS管的栅极均连接，所述第二三电阻的输入端均与所述终端的电源输出端连接，所述第二三电阻的输出端、所述第二四电阻及所述第二五电阻的输入端、所述第三NMOS管的漏极连接，所述第二四电阻和所述第二五电阻的输出端分别与所述第一PMOS管和所述第四NMOS管的栅极连接；或，

所述驱动增强电路还包括第三一电阻、第三二电阻、第三三电阻及第三四电阻，所述第三一电阻的输入端与所述深度相机的电源输出端连接，所述第三一电阻的输出端、所述信号输入端、所述第三二电阻、所述第三三电阻及所述第三四电阻的输入端连接，所述第三二电阻及所述第三三电阻的输出端分别与所述第二PMOS管和所述第五NMOS管的栅极连接，所述第三四电阻的输出端接地。