CN104635569A - 一种多模块时序控制电路 - Google Patents

Abstract

本发明公开了一种多模块时序控制电路，包括与各模块一一对应的延时电路和整形电路，所述延时电路的输入端与信号侦测端连接，输出端与整形电路的输入端连接，所述整形电路的输出端与其所对应模块的使能端连接。本发明的多模块时序控制电路，采用延时电路结合整形电路搭建，电路结构简单，灵敏度高，降低产品成本。

Description

一种多模块时序控制电路

技术领域

 本发明属于时序调整电路技术领域，具体地说，是涉及一种多模块时序控制电路。

背景技术

当前电子设备产品根据功能需要常常包含多个模块。在系统开启和关断时，由于多个模块的信号关联，需要有一个时序的控制。目前最惯用的控制方式是采用将不同的模块进行电源分割，再对每个电源模块进行控制。每一个模块有一个控制信号。这样往往需要有一个MCU，用于管理和控制各电源模块，将会增加系统的复杂性和成本。

发明内容

本发明为了解决现有多模块时序控制需要采用单片机进行控制，导致产品成本高的问题，提出了一种多模块时序控制电路，采用性能稳定、价格低廉的电子器件搭建成控制电路，电路结构简单，灵敏度高，降低产品成本。

为了解决上述技术问题，本发明采用以下技术方案予以实现：

一种多模块时序控制电路，包括与各模块一一对应的延时电路和整形电路，所述延时电路的输入端与信号侦测端连接，输出端与整形电路的输入端连接，所述整形电路的输出端与其所对应模块的使能端连接。

优选的，所述延时电路包括RC电路。

进一步的，所述的延时电路包括开机延时电路和关机延时电路，所述开机延时电路包括第一RC电路和用于控制所述第一RC电路导通状态的第一开关电路，所述关机延时电路包括第二RC电路和用于控制所述第二RC电路导通状态的第二开关电路。

又进一步的，所述第一RC电路包括第一电阻，所述第一电阻与所述第一开关电路串联，所述第二RC电路包括第二电阻，所述第二电阻与所述第二开关电路串联，所述第一RC电路和第二RC电路共用电容。

进一步的，所述第一开关电路为第一二极管、第一NMOS管、或者第一NPN三极管中的其中一个，所述第一开关电路在所述侦测端输出高电平时导通，所述第二开关电路为第二二极管、第二NMOS管、或者第二NPN三极管中的其中一个，所述第二开关电路在所述侦测端输出低电平时导通。

优选的，所述整形电路包括相顺次连接的两级反相开关电路。

进一步的，所述整形电路包括第三NMOS管和第四NOMS管，所述第三NMOS管的栅极与所述开机延时电路和关机延时电路的输出端连接，所述第三NMOS管的漏极一路通过第一上拉电阻与直流电源连接，另外一路与第四NMOS管的栅极连接，所述第三NMOS管的源极连接地端，所述第四NMOS管的漏极一路通过第二分压电阻与直流电源连接，另外一路与其所对应模块的使能端连接，所述第四NMOS管的源极连接地端。

或者，所述整形电路包括相顺次连接的第一反相器和第二反相器。

与现有技术相比，本发明的优点和积极效果是：本发明的多模块时序控制电路，采用延时电路结合整形电路搭建，从而实现模块的开启和关断时序，电路结构简单，灵敏度高，降低产品成本。

结合附图阅读本发明实施方式的详细描述后，本发明的其他特点和优点将变得更加清楚。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明所提出的多模块时序控制电路的一种实施例原理方框图；

图2是本发明所提出的多模块时序控制电路中延时电路的一种实施例原理方框图；

图3是本发明所提出的多模块时序控制电路的一种实施例电路原理图；

图4是本发明所提出的多模块时序控制电路的另外一种实施例电路原理图；

图5是本发明所提出的多模块时序控制电路的再一种实施例电路原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一，本实施例提出了一种多模块时序控制电路，如图1所示，包括延时电路和整形电路，所述延时电路和整形电路与各模块一一对应连接，也即如果需要控制多个模块，就需要对每个模块分别设置一套时序控制电路，延时电路的输入端与信号侦测端连接，侦测端用于侦测接头的插拔状态并产生侦测信号，输出端与整形电路的输入端连接，所述整形电路的输出端与其所对应模块的使能端连接。本实施例的多模块时序控制电路，采用延时电路结合整形电路搭建，仅用到有限的电子元件，比如，所述延时电路可以采用RC电路实现，电路结构简单，有利于降低产品成本，而且通过调整延时电路的参数值，即可实现调整延时时长，可以根据不同模块的延时需要选择不同参数值的电子元件，控制电子灵敏度高。

作为一个优选的实施例，为了实现各模块开机延时和关机延时分别可控，所述的延时电路包括开机延时电路和关机延时电路，如图2所示，所述开机延时电路包括第一RC电路和用于控制所述第一RC电路导通状态的第一开关电路，所述关机延时电路包括第二RC电路和用于控制所述第二RC电路导通状态的第二开关电路。通过调整RC电路中电阻的阻值参数，即可实现延时电路所延时长的可控，将开机延时电路和关机延时电路分别设置，能够分别设置该模块的开机延时时长和关机延时时长，进而实现各模块开机延时时长和关机延时时长的分别可控。

在本实施例中，为了进一步简化本时序控制电路的结构，减少电子元件的使用，如图3所示，给出了其中一个模块的时序控制电路，所述第一RC电路包括第一电阻R1，所述第一电阻R1与第一开关电路串联，所述第二RC电路包括第二电阻R2，所述第二电阻R2与第二开关电路串联，所述第一RC电路和第二RC电路共用电容C1。通过两RC电路共用电容C1，可以分别调整第一电阻R1和第二电阻R2的值来实现开机延时时长和关机延时时长的可控。当侦测端侦测到设备插入的信号，输出高电平，此时第一开关电路导通，第二开关电路截止，因此，此时第一电阻R1与电容C1组成RC电路，电容C1充电，其充电速度与第一电阻R1的阻值和电容CI的电容值有关，当电容C1充电至一定电荷时，整形电路输出高电平至模块的使能端，该模块为有效状态，实现了该模块延时上电开启。同样道理的，当侦测端侦测到设备拔下的信号，输出低电平，此时第一开关电路截止，第二开关电路导通，因此，此时第二电阻R2与电容C1组成RC电路，电容C1充电，其充电速度与第二电阻R2的阻值和电容C1的电容值有关，当电容C1充电至一定电荷时，整形电路输出低电平至模块的使能端，该模块为无效状态，实现了该模块延时掉电停止工作。图3中示出了多模块时序控制电路中的开关电路的其中一个实施例电路原理图，所述第一开关电路采用第一二极管D1实现，所述第二开关电路采用第二二极管D2实现，所述第一二极管D1的阳极与侦测端连接，当所述侦测端输出高电平时第一二极管D1导通，进而开机延时电路工作，所述第二二极管D2的阴极与侦测端连接，所述第二二极管D2在所述侦测端输出低电平时导通，进而关机延时电路工作。

本实施例的多模块时序控制电路，通过将每个模块的开、关机电路分别设置有一RC延时电路控制，由于RC电路的充放电时间常数τ=R×C，只需调整相应的R或者C参数值，即可实现模块间开、关机时序，比如，模块1的开机延时电路（也即第一RC电路）的时间常数为τ1，其中τ1= R1×C1，关机延时电路（也即第二RC电路）的时间常数为τ2，其中τ2= R2×C1，模块2的开机延时电路的时间常数为τ3，关机延时电路的时间常数为τ4，若使模块1早于模块2开启，只需模块1的开机延时电路的时间常数τ1小于模块2的开机延时电路的时间常数τ3，若使模块1晚于模块2关闭，只需模块1的关机延时电路的时间常数τ2大于模块2的充放电时间常数τ4。

实施例二，本实施例给出了多模块时序控制电路中的开关电路的另外一个实施例电路原理图，如图4所示，所述第一开关电路采用第一NMOS管Q1实现，所述第二开关电路采用第二NMOS管Q2实现，所述第一NMOS管Q1的栅极1与侦测端连接，栅极1与漏极3连接，源极2与第一电阻R1连接，第二NMOS管Q2的源极通过第二电阻R2与侦测端连接，栅极1和漏极3通过电容C1连接地端，所述第一NMOS管Q1在所述侦测端输出高电平时，栅极1电压大于源极2电压，进而第一NMOS管Q1导通，开机延时电路工作，而第二NMOS管Q2的源极2电压大于栅极1电压，因此第二NMOS管Q2截止，关机延时电路关断，反之，当侦测端输出低电平时，所述第二NMOS管Q2导通，进而关机延时电路工作，第一NMOS管Q1截止，开机延时电路关断。

需要说明的是，开关电路除了本实施例所采用NMOS管实现之外，还可以采用NPN型三极管实现，在此本实施例中不再具体描述。

在本实施例中，所述整形电路包括相顺次连接的两级反相开关电路。如图4所示，示出了一种整形电路的具体电路原理图，本实施例中，整形电路包括第三NMOS管Q3和第四NOMS管Q4，所述第三NMOS管Q3的栅极1与所述开机延时电路和关机延时电路的输出端连接，所述第三NMOS管Q3的漏极3一路通过第一上拉电阻R3与直流电源Vcc1连接，另外一路与第四NMOS管Q4的栅极1连接，第三NOMO管Q3的源极2连接地端，所述第四NMOS管Q4的漏极3一路通过第二分压电阻R4与直流电源Vcc2连接，另外一路与其所对应模块的使能端EN连接。本实施例中整形电路的工作原理是，当侦测端未侦测到设备拔出的信号，输出低电平，因此第三NMOS管Q3的栅极1与源极2的电平均为低电平，因此第三NMOS管Q3截止，第三NMOS管Q3的漏极3为高电平，第四NMOS管Q4的栅极1与第三NMOS管Q3的漏极连接，为高电平，第四NMOS管Q4的源极2连接地端，为低电平，因此第四NMOS管Q4导通，第四NMOS管的漏极3输出低电平，第四NMOS管Q4的漏极3与其所控制模块的使能端相连接，因此该模块的使能端输入低电平。当侦测端侦测到设备插入的信号，输出高电平，开机延时电路导通，电容C1充电，此时第三NMOS管Q3的栅极1与电容C1的正极连接，当电容C1充电至一定电荷量，使得大于第三NMOS管Q3的开启电压时，第三NMOS管Q3导通，其漏极3的电平拉低，因此第四NMOS管Q4截止，此时，第四NMOS管Q4的漏极3向其所控制模块的使能端输出高电平。当侦测端侦测到设备拔出的信号时，输出电压由高电平转为低电平，电容C1放电，关机电路导通，当电容的阳极电压低于第三NMOS管的开启电压值时，第三NMOS管截止，第三NMOS管的漏极3电平拉高，因此第四NMOS管的栅极1电平相应拉高，第四NMOS管导通，因此第四NMOS管的漏极2电平拉低，向其所控制模块的使能端输出低电平。

实施例三，本实施例给出了多模块时序控制电路中的整形电路的另外一个实施例电路原理图，其他电路部分与实施例一或实施例二中所记载的结构相同，在此不作赘述。如图5所示，本实施例的整形电路包括相顺次连接的第一反相器U1和第二反相器U2，当侦测端未侦测到设备拔出的信号，输出低电平，因此第一反相器U1输入低电平，经第一反相器U1的反相后向第二反相器U2输出高电平，第二反相器U2将该高电平再次反相，输出低电平，第二反相器U2的输出端与其所控制模块的使能端相连接，因此该模块的使能端输入低电平，模块不上电工作。当侦测端侦测到设备插入的信号，输出高电平，开机延时电路导通，电容C1充电，当电容C1充电一定时间，第一反相器U1输入高电平，反相输出低电平，第二反相器U2输入低电平，反相输出高电平，也即向其所控制模块的使能端输出高电平，该模块上电工作。当侦测端侦测到设备拔出的信号时，输出电压由高电平转为低电平，电容C1放电，关机电路导通，当电容的阳极电压低于第一反相器U1输入电平门限时，判为向其输入低电平，第一反相器U1反相输出高电平，第二反相器U2再进行反相输出低电平，因此向其所控制模块的使能端输出低电平，该模块掉电停止工作。

当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的普通技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。

Claims (8)

1.一种多模块时序控制电路，其特征在于：包括与各模块一一对应的延时电路和整形电路，所述延时电路的输入端与信号侦测端连接，输出端与整形电路的输入端连接，所述整形电路的输出端与其所对应模块的使能端连接。

2.根据权利要求1所述的多模块时序控制电路，其特征在于：所述延时电路包括RC电路。

3.根据权利要求1所述的多模块时序控制电路，其特征在于：所述的延时电路包括开机延时电路和关机延时电路，所述开机延时电路包括第一RC电路和用于控制所述第一RC电路导通状态的第一开关电路，所述关机延时电路包括第二RC电路和用于控制所述第二RC电路导通状态的第二开关电路。

4.根据权利要求3所述的多模块时序控制电路，其特征在于：所述第一RC电路包括第一电阻，所述第一电阻与所述第一开关电路串联，所述第二RC电路包括第二电阻，所述第二电阻与所述第二开关电路串联，所述第一RC电路和第二RC电路共用电容。

5.根据权利要求4所述的多模块时序控制电路，其特征在于：所述第一开关电路为第一二极管、第一NMOS管、或者第一NPN三极管中的其中一个，所述第一开关电路在所述侦测端输出高电平时导通，所述第二开关电路为第二二极管、第二NMOS管、或者第二NPN三极管中的其中一个，所述第二开关电路在所述侦测端输出低电平时导通。

6.根据权利要求5所述的多模块时序控制电路，其特征在于：所述整形电路包括相顺次连接的两级反相开关电路。

7.根据权利要求6所述的多模块时序控制电路，其特征在于：所述整形电路包括第三NMOS管和第四NOMS管，所述第三NMOS管的栅极与所述开机延时电路和关机延时电路的输出端连接，所述第三NMOS管的漏极一路通过第一上拉电阻与直流电源连接，另外一路与第四NMOS管的栅极连接，所述第三NMOS管的源极连接地端，所述第四NMOS管的漏极一路通过第二分压电阻与直流电源连接，另外一路与其所对应模块的使能端连接，所述第四NMOS管的源极连接地端。

8.根据权利要求6所述的多模块时序控制电路，其特征在于：所述整形电路包括相顺次连接的第一反相器和第二反相器。