CN219591409U - 一种沟槽型碳化硅mosfet器件 - Google Patents
一种沟槽型碳化硅mosfet器件 Download PDFInfo
- Publication number
- CN219591409U CN219591409U CN202321144796.9U CN202321144796U CN219591409U CN 219591409 U CN219591409 U CN 219591409U CN 202321144796 U CN202321144796 U CN 202321144796U CN 219591409 U CN219591409 U CN 219591409U
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- trench
- mosfet device
- carbide mosfet
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型属于半导体场效应晶体管领域，公开了一种沟槽型碳化硅MOSFET器件，包括：上下堆叠的开关部分和分压部分，开关部分位于分压部分的顶部；开关部分包括P阱，P阱上设有贯穿开关部分的栅极沟槽，所述栅极沟槽的侧壁光滑；所述栅极沟槽顶部外围设有N+环，N+环的边缘设有P+极；或者，开关部分包括N阱，N阱上设有贯穿开关部分的栅极沟槽，所述栅极沟槽的侧壁光滑；所述栅极沟槽顶部外围设有P+环，P+环的边缘设有N+极。本实用新型中，光滑的碳化硅沟槽能够提高沉积的氧化硅厚度均匀性和质量，同时提高载流子迁移率，进而可以有效降低场强集中引起的击穿问题。
Description
技术领域
本实用新型属于半导体场效应晶体管领域，更具体地，涉及一种沟槽型碳化硅MOSFET器件。
背景技术
碳化硅材料金属-氧化物半导体场效应晶体管(简称SiC MOSFET)具有低导通电阻、开关速度快、耐高温等特点，在高压变频、新能源汽车、轨道交通等领域具有巨大的应用优势。
如图1所示，由于现有沟槽型SiC MOSFET中开关SiC部分和分压SiC部分集成在一起，但是，这种结构需要一体沉积之后再刻蚀挖孔，因此沟槽必须采用盲孔形状，并且受刻蚀工艺的限制，盲孔底部会延伸至碳化硅N型外延与N+衬底层6上。这种盲孔形状导致沟槽局部场强集中容易击穿，且沟槽侧壁粗糙(如图4所示)，导致载流子迁移率低，其上沉积的氧化硅厚度不均匀及质量较差。
实用新型内容
针对现有技术的以上缺陷或改进需求，本实用新型提供了一种沟槽型碳化硅MOSFET器件，其目的在于，通过MOSFET器件的结构改进，由此解决传统盲孔沟槽型MOSFET由于局部场强集中容易击穿及沟槽侧壁粗糙导致的载流子迁移率低的技术问题。
为实现上述目的，按照本实用新型的一个方面，提供了一种沟槽型碳化硅MOSFET器件，包括：上下堆叠的开关部分和分压部分，开关部分位于分压部分的顶部；
开关部分包括P阱，P阱上设有贯穿开关部分的栅极沟槽，所述栅极沟槽的侧壁光滑；所述栅极沟槽顶部外围设有N+环，N+环的边缘设有P+极；
或者，
开关部分包括N阱，N阱上设有贯穿开关部分的栅极沟槽，所述栅极沟槽的侧壁光滑；所述栅极沟槽顶部外围设有P+环，P+环的边缘设有N+极。
进一步地，所述栅极沟槽的侧壁粗糙度为Ra<10nm。
进一步地，所述开关部分与所述分压部分为一体成型结构。
进一步地，所述栅极沟槽的底部延伸至所述分压部分内。
进一步地，所述栅极沟槽的底部设有P+或者N+碳化硅保护层。
进一步地，所述开关部分与所述分压部分为相互独立的结构，所述栅极沟槽仅位于所述开关部分且为通孔。
进一步地，所述通孔为圆形通孔或矩形通孔。
进一步地，所述通孔的侧壁与底面垂直或有倾斜。
进一步地，所述开关部分的材料为碳化硅、氧化镓、氮化镓、硅或金刚石。
总体而言，本实用新型所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
1、光滑的碳化硅沟槽能够提高沉积的氧化硅厚度均匀性和质量，同时提高载流子迁移率，进而可以有效降低场强集中引起的击穿问题。特别地，栅极沟槽的侧壁粗糙度为Ra<10nm时效果更好。
2、所述开关部分与所述分压部分为一体成型结构时，通过在栅极沟槽底部设置P+或者N+碳化硅保护层，能够进一步降低场强集中引起的击穿问题，延长器件寿命。
3、将通常MOSFET器件中集成一体的开关与分压两部分分离，分别形成独立的开关部分和分压部分，使得开关部分的栅极沟槽为通孔形式而不是盲孔形式进行，沟槽底部无需延伸至分压部分，因而能够直接避免沟槽底部产生局部场强集中的问题。
4、独立的开关部分可以采用P型SiC，独立的分压部分可以采用N型SiC，该结构配置有利于制备过程中减少一步传统沟槽型SiC MOSFET的P阱外延工艺。
5、独立的开关部分拥有更多的材料选择，能够大大提升MOSFET器件的生产工艺及生产设备的兼容性和泛用性。
附图说明
图1是本实用新型优选实施例中盲孔沟槽型碳化硅MOSFET器件示意图。
图2是本实用新型优选实施例中采用通孔的沟槽型碳化硅MOSFET器件开关部分示意图。
图3是本实用新型优选实施例中采用通孔的沟槽型碳化硅MOSFET器件分压部分示意图。
图4是采用通孔的沟槽型碳化硅MOSFET器件采用常规工艺刻蚀沟槽形成的表面粗糙沟槽结构示意图。
图5是本实用新型优选实施例中采用通孔的沟槽型碳化硅MOSFET器件采用低温刻蚀工艺形成的表面光滑沟槽结构示意图。
图6是本实用新型优选实施例中底部设置保护层的沟槽型碳化硅MOSFET器件示意图。
图7是本实用新型优选实施例中沟槽侧壁倾斜的沟槽型碳化硅MOSFET器件示意图。
在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：1-碳化硅N+，2-碳化硅P+，3-碳化硅P阱，4-栅极氧化物，5-栅极，6-碳化硅N型外延与N+衬底，7-保护层。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。此外，下面所描述的本实用新型各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
实施例1：
本实施例提供的一种沟槽型碳化硅MOSFET器件，其中的碳化硅沟槽为通孔而不是盲孔。本实施例中，如图1～3所示，将通常MOSFET器件中集成一体的开关与分压两部分分离，分别形成独立的开关SiC部分和分压SiC部分,独立的开关SiC部分可以采用P型SiC，独立的分压SiC部分可以采用N型SiC。
本实施例中的所述碳化硅沟槽(即栅极沟槽)表面光滑，其刻蚀方法为在低温环境下刻蚀，刻蚀气体采用SF6与氧气混合气体，或者刻蚀气体采用SF6与氩气混合气体，或者刻蚀气体采用SF6与C4F8混合或交替气体，或者其它氟基、溴基等气体。
在其他实施例中，所述的独立的开关SiC部分，其材料也可为其它半导体材料如氧化镓、氮化镓、硅、金刚石等。
优选地，所述的在低温环境下刻蚀，其温度范围为摄氏0度至零下270度之间。
在其他实施例中，所述的P型SiC也可换为N型SiC，N型SiC也可换为P型SiC。
在其他实施例中，开关SiC部分和分压SiC部分也可以不分开，此时必须在分压SiC部分的沟槽底部做掺杂形成保护层，利用保护层降低场强集中。或者在电极下做沟槽将沟槽底部的场强集中进行转移。
实施例2：
如图1所示结构，本实施例采用P型SiC作为独立的开关SiC部分，局部掺杂形成P+，局部掺杂形成N+，在低温环境下刻蚀，其温度范围为摄氏零下100度，刻蚀气体采用SF6与氧气混合气体。采用N型SiC作为独立的分压SiC部分。栅极沟槽粗糙度达Ra<10nm。
实施例3：
如图1所示结构，本实施例采用P型SiC作为独立的开关SiC部分，局部掺杂形成P+，局部掺杂形成N+，在低温环境下刻蚀，其温度范围为摄氏零下20度，刻蚀气体采用SF6与氩气混合气体。采用N型SiC作为独立的分压SiC部分。栅极沟槽粗糙度达Ra<10nm。
实施例4：
如图1所示结构，本实施例采用N型SiC作为独立的开关SiC部分，局部掺杂形成N+，局部掺杂形成P+，在低温环境下刻蚀，其温度范围为摄氏零下150度，刻蚀气体采用SF6与C4F8混合气体。采用P型SiC作为独立的分压SiC部分。栅极沟槽粗糙度达Ra<10nm。
实施例5：
如图1所示结构，本实施例采用N型SiC作为独立的开关SiC部分，局部掺杂形成N+，局部掺杂形成P+，在低温环境下刻蚀，其温度范围为摄氏零下250度，刻蚀气体采用SF6与C4F8交替气体。采用P型SiC作为独立的分压SiC部分。栅极沟槽粗糙度达Ra<10nm。
实施例6：
如图6所示结构，本实施例与实施例1的主要区别在于开关部分与分压部分一体成型，栅极沟槽为盲孔构造。分压部分的沟槽底部做掺杂形成保护层7。具体地，本实施例中，N型分压SiC部分的沟槽底部做P+掺杂形成P+保护层。在其他实施例中，如果是P型分压SiC部分则在沟槽底部做N+掺杂形成N+保护层。
实施例7：
如图7所示结构，本实施例与实施例6的主要区别在于沟槽侧壁有一定的倾斜，该倾斜是由于刻蚀过程中发生侧蚀导致。
本领域的技术人员容易理解，以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (9)
1.一种沟槽型碳化硅MOSFET器件，其特征在于，包括：上下堆叠的开关部分和分压部分，开关部分位于分压部分的顶部；
开关部分包括P阱，P阱上设有贯穿开关部分的栅极沟槽，所述栅极沟槽的侧壁光滑；所述栅极沟槽顶部外围设有N+环，N+环的边缘设有P+极；
或者，
开关部分包括N阱，N阱上设有贯穿开关部分的栅极沟槽，所述栅极沟槽的侧壁光滑；所述栅极沟槽顶部外围设有P+环，P+环的边缘设有N+极。
2.如权利要求1所述的一种沟槽型碳化硅MOSFET器件，其特征在于，所述栅极沟槽的侧壁粗糙度为Ra<10nm。
3.如权利要求1或2所述的一种沟槽型碳化硅MOSFET器件，其特征在于，所述开关部分与所述分压部分为一体成型结构。
4.如权利要求3所述的一种沟槽型碳化硅MOSFET器件，其特征在于，所述栅极沟槽的底部延伸至所述分压部分内。
5.如权利要求4所述的一种沟槽型碳化硅MOSFET器件，其特征在于，所述栅极沟槽的底部设有P+或者N+碳化硅保护层。
6.如权利要求1或2所述的一种沟槽型碳化硅MOSFET器件，其特征在于，所述开关部分与所述分压部分为相互独立的结构，所述栅极沟槽仅位于所述开关部分且为通孔。
7.如权利要求6所述的一种沟槽型碳化硅MOSFET器件，其特征在于，所述通孔为圆形通孔或矩形通孔。
8.如权利要求6所述的一种沟槽型碳化硅MOSFET器件，其特征在于，所述通孔的侧壁与底面垂直或有倾斜。
9.如权利要求6所述的一种沟槽型碳化硅MOSFET器件，其特征在于，所述开关部分的材料为碳化硅、氧化镓、氮化镓、硅或金刚石。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321144796.9U CN219591409U (zh) | 2023-05-12 | 2023-05-12 | 一种沟槽型碳化硅mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321144796.9U CN219591409U (zh) | 2023-05-12 | 2023-05-12 | 一种沟槽型碳化硅mosfet器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219591409U true CN219591409U (zh) | 2023-08-25 |
Family
ID=87686086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321144796.9U Active CN219591409U (zh) | 2023-05-12 | 2023-05-12 | 一种沟槽型碳化硅mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219591409U (zh) |
-
2023
- 2023-05-12 CN CN202321144796.9U patent/CN219591409U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10263082B2 (en) | Semiconductor device having a gate electrode formed inside a trench | |
| KR100884077B1 (ko) | 트렌치 쇼트키 정류기 | |
| EP1191603A2 (en) | Trench MOS device and termination structure | |
| US9748341B2 (en) | Metal-oxide-semiconductor (MOS) devices with increased channel periphery | |
| CN101132022A (zh) | 基于组份渐变GaN MISFET的GaN器件及制备方法 | |
| CN110277439B (zh) | 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法 | |
| CN102916055B (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| CN104617160A (zh) | 肖特基二极管及其制造方法 | |
| US9024328B2 (en) | Metal-oxide-semiconductor (MOS) devices with increased channel periphery and methods of manufacture | |
| CN108807505A (zh) | 一种碳化硅mosfet器件及其制造方法 | |
| JP7367341B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN116110796A (zh) | 集成sbd的碳化硅sgt-mosfet及其制备方法 | |
| JP2010258327A (ja) | 逆耐圧を有する縦型窒化ガリウム半導体装置 | |
| CN219591409U (zh) | 一种沟槽型碳化硅mosfet器件 | |
| US7019358B2 (en) | High voltage semiconductor device having an increased breakdown voltage relative to its on-resistance | |
| CN116544273A (zh) | 逆导-结型栅双极型晶体管器件及其制作方法 | |
| CN111463266A (zh) | 一种具有倾斜侧壁场板的倒梯形栅mosfet器件结构 | |
| CN210379054U (zh) | 一种碳化硅倒t形掩蔽层结构的mosfet器件 | |
| CN109065638B (zh) | 一种功率二极管器件 | |
| CN112018162B (zh) | 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法 | |
| CN113488540A (zh) | 一种具有垂直场板保护的SiC基槽栅MOSFET结构 | |
| CN220585234U (zh) | 一种具有多场板结构的增强型氮化镓器件 | |
| CN220400597U (zh) | 一种Si/SiC异质结结构 | |
| CN109411546A (zh) | SiC沟槽MOS器件及其制作方法 | |
| CN117174757B (zh) | 一种超结槽栅碳化硅mosfet及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |