CN219575629U - 半导体封装件 - Google Patents
半导体封装件 Download PDFInfo
- Publication number
- CN219575629U CN219575629U CN202223392168.0U CN202223392168U CN219575629U CN 219575629 U CN219575629 U CN 219575629U CN 202223392168 U CN202223392168 U CN 202223392168U CN 219575629 U CN219575629 U CN 219575629U
- Authority
- CN
- China
- Prior art keywords
- die
- slot
- die pad
- bonding region
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
根据本实用新型实施例的一个方面,提供了一种半导体封装件,包括:管芯;导线架,包括:管芯垫,包括用于承载管芯的管芯接合区,管芯垫包括第一侧边以及与第一侧边相对的第二侧边,管芯接合区与第一侧边之间的第一距离小于管芯接合区与第二侧边之间的第二距离,管芯垫包括位于管芯接合区和第一侧边之间的第一通槽,第一通槽贯穿管芯垫,沿平行于管芯垫的面向管芯的第一面并且垂直于第一侧边的第一方向,管芯接合区的投影全部落在第一通槽上;至少一个引脚,位于管芯垫的第一侧边外侧并且通过引线电连接管芯;模塑料,包覆导线架和引线并且位于第一通槽中。本实用新型提出一种半导体封装件,以至少实现减少或消除管芯垫与模塑料之间的分层问题。
Description
技术领域
本申请的实施例涉及半导体封装件。
背景技术
图1示出了现有的方形扁平无引脚(Quad Flat No-lead,QFN)封装结构10的俯视图(未示出模塑料18),图2是沿图1的A-A’线截取的截面图,图3是图2中框B的电镜图,图4和图5分别是图3中框C、框D的放大图,图6是对应于图1的仰视图(其中用较稀疏的点示出位于管芯垫14周围的半蚀刻区域24),图7是QFN封装结构10的成品的仰视图(相比于图6更多了引脚26、模塑料18、引脚26和管芯垫14的暴露部分上的锡层28,模塑料18将图6的管芯垫14的半蚀刻区域24遮盖,锡层28将引脚26和管芯垫14的剩余区域遮盖),图8是沿图7的E-E’线截取的管芯垫14的截面图,图9是沿图6的F-F’线截取的管芯垫14的截面图。当半导体管芯12并非位于管芯垫14的中心,而是在管芯垫14偏移一侧设置以利于缩短半导体管芯12和引脚(未示出)之间的引线长度时,在半导体管芯12偏移的一侧模塑料18和管芯垫14的结合面积较小,应力会不平衡,其中应力尤其集中于半导体管芯12的偏移的一侧的管芯垫支撑坝(pad supporting bar)16周围、以及整体构造为虚线的孔20的侧壁处,造成模塑料18容易在此处与管芯垫14分层。
为解决这一问题,现有技术通常会对管芯垫14的表面进行粗化处理,以增加管芯垫14的粗糙度,增大与模塑料18之间的结合力,但由于管芯垫14四周的打线区具有镀层(例如镀银)22,且镀层22会从管芯垫14的上表面延伸到孔20的侧壁中,进一步延伸到半蚀刻区域24的下表面上,镀层22与模塑料18的结合性比管芯垫14与模塑料18之间的结合性差,因此也无法解决上述问题。
实用新型内容
针对相关技术中的的问题,本实用新型提出一种半导体封装件,以至少实现减少或消除管芯垫与模塑料之间的分层问题。
根据本实用新型实施例的一个方面,提供了一种半导体封装件,包括:管芯;导线架,包括:管芯垫,包括用于承载管芯的管芯接合区,管芯垫包括第一侧边以及与第一侧边相对的第二侧边,管芯接合区与第一侧边之间的第一距离小于管芯接合区与第二侧边之间的第二距离,管芯垫包括位于管芯接合区和第一侧边之间的第一通槽,第一通槽贯穿管芯垫,沿平行于管芯垫的面向管芯的第一面并且垂直于第一侧边的第一方向,管芯接合区的投影全部落在第一通槽上;至少一个引脚,位于管芯垫的第一侧边外侧并且通过引线电连接管芯;模塑料,包覆导线架和引线并且位于第一通槽中。
在一些实施例中,在垂直于第一面、垂直于第一侧边、并且穿过第一通槽的截面图中,第一通槽的侧壁具有曲线形状。
在一些实施例中,沿第一方向,第一通槽具有位于第一面上的第一尺寸、以及位于管芯垫的内部的第一位置处的第二尺寸,第一尺寸小于第二尺寸。
在一些实施例中,第一通槽具有位于第一面到管芯垫的背对于管芯的第二面的中间位置处,第一通槽具有沿第一方向的第三尺寸,第一位置位于中间位置与第一面之间,第三尺寸小于第二尺寸。
在一些实施例中,在截面图中,侧壁的相互面对的第一侧和第二侧的形状对称。
在一些实施例中,在截面图中,侧壁的第一侧包括叠置的两个单括号,单括号朝背对于第二侧的方向凸出。
在一些实施例中,在截面图中,模塑料完全接触侧壁。
在一些实施例中,沿平行于管芯垫的面向管芯的第一面、并且平行于第一侧边的第二方向,第一通槽的尺寸大于管芯接合区的尺寸。
在一些实施例中,沿第二方向,第一通槽延伸超过管芯接合区的边缘。
在一些实施例中,管芯垫还包括连接第一侧边和第二侧边的第三侧边、第四侧边,第三侧边与第四侧边相对,并且管芯垫还包括位于管芯接合区和第二侧边之间的第二通槽、位于管芯接合区和第三侧边之间的第三通槽、位于管芯接合区和第四侧边之间的第四通槽,第一通槽、第二通槽、第三通槽、第四通槽之间相互隔开或相互连通。
在一些实施例中,管芯垫还包括连接第一侧边和第二侧边的第三侧边、第四侧边,第三侧边与第四侧边相对,管芯接合区与第三侧边之间的第三距离小于管芯接合区与第四侧边之间的第四距离,管芯垫包括位于管芯接合区和第四侧边之间的第四通槽,第四通槽贯穿管芯垫。
在一些实施例中,第一距离不同于第四距离。
在一些实施例中,第一距离小于第四距离,沿第一方向,第一通槽具有第三尺寸,沿平行于管芯垫的面向管芯的第一面、并且垂直于第三侧边的第二方向,第四通槽具有第四尺寸,第三尺寸小于第四尺寸。
在一些实施例中,第四通槽连通第一通槽。
在一些实施例中,复数个第一通槽沿平行于管芯垫的面向管芯的第一面、并且平行于第一侧边的第二方向排列延伸,沿第二方向,复数个第一通槽的尺寸大于管芯接合区的尺寸。
在一些实施例中,沿第二方向,复数个第一通槽延伸超过管芯接合区的边缘。
在一些实施例中,沿第二方向,单个第一通槽的尺寸小于管芯接合区的尺寸。
在一些实施例中,管芯垫还包括连接第一侧边和第二侧边的第三侧边,第一通槽延伸到第三侧边与管芯接合区之间。
在一些实施例中,管芯垫还包括连接第一侧边和第二侧边的第四侧边,第三侧边与第四侧边相对,第一通槽还延伸的第四侧边与管芯接合区之间。
在一些实施例中,管芯接合区与第三侧边之间的距离小于管芯接合区与第四侧边之间的距离,第一通槽的位于管芯接合区与第三侧边之间的部分的体积小于第一通槽的位于管芯接合区与第四侧边之间的部分的体积。
附图说明
当结合附图进行阅读时,从以下详细描述可最佳理解本实用新型的各个方面。应当注意,根据工业中的标准实践,各个部件并非按比例绘制。事实上,为了清楚讨论,各个部件的尺寸可以任意增大或减小。
图1示出了现有的方形扁平无引脚(Quad Flat No-lead,QFN)封装结构,图2是沿图1的A-A’线截取的截面图,图3是图2中框B的电镜图,图4和图5分别是图3中框C、框D的放大图,图6是对应于图1的仰视图,图7是QFN封装结构的成品的仰视图,图8是沿图7的E-E’线截取的管芯垫的截面图,图9是沿图6的F-F’线截取的管芯垫的截面图。
图10示出了根据本申请的实施例的半导体封装件,图11是对应于图10的仰视图,图12是半导体封装件的成品的仰视图,图13是沿图12的G-G’线截取的截面图,图14是沿图12的H-H’线截取的截面图。
图15示出了根据本申请的实施例的半导体封装件的俯视图,图16是对应于图15的仰视图,图17是半导体封装件的成品的仰视图,图18是沿图17的I-I’线截取的截面图,图19是沿图17的J-J’线截取的截面图。
图20示出了根据本申请的实施例的半导体封装件的俯视图,图21是对应于图20的仰视图,图22是半导体封装件的成品的仰视图,图23是沿图17的I-I’线截取的截面图,图24是沿图17的J-J’线截取的截面图。
图25示出了对应于图13、图18和图23的实施例的半导体封装件的截面图。
图26和图27示出了根据本申请不同实施例的半导体封装件的俯视图。
图28示出了第一通槽位于管芯接合区和管芯垫支撑坝之间。图29示出了第一通槽进一步延伸到第三侧边和第四侧边内侧。图30示出了沿第二方向排列延伸的复数个第一通槽。图31示出了倾斜的复数个第一通槽110。图32所示的实施例示出了具有不同宽度的通槽。图33示出了与图29不同的实施例。
具体实施例
下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本实用新型。当然这些仅仅是实例并不旨在限定本实用新型。例如,在以下描述中,在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例,也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且,本实用新型在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚,其自身并不表示所论述的各个实施例和/或配置之间的关系。
图10示出了根据本申请的实施例的半导体封装件100的俯视图(未示出模塑料180),图11是对应于图10的仰视图(其中用较稀疏的点示出位于管芯垫140周围的半蚀刻区域240),图12是半导体封装件100的成品的仰视图(相比于图10更多了引脚260、模塑料180、引脚260和管芯垫140的暴露部分上的锡层280,模塑料180将图10的管芯垫140的半蚀刻区域240遮盖,锡层280将引脚260和管芯垫140的剩余区域遮盖),图13是沿图12的G-G’线截取的的截面图,图14是沿图12的H-H’线截取的截面图。根据本实用新型实施例的一个方面,提供了一种半导体封装件100,包括:管芯120;导线架,包括:管芯垫140,包括用于承载管芯120的管芯接合区146,管芯垫140包括第一侧边141以及与第一侧边141相对的第二侧边142,管芯接合区146与第一侧边141之间的第一距离D1小于管芯接合区146与第二侧边142之间的第二距离D2,管芯垫140包括位于管芯接合区146和第一侧边141之间的第一通槽110,第一通槽110贯穿管芯垫140,沿平行于第一面148(管芯垫140的面向管芯120的面)并且垂直于第一侧边141的第一方向,管芯接合区146的投影(图10中的虚线L1和虚线L2示出了该投影的边界)全部落在第一通槽110上;至少一个引脚260,位于管芯垫140的第一侧边141外侧并且通过引线(未示出)电连接管芯120;模塑料180,包覆导线架和引线并且位于第一通槽110中。本申请的实施例通过设置构造为管芯接合区146的沿第一方向的投影完全落在其上的第一通槽110,第一通槽110在管芯接合区146和第一侧边141之间的空间中充分延伸,在管芯120偏移的一侧处模塑料180可以在第一通槽110中实现与管芯垫140的充分结合,增大了管芯垫140与模塑料180之间的结合力抵消分散由于管芯120偏移造成的应力集中,减少或消除了在管芯120偏移的一侧处管芯垫140与模塑料180的分层现象,增强了结构稳定性。
参见图13,在一些实施例中,在垂直于第一面148、垂直于第一侧边141、并且穿过第一通槽110的截面图中,第一通槽110的侧壁具有曲线形状。在一些实施例中,沿第一方向,第一通槽110具有位于第一面148上的第一尺寸S1、以及位于管芯垫140的内部的第一位置处的第二尺寸S2,第一尺寸S1小于第二尺寸S2。通过第一通槽110的顶面尺寸小于内部尺寸,在通槽110的顶面处产生限位结构,当模塑料180灌装进第一通槽110并固化后,模塑料180完全接触侧壁,限位结构阻挡模塑料180从第一通槽110中脱离。在一些实施例中,第一通槽110具有位于第一面148到管芯垫140的背对于管芯120的第二面149(图13的下表面)的中间位置处,第一通槽110具有沿第一方向的第三尺寸S3,第一位置位于中间位置与第一面148之间,第三尺寸S3小于第二尺寸S2。在一些实施例中,在截面图中,侧壁的相互面对的第一侧和第二侧的形状对称。在一些实施例中,在截面图中,侧壁的第一侧包括叠置的两个单括号1100,单括号1100朝背对于第二侧的方向凸出。
参见图10,在一些实施例中,沿平行于管芯垫140的面向管芯120的第一面148(即图10所示出的面)、并且平行于第一侧边141的第二方向,第一通槽110的尺寸大于管芯接合区146的尺寸,以进一步增加管芯垫140与模塑料180的结合面积。在一些实施例中,沿第二方向,第一通槽110延伸超过管芯接合区146的边缘。
参见图10,在一些实施例中,管芯垫140还包括连接第一侧边141和第二侧边142的第三侧边143、第四侧边144,第三侧边143与第四侧边144相对,并且管芯垫140还包括位于管芯接合区146和第二侧边142之间的第二通槽112、位于管芯接合区146和第三侧边143之间的第三通槽113、位于管芯接合区146和第四侧边144之间的第四通槽114,第一通槽110、第二通槽112、第三通槽113、第四通槽114之间相互连通(例如通过图11所示的半蚀区域240相互连通)。
图15示出了根据本申请的实施例的半导体封装件100的俯视图(未示出模塑料180),图16是对应于图15的仰视图(其中用较稀疏的点示出位于管芯垫140周围的半蚀刻区域240),图17是半导体封装件100的成品的仰视图(相比于图16更多了引脚260、模塑料180、引脚260和管芯垫140的暴露部分上的锡层280,模塑料180将图16的管芯垫140的半蚀刻区域240遮盖,锡层280将引脚260和管芯垫140的剩余区域遮盖),图18是沿图17的I-I’线截取的截面图,图19是沿图17的J-J’线截取的截面图。图15至图19的实施例与图10至图14的实施例相似,不同之处在于,图16所示的半蚀刻区域240的形状与图11、图14不同,其中,图16所示的第一通槽110、第二通槽112、第三通槽113、第四通槽114由管芯垫140完全隔开。
图20示出了根据本申请的实施例的半导体封装件100的俯视图(未示出模塑料180),图21是对应于图20的仰视图(其中用较稀疏的点示出位于管芯垫140周围的半蚀刻区域240),图22是半导体封装件100的成品的仰视图(相比于图21更多了引脚260、模塑料180、引脚260和管芯垫140的暴露部分上的锡层280,模塑料180将图21的管芯垫140的半蚀刻区域240遮盖,锡层280将引脚260和管芯垫140的剩余区域遮盖),图23是沿图17的I-I’线截取的导线架的截面图,图24是沿图17的J-J’线截取的管芯垫140的截面图。图20至图24的实施例与图15至图19的实施例、图10至图14的实施例相似,不同之处在于,图21所示的半蚀刻区域240的形状与图11和图14、图16不同,并且图21所示的第一通槽110、第二通槽112、第三通槽113、第四通槽114通过半蚀区域240连通。
图25示出了对应于图13、图18和图23的实施例的半导体封装件100的截面图,其中未示出引脚260,本申请的实施例的第一通槽110、第二通槽112、第三通槽113、第四通槽114开在半蚀区域240里面的位置处,即贯穿管芯垫140的整个厚度,以暴露接地区域(groundarea)149,如图11、图16和图21所示,接地区域149可以是连续的环或者是不连续的结构。
图26和图27示出了根据本申请不同实施例的半导体封装件100的俯视图(未示出模塑料180)和截面图,其中,本申请的管芯垫140与模塑料180的结合力足以支撑起堆叠的管芯120。
本申请的第一通槽110也可以用于改进现有技术的例如图1所示的实施例,参见图28,第一通槽110位于管芯接合区146和管芯垫支撑坝160之间,以在原来承受应力较大的管芯垫支撑坝160的内侧增加第一通槽110,从而增加管芯垫140与模塑料180(未示出)之间的结合力。
在一些实施例中,第一通槽110可以如图29所示进一步延伸到第三侧边143和第四侧边144内侧。
在一些实施例中,图28的单个第一通槽110可以替换为如图30所示的沿第二方向排列延伸的复数个第一通槽110,并且沿第二方向,复数个第一通槽110的尺寸大于管芯接合区146的尺寸,复数个第一通槽110延伸超过管芯接合区146的边缘,单个第一通槽110的尺寸小于管芯接合区146的尺寸。
在一些实施例中,如图31所示,复数个第一通槽110可以倾斜,并且沿第二方向排列,并且超出管芯接合区146的边缘。
在图32所示的实施例中,管芯接合区146与第三侧边143之间的第三距离小于管芯接合区146与第四侧边144之间的第四距离D4,管芯垫140还包括位于管芯接合区146和第四侧边144之间的第四通槽114,第四通槽114贯穿管芯垫140,第一距离D1小于第四距离D4,第一通槽110沿第一方向的尺寸小于第四通槽114沿第二方向的尺寸,即第一通槽110的宽度小于第四通槽114的宽度,第四通槽114连通第一通槽110。
在图33所示的实施例中,在图29所示实施例的基础上,管芯接合区146距第三侧边143比距第四侧边144更近,第一通槽110的位于管芯接合区146与第三侧边143之间的部分的体积小于第一通槽110的位于管芯接合区146与第四侧边144之间的部分的体积。
上述概述了几个实施例的特征,以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解,他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到,此类等效结构不背离本实用新型的精神和范围,并且它们可以在不背离本实用新型的精神和范围的情况下在本实用新型中进行各种改变、代替以及改变。
Claims (10)
1.一种半导体封装件,其特征在于,包括:
管芯;
导线架,包括:
管芯垫,包括用于承载所述管芯的管芯接合区,所述管芯垫包括第一侧边以及与所述第一侧边相对的第二侧边,所述管芯接合区与所述第一侧边之间的第一距离小于所述管芯接合区与所述第二侧边之间的第二距离,所述管芯垫包括位于所述管芯接合区和所述第一侧边之间的第一通槽,所述第一通槽贯穿所述管芯垫,沿平行于所述管芯垫的面向所述管芯的第一面并且垂直于所述第一侧边的第一方向,所述管芯接合区的投影全部落在所述第一通槽上;
至少一个引脚,位于所述管芯垫的所述第一侧边外侧并且通过引线电连接所述管芯;
模塑料,包覆所述导线架和所述引线并且位于所述第一通槽中。
2.根据权利要求1所述的半导体封装件,其特征在于,在垂直于所述第一面、垂直于所述第一侧边、并且穿过所述第一通槽的截面图中,所述第一通槽的侧壁具有曲线形状。
3.根据权利要求2所述的半导体封装件,其特征在于,沿所述第一方向,所述第一通槽具有位于所述第一面上的第一尺寸、以及位于所述管芯垫的内部的第一位置处的第二尺寸,所述第一尺寸小于所述第二尺寸。
4.根据权利要求3所述的半导体封装件,其特征在于,所述第一通槽具有位于所述第一面到所述管芯垫的背对于所述管芯的第二面的中间位置处,所述第一通槽具有沿所述第一方向的第三尺寸,所述第一位置位于所述中间位置与所述第一面之间,所述第三尺寸小于所述第二尺寸。
5.根据权利要求2所述的半导体封装件,其特征在于,在所述截面图中,所述侧壁的相互面对的第一侧和第二侧的形状对称。
6.根据权利要求5所述的半导体封装件,其特征在于,在所述截面图中,所述侧壁的所述第一侧包括叠置的两个单括号,所述单括号朝背对于所述第二侧的方向凸出。
7.根据权利要求2-6任一项所述的半导体封装件,其特征在于,在所述截面图中,所述模塑料完全接触所述侧壁。
8.根据权利要求1所述的半导体封装件,其特征在于,沿平行于所述管芯垫的面向所述管芯的第一面、并且平行于所述第一侧边的第二方向,第一通槽的尺寸大于所述管芯接合区的尺寸。
9.根据权利要求8所述的半导体封装件,其特征在于,沿所述第二方向,所述第一通槽延伸超过所述管芯接合区的边缘。
10.根据权利要求1所述的半导体封装件,其特征在于,所述管芯垫还包括连接所述第一侧边和所述第二侧边的第三侧边、第四侧边,所述第三侧边与所述第四侧边相对,并且所述管芯垫还包括位于所述管芯接合区和所述第二侧边之间的第二通槽、位于所述管芯接合区和所述第三侧边之间的第三通槽、位于所述管芯接合区和所述第四侧边之间的第四通槽,所述第一通槽、第二通槽、第三通槽、第四通槽之间相互隔开或相互连通。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223392168.0U CN219575629U (zh) | 2022-12-16 | 2022-12-16 | 半导体封装件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223392168.0U CN219575629U (zh) | 2022-12-16 | 2022-12-16 | 半导体封装件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219575629U true CN219575629U (zh) | 2023-08-22 |
Family
ID=87656195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223392168.0U Active CN219575629U (zh) | 2022-12-16 | 2022-12-16 | 半导体封装件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219575629U (zh) |
-
2022
- 2022-12-16 CN CN202223392168.0U patent/CN219575629U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7728414B2 (en) | Lead frame and resin-encapsulated semiconductor device | |
US8441110B1 (en) | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package | |
US20120126378A1 (en) | Semiconductor device package with electromagnetic shielding | |
KR20000019724A (ko) | 반도체패키지 제조용 리드프레임 구조 | |
US6696749B1 (en) | Package structure having tapering support bars and leads | |
CN219575629U (zh) | 半导体封装件 | |
JP6798670B2 (ja) | リードフレーム及びその製造方法 | |
US11515240B2 (en) | Lead frame for a package for a semiconductor device, semiconductor device and process for manufacturing a semiconductor device | |
KR100657159B1 (ko) | 반도체 패키지 제조용 몰드 구조 | |
JP5997964B2 (ja) | リードフレーム | |
CN109119395B (zh) | 引线框架及其制造方法 | |
JP6738676B2 (ja) | リードフレーム | |
US6093959A (en) | Lead frame having supporters and semiconductor package using same | |
JP4767115B2 (ja) | 半導体装置及びその製造方法 | |
KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
CN212517191U (zh) | 引线框架及封装体 | |
KR100191078B1 (ko) | 퓨즈드 리이드에 응력흡수수단이 형성된 반도체 패키지용 리이드프레임 | |
KR19990034731A (ko) | 리드 온 칩형 리드 프레임과 그를 이용한 패키지 | |
JP6631669B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
KR0122903Y1 (ko) | 이중리드프레임 및 패키지 | |
KR100693755B1 (ko) | 반도체 패키지 제조용 리드프레임 구조 | |
KR950007208Y1 (ko) | 반도체 패키지용 리드프레임 | |
US20010050420A1 (en) | Leadframe having joined internal lead | |
CN113838827A (zh) | 引线框架及封装体 | |
KR100379082B1 (ko) | 반도체패키지용 리드프레임 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |