CN219513059U - 一种芯片封装治具 - Google Patents

一种芯片封装治具 Download PDF

Info

Publication number
CN219513059U
CN219513059U CN202320554459.0U CN202320554459U CN219513059U CN 219513059 U CN219513059 U CN 219513059U CN 202320554459 U CN202320554459 U CN 202320554459U CN 219513059 U CN219513059 U CN 219513059U
Authority
CN
China
Prior art keywords
chip
die
flip
jig
positioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320554459.0U
Other languages
English (en)
Inventor
徐晨
丁科
盛明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN202320554459.0U priority Critical patent/CN219513059U/zh
Application granted granted Critical
Publication of CN219513059U publication Critical patent/CN219513059U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本实用新型涉及芯片封装技术领域,具体为一种芯片封装治具,包括倒装芯片载具、用于承载所述倒装芯片载具的上料治具,所述倒装芯片载具包括多个用于装载第一芯片的芯片定位槽,所述芯片定位槽底部具有贯通空腔;所述上料治具包括多个与所述贯通空腔对应的芯片支撑底座,所述芯片支撑底座的尺寸小于贯通空腔的尺寸且芯片支撑底座的高度大于贯通空腔的高度。利用本实用新型的倒装芯片载具,在第一芯片上表面利用混合键合工艺倒装第二芯片,然后将倒装芯片载具放置在上料治具上,使得第一芯片很方便地粘贴到基板表面,由于在混合键合技术时还没有进行粘贴工艺,不会导致第一芯片发生翘曲,解决了大尺寸芯片互相堆叠无法直接采用混合键合技术的问题。

Description

一种芯片封装治具
技术领域
本实用新型涉及芯片封装技术领域,具体为一种芯片封装治具。
背景技术
在超大规模集成电路发展日益接近物理极限的状态下,于物理尺寸和成本方面都具有优势的3D集成电路是延长摩尔定律并解决先进封装问题的有效途径。而晶圆键合技术正是3D电路集成的关键技术之一,尤其是混合键合(Hybrid Bonding)技术可以在相互堆叠的芯片之间获得更密集互连,实现10微米及以下的凸点间距(Pitch),提供更高的互连密度(达到每平方毫米10000个凸点)、更小更简单的电路、更大的带宽、更低的电容、更低的功、耗(每比特不到0.05皮焦耳)。
对于小芯片的相互堆叠,采用混合键合技术能有效地进行键合,但对于大芯片的互相堆叠,堆叠芯片之间的焊料凸点就无法有效的对准,无法直接采用混合键合技术进行键合。
实用新型内容
本实用新型的目的在于克服现有大芯片的混合键合封装结构中焊料凸点无法有效对准的问题,提供了一种芯片封装治具。
为了实现上述目的,本实用新型提供一种芯片封装治具,包括:
倒装芯片载具、用于承载所述倒装芯片载具的上料治具,所述倒装芯片载具、上料治具之间通过载具定位结构上下堆叠;
所述倒装芯片载具包括多个用于装载第一芯片的芯片定位槽,所述芯片定位槽底部具有贯通空腔,利用所述芯片倒装载具在第一芯片上表面倒装第二芯片;
所述上料治具包括多个与所述贯通空腔对应的芯片支撑底座,所述芯片支撑底座的尺寸小于贯通空腔的尺寸且芯片支撑底座的高度大于贯通空腔的高度,使得当倒装芯片载具放置在上料治具上时,芯片支撑底座将位于芯片定位槽的第一芯片顶起。
可选的,还包括倒装芯片贴片头,所述倒装芯片贴片头包括围坝结构的环形密封圈和位于中间凹陷位置的柔性吸盘,利用所述倒装芯片贴片头吸取倒装有第二芯片的第一芯片。
可选的,所述环形密封圈的尺寸大于第二芯片的尺寸且小于第一芯片的尺寸。
可选的,所述环形密封圈和位于中间凹陷的柔性吸盘之间的高度差小于第二芯片的封装厚度。
可选的,所述环形密封圈为橡胶密封圈,柔性吸盘为橡胶吸盘,且橡胶吸盘的硬度小于橡胶密封圈的硬度。
可选的,所述倒装芯片载具上表面还包括贴片高度探测结构,当倒装芯片贴片头在吸取倒装有第二芯片的第一芯片时,利用所述贴片高度探测结构对倒装芯片贴片头的高度进行检测。
可选的,所述贴片高度探测结构为位于所述倒装芯片载具上表面的探测凹槽。
可选的,所述载具定位结构包括位于所述倒装芯片载具的定位孔和位于上料治具的定位柱,所述定位孔和定位柱对应设置。
可选的,所述芯片定位槽呈矩形,所述贯通空腔的尺寸小于芯片定位槽的尺寸,且矩形的芯片定位槽至少四个角落具有芯片支撑座。
可选的,所述贯通空腔的形状与芯片支撑底座的形状一致。
可选的,所述贯通空腔和芯片支撑底座为十字型结构。
可选的,所述贯通空腔的长和宽大于芯片定位槽的长和宽。
可选的,所述芯片支撑底座为电木支撑底座。
可选的,所述芯片定位槽的四个角落具有芯片定位避让槽。
可选的,每一个芯片定位槽的边缘具有两个或多个芯片定位点。
本实用新型的有益效果:
本实用新型公开了一种芯片封装治具,包括倒装芯片载具、用于承载所述倒装芯片载具的上料治具,所述倒装芯片载具、上料治具之间通过载具定位结构上下堆叠;所述倒装芯片载具包括多个用于装载第一芯片的芯片定位槽,所述芯片定位槽底部具有贯通空腔,利用所述芯片倒装载具在第一芯片上表面倒装第二芯片;所述上料治具包括多个与所述贯通空腔对应的芯片支撑底座,所述芯片支撑底座的尺寸小于贯通空腔的尺寸且芯片支撑底座的高度大于贯通空腔的高度,使得当倒装芯片载具放置在上料治具上时,芯片支撑底座将位于芯片定位槽的第一芯片顶起。利用本实用新型的倒装芯片载具,将第一芯片放置在芯片定位槽内,然后在第一芯片上表面利用混合键合工艺倒装第二芯片,然后将倒装芯片载具放置在上料治具上,利用芯片支撑底座将位于芯片定位槽的第一芯片顶起,使得第一芯片很方便地粘贴到基板表面,由于在混合键合技术时还没有进行粘贴工艺,不会导致第一芯片发生翘曲,从而利用上述芯片封装治具可以顺利地实现混合键合,解决了大尺寸芯片互相堆叠无法直接采用混合键合技术进行倒装的问题。
附图说明
图1为现有芯片封装结构存在的问题示意图;
图2~图4为本实用新型实施例的芯片封装治具的结构示意图;
图5~图9为本实用新型实施例利用芯片封装治具进行芯片封装的制备过程示意图;
图10~图11为本实用新型实施例的倒装芯片载具的俯视结构示意图;
图12~图13为本实用新型实施例的上料治具的俯视结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在现有芯片封装结构中,如图1所示,包括基板U1、位于所述基板U1表面的第一芯片U2、位于所述第一芯片U2表面倒装的第二芯片U3,所述第一芯片U2粘贴在所述基板U1表面,所述第二芯片U3通过混合键合技术与第一芯片U2进行键合。由于混合键合技术可以实现10微米及以下的凸点间距,达到每平方毫米10000个凸点,因此第一芯片U2和第二芯片U3键合前的凸点对准步骤非常重要。实用新型人发现,对于小芯片的相互堆叠,采用混合键合技术能有效地进行键合,但对于大芯片的互相堆叠,堆叠芯片之间的焊料凸点就无法有效的对准,无法直接采用混合键合技术进行键合。研究发现,是因为当第一芯片U2的尺寸足够大时,第一芯片U2上表面的翘曲度将超过200um,在倒装第二芯片U3时,助焊剂覆盖率无法保证,且因为翘曲度过高,焊料凸点对位无法调节,该制程无法进行。进一步研究发现,主要是因为第一芯片U2的尺寸足够大时,第一芯片U2先粘贴在所述基板U1表面,由于粘贴胶的存在,烘烤降温时涨缩导致的热膨胀系数不匹配,第一芯片U2上表面的翘曲度将超过200um。
因此本实用新型实施例提供了一种芯片封装治具,利用所述芯片封装治具,可以使得堆叠封装的第一芯片和第二芯片先进行混合键合,后续再将第一芯片粘贴到基板表面,由于混合键合时还没有进行粘贴工艺,不会导致第一芯片发生翘曲,从而顺利地实现混合键合。
请参考图2~图4,为本实用新型实施例的芯片封装治具的结构示意图,包括:
倒装芯片载具10、用于承载所述倒装芯片载具10的上料治具40,所述倒装芯片载具10、上料治具40之间通过载具定位结构上下堆叠;
所述倒装芯片载具10包括多个用于装载第一芯片20的芯片定位槽12,所述芯片定位槽12底部具有贯通空腔13,利用所述芯片倒装载具10在第一芯片20上表面倒装第二芯片30;
所述上料治具40包括多个与所述贯通空腔13对应的芯片支撑底座41,所述芯片支撑底座41的尺寸小于贯通空腔13的尺寸且芯片支撑底座41的高度大于贯通空腔13的高度,使得当倒装芯片载具10放置在上料治具40上时,芯片支撑底座41将位于芯片定位槽12的第一芯片20顶起。
本实用新型实施例中,由于需要将倒装芯片载具堆叠在上料治具表面,因此所述倒装芯片载具远离上料治具的表面定义为倒装芯片载具上表面,倒装芯片载具靠近上料治具的表面定义为倒装芯片载具下表面,第一芯片靠近上料治具的表面为第一芯片下表面,第一芯片远离上料治具的表面为第一芯片上表面。
请参考图3和图10、图11,图3为本实用新型实施例的倒装芯片载具的剖面结构示意图,图10为本实用新型实施例的倒装芯片载具的俯视结构示意图,图11为倒装芯片载具对于单个芯片定位槽的局部放大图。
所述倒装芯片载具10包括多个芯片定位槽12,所述芯片定位槽12的形状对应待封装的第一芯片的形状,且所述芯片定位槽12的尺寸稍稍大于待封装的第一芯片的尺寸,使得待封装的第一芯片刚好能放入芯片定位槽12中。
在本实施例中,所述芯片定位槽12为矩形结构,底部的贯通空腔13位于芯片定位槽12的中间位置。所述贯通空腔13为十字型结构,且所述贯通空腔13的长度和宽度大于芯片定位槽12的长度和宽度,在矩形的芯片定位槽12的四个角落具有芯片支撑座15,当第一芯片被放置在芯片定位槽12内时,利用所述四个芯片支撑座15支撑第一芯片。
且由于所述贯通空腔13为十字型结构,对应的芯片支撑底座41也为十字型结构,利用芯片支撑底座41将位于芯片定位槽12的第一芯片20顶起时,受力均匀,第一芯片20被顶起时不会发生偏移。且由于所述贯通空腔13的长度和宽度大于芯片定位槽12的长度和宽度,芯片支撑底座41的长度和宽度也大于芯片定位槽12的长度和宽度,芯片支撑底座41对第一芯片下表面的支撑充分,当所述倒装芯片贴片头靠近第一芯片准备吸取倒装有第二芯片的第一芯片时,产生的下压力不会对第一芯片造成扭曲,影响倒装的键合质量。
在其他实施例中,所述贯通空腔也可以为矩形结构,对应的芯片支撑底座也为矩形结构,底部的贯通空腔位于芯片定位槽的中间位置,所述芯片定位槽的边缘具有一圈环形的芯片支撑座,利用所述环形的芯片支撑座支撑第一芯片。
在其他实施例中,所述贯通空腔也可以为长度和宽度等于或小于芯片定位槽的长度和宽度的十字型结构。
在本实施例中,当所述芯片定位槽12为矩形结构,所述芯片定位槽12的四个角落的芯片支撑座15具有芯片定位避让槽16,所述芯片定位避让槽16位于芯片支撑座15的四个顶端,避免第一芯片放置到芯片定位槽的过程中,第一芯片四个顶角碰撞到芯片定位槽12的边缘造成芯片损伤。
在本实施例中,每一个芯片定位槽12的边缘具有两个芯片定位点17。所述两个芯片定位点17位于芯片定位槽12斜对角线外延的边缘位置,通过将两个芯片定位点17和第一芯片的中心点是否在同一直线判断芯片是否放置正确。
在其他实施例中,也可以在每一个芯片定位槽的边缘设置多个芯片定位点来对第一芯片的位置进行定位,或者采用现有其他芯片定位的方式对第一芯片是否安装到位进行定位。
在本实施例中,所述载具定位结构包括位于所述倒装芯片载具10的定位孔11和位于上料治具40的定位柱42,所述定位孔11和定位柱42对应设置,且所述定位孔11和定位柱42分别位于所述倒装芯片载具10、上料治具40的侧边,使得当倒装芯片载具10通过载具定位结构放置在上料治具40上时,完成两者的定位对齐。
请参考图4和图12、图13,图4为本实用新型实施例的上料治具的剖面结构示意图,图12为本实用新型实施例的上料治具的俯视结构示意图,图13为上料治具对于单个芯片支撑底座的局部放大图。
所述上料治具40包括多个与所述贯通空腔13对应位置的芯片支撑底座41,当倒装芯片载具10通过载具定位结构放置在上料治具40上时,所述芯片支撑底座41恰好位于所述贯通空腔13内。在本实施例中,当所述贯通空腔13为十字型结构,对应的芯片支撑底座41也为十字型结构,利用芯片支撑底座41将位于芯片定位槽12的第一芯片20顶起时,受力均匀,且由于所述贯通空腔13的长度和宽度大于芯片定位槽12的长度和宽度,芯片支撑底座41的长度和宽度也大于芯片定位槽12的长度和宽度,芯片支撑底座41对第一芯片下表面的支撑充分,当所述倒装芯片贴片头靠近第一芯片准备吸取倒装有第二芯片的第一芯片时,产生的下压力不会对第一芯片造成扭曲,影响倒装的键合质量。
在本实施例中,所述芯片支撑底座41为电木支撑底座,由于电木具有强度高、绝缘性好的特点,因此利用电木作为芯片支撑底座的材料,当所述倒装芯片贴片头靠近第一芯片准备吸取倒装有第二芯片的第一芯片时,产生的下压力不会对第一芯片造成扭曲。
本实用新型实施例的芯片封装治具还包括倒装芯片贴片头50,利用所述倒装芯片贴片头吸取倒装有第二芯片的第一芯片。
在本实施例中,请参考图8,所述倒装芯片贴片头50包括围坝结构的环形密封圈51和位于中间凹陷位置的柔性吸盘52,所述环形密封圈51的尺寸大于第二芯片30的尺寸且小于第一芯片20的尺寸,且由于所述第二芯片30倒装封装在第一芯片20的中间位置,所述环形密封圈51对应与所述第一芯片20的边缘位置相贴合,便于对第一芯片20进行吸取。但由于第一芯片20和第二芯片30倒装后成台阶状,因此需要利用位于中间凹陷位置的柔性吸盘52同时对第二芯片30进行吸取,吸附力均匀,避免吸取动作对第一芯片、第二芯片及两个芯片之间的倒装键合结构造成损伤。
在本实施例中,所述环形密封圈为橡胶密封圈,柔性吸盘为橡胶吸盘,但两者的橡胶材质不相同,橡胶吸盘的硬度小于橡胶密封圈的硬度。由于柔性吸盘的硬度较小,因此当所述倒装芯片贴片头靠近第一芯片准备吸取倒装有第二芯片的第一芯片时,利用所述柔性吸盘对第二芯片上表面进行缓冲,避免第二芯片被过度挤压造成芯片破损或倒装键合结构受损。
在本实施例中,所述环形密封圈和位于中间凹陷的柔性吸盘之间存在高度差h1,且所述高度差略小于第二芯片的封装厚度h2,其中所述第二芯片的封装厚度h2为所述第二芯片的上表面和第一芯片的上表面的高度差,即所述第二芯片的封装厚度h2为第二芯片本身的厚度和倒装键合结构的厚度之和。
由于所述倒装芯片贴片头50包括围坝结构的环形密封圈51和位于中间凹陷位置的柔性吸盘52,柔性吸盘50具有一弹性距离K,当所述第二芯片的封装厚度h2减去所述环形密封圈和柔性吸盘之间高度差h1的差值小于弹性距离K,倒装芯片贴片头靠近第一芯片时,所述柔性吸盘先接触到所述第二芯片30上表面,对第二芯片进行吸取,此时柔性吸盘50具有一弹性距离,倒装芯片贴片头继续靠近第一芯片,环形密封圈接触到所述第一芯片20的边缘位置表面,对第一芯片20进行吸取,倒装芯片贴片头停止移动,由于柔性吸盘50此时还没压缩到弹性距离K,避免了第二芯片被过度挤压造成芯片破损或倒装键合结构受损。
本实施例利用环形密封圈和柔性吸盘对倒装有第二芯片的第一芯片进行双重吸取,提高芯片的吸附能力,且由于同时对第一芯片、第二芯片进行吸取,吸附力均匀,避免吸取动作对第一芯片、第二芯片及两个芯片之间的倒装键合结构造成损伤。
在本实施例中,所述倒装芯片载具10上表面还包括贴片高度探测结构,当倒装芯片贴片头在吸取倒装有第二芯片的第一芯片时,利用所述贴片高度探测结构对倒装芯片贴片头的高度进行检测。具体的,所述贴片高度探测结构为位于所述倒装芯片载具上表面的探测凹槽18。由于倒装芯片贴片头在吸取倒装有第二芯片的第一芯片时,如果倒装芯片贴片头与倒装芯片载具10的距离过近,导致倒装芯片贴片头对第一芯片和第二芯片的压力过大,容易造成芯片损伤。因此通过合理控制所述探测凹槽的深度、芯片定位槽的深度、第一芯片的厚度、第二芯片的封装厚度,使得当倒装芯片贴片设备对应的距离探测装置接触到所述探测凹槽,即停止移动倒装芯片贴片头,使得倒装芯片贴片头对第一芯片和第二芯片的压力适度。
在本实施例中,所述探测凹槽18的深度和芯片定位槽12的深度一致,当倒装芯片贴片头靠近第一芯片时,倒装芯片贴片头的环形密封圈接触到所述第一芯片20表面,倒装芯片贴片设备对应的距离探测装置刚好接触到所述探测凹槽的底部,倒装芯片贴片头停止移动。
本实用新型实施例还提供了利用所述芯片封装治具进行芯片封装的制备过程,具体的,
请参考图5,将第一芯片20逐个放置在倒装芯片载具10的芯片定位槽内;
请参考图6,利用所述倒装芯片载具10,将第二芯片30逐个倒装封装在所述第一芯片20表面。在本实施例中,所述倒装封装的键合工艺为混合键合技术,在其他实施例中,也可以采用其他合适的键合技术。
请参考图7,将所述倒装芯片载具10放置在上料治具40上时,芯片支撑底座41将位于芯片定位槽12的第一芯片20顶起。
请参考图8,利用倒装芯片贴片头50吸取倒装芯片载具10上倒装有第二芯片30的第一芯片20;
请参考图9,将所述倒装有第二芯片30的第一芯片20通过粘接层61贴装到基板60表面,并进行后续芯片封装步骤。
本实用新型虽然己以较佳实施例公开如上,但其并不是用来限定本实用新型,任何本领域技术人员在不脱离本实用新型的精神和范围内,都可以利用上述揭示的方法和技术内容对本实用新型技术方案做出可能的变动和修改,因此,凡是未脱离本实用新型技术方案的内容,依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本实用新型技术方案的保护范围。

Claims (15)

1.一种芯片封装治具,其特征在于,包括:
倒装芯片载具;
用于承载所述倒装芯片载具的上料治具;
载具定位结构,所述倒装芯片载具、上料治具之间通过载具定位结构上下堆叠;
所述倒装芯片载具包括多个用于装载第一芯片的芯片定位槽,所述芯片定位槽底部具有贯通空腔;
所述上料治具包括多个与所述贯通空腔对应的芯片支撑底座,所述芯片支撑底座的尺寸小于贯通空腔的尺寸且芯片支撑底座的高度大于贯通空腔的高度,使得当倒装芯片载具放置在上料治具上时,芯片支撑底座将位于芯片定位槽的第一芯片顶起。
2.根据权利要求1所述的芯片封装治具,其特征在于,还包括倒装芯片贴片头,所述倒装芯片贴片头包括围坝结构的环形密封圈和位于中间凹陷位置的柔性吸盘,利用所述倒装芯片贴片头吸取第一芯片,所述第一芯片上表面倒装有第二芯片。
3.根据权利要求2所述的芯片封装治具,其特征在于,所述环形密封圈的尺寸大于第二芯片的尺寸且小于第一芯片的尺寸。
4.根据权利要求2所述的芯片封装治具,其特征在于,所述环形密封圈和位于中间凹陷的柔性吸盘之间的高度差小于第二芯片的封装厚度。
5.根据权利要求2所述的芯片封装治具,其特征在于,所述环形密封圈为橡胶密封圈,柔性吸盘为橡胶吸盘,且橡胶吸盘的硬度小于橡胶密封圈的硬度。
6.根据权利要求2所述的芯片封装治具,其特征在于,所述倒装芯片载具上表面还包括贴片高度探测结构,当倒装芯片贴片头在吸取倒装有第二芯片的第一芯片时,利用所述贴片高度探测结构对倒装芯片贴片头的高度进行检测。
7.根据权利要求6所述的芯片封装治具,其特征在于,所述贴片高度探测结构为位于所述倒装芯片载具上表面的探测凹槽。
8.根据权利要求1所述的芯片封装治具,其特征在于,所述载具定位结构包括位于所述倒装芯片载具的定位孔和位于上料治具的定位柱,所述定位孔和定位柱对应设置。
9.根据权利要求1所述的芯片封装治具,其特征在于,所述芯片定位槽呈矩形,且矩形的芯片定位槽至少四个角落具有芯片支撑座。
10.根据权利要求1所述的芯片封装治具,其特征在于,所述贯通空腔的形状与芯片支撑底座的形状一致。
11.根据权利要求10所述的芯片封装治具,其特征在于,所述贯通空腔和芯片支撑底座为十字型结构。
12.根据权利要求11所述的芯片封装治具,其特征在于,所述贯通空腔的长和宽大于芯片定位槽的长和宽。
13.根据权利要求1所述的芯片封装治具,其特征在于,所述芯片支撑底座为电木支撑底座。
14.根据权利要求1所述的芯片封装治具,其特征在于,所述芯片定位槽的四个角落具有芯片定位避让槽。
15.根据权利要求1所述的芯片封装治具,其特征在于,每一个芯片定位槽的边缘具有两个或多个芯片定位点。
CN202320554459.0U 2023-03-20 2023-03-20 一种芯片封装治具 Active CN219513059U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202320554459.0U CN219513059U (zh) 2023-03-20 2023-03-20 一种芯片封装治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202320554459.0U CN219513059U (zh) 2023-03-20 2023-03-20 一种芯片封装治具

Publications (1)

Publication Number Publication Date
CN219513059U true CN219513059U (zh) 2023-08-11

Family

ID=87528974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320554459.0U Active CN219513059U (zh) 2023-03-20 2023-03-20 一种芯片封装治具

Country Status (1)

Country Link
CN (1) CN219513059U (zh)

Similar Documents

Publication Publication Date Title
US12021006B2 (en) Package structure and method and equipment for forming the same
US7927922B2 (en) Dice rearrangement package structure using layout process to form a compliant configuration
TWI520232B (zh) 具有經封包之通孔的積體電路封裝系統及其製造方法
JP3339838B2 (ja) 半導体装置およびその製造方法
US20090001602A1 (en) Stack package that prevents warping and cracking of a wafer and semiconductor chip and method for manufacturing the same
US10818637B2 (en) Thin bonded interposer package
US11296032B2 (en) Silicon interposer including through-silicon via structures with enhanced overlay tolerance and methods of forming the same
US20110294260A1 (en) Semiconductor package and method of forming the same
US20070001296A1 (en) Bump for overhang device
JP2002222914A (ja) 半導体装置及びその製造方法
JP2013239758A (ja) ウエハレベルパッケージ及びその製造方法
TWI654674B (zh) 半導體製造裝置及半導體裝置的製造方法
US10325881B2 (en) Vertical semiconductor device having a stacked die block
KR20130124070A (ko) 플립칩 패키지 제조 장치 및 이를 이용한 플립칩 패키지 제조 방법
TWI548009B (zh) 用於針對晶圓上晶片組件的暫時性晶圓模製的方法
CN219513059U (zh) 一种芯片封装治具
KR20110107989A (ko) 적층 반도체 패키지 형성방법
US20080197473A1 (en) Chip holder with wafer level redistribution layer
US11855003B2 (en) Package structure and method of fabricating the same
CN210607189U (zh) 半导体封装结构及封装体
US10756072B2 (en) Conductive wire through-mold connection apparatus and method
WO2014078133A1 (en) Wafer molding for chip-on-wafer assembly
KR101440340B1 (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
US20240178015A1 (en) Manufacturing method of the semiconductor package, pick and place device, and workpiece handling apparatus
KR100780690B1 (ko) 스택 패키지의 제조방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant