CN219459025U - 滤波器 - Google Patents
滤波器 Download PDFInfo
- Publication number
- CN219459025U CN219459025U CN202320425871.2U CN202320425871U CN219459025U CN 219459025 U CN219459025 U CN 219459025U CN 202320425871 U CN202320425871 U CN 202320425871U CN 219459025 U CN219459025 U CN 219459025U
- Authority
- CN
- China
- Prior art keywords
- capacitor
- circuit
- filter
- parallel circuit
- series circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 59
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims description 114
- 238000011982 device technology Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 19
- 238000003780 insertion Methods 0.000 description 9
- 230000037431 insertion Effects 0.000 description 9
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000001629 suppression Effects 0.000 description 7
- 238000005457 optimization Methods 0.000 description 6
- 230000010363 phase shift Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010897 surface acoustic wave method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Filters And Equalizers (AREA)
Abstract
本申请提供了一种滤波器,该滤波器包括第一LC并联电路、第一LC串联电路以及第二LC串联电路,其中,第一LC并联电路用于在高频处产生两个传输零点;第一LC串联电路的第一端与第一LC并联电路的第一端电连接,第一LC串联电路的第二端接地,第一LC串联电路的第一端用于通入射频信号,且第一LC串联电路用于在低频处产生传输零点;第二LC串联电路的第一端与第一LC并联电路的第二端电连接,第二LC串联电路的第二端接地,第二LC串联电路同样用于在低频处产生传输零点。传输零点改善带通滤波器的带外抑制,解决了现有技术中薄膜滤波器的带外抑制效果较差的问题,保证了滤波器的带外抑制效果较好。
Description
技术领域
本申请涉及滤波器领域,具体而言,涉及一种滤波器。
背景技术
滤波器作为射频通信前端最重要器件之一,能有效的对射频信号进行过滤,抑制干扰信号,但却占用较多面积。声表面波滤波器(SAW,Surface acoustic wave)由于其高选择性、低成本、尺寸小等优点在1.5GHz以下使用非常适合,但在频率超过1.5GHz时,SAW的Q值开始下降,频率选择性降低。随着5G通信技术的快速发展,高频宽带、高抑制、高集成化滤波器的需求迅速上升,而传统的声表面波滤波器受到压电效应和机电耦合系数低的限制,难以满足需求。目前,基于薄膜IPD(Integrated Passive Device,集成无源器件)工艺的滤波器是为了满足高频、大带宽、小尺寸和低成本的需求发展起来的,然而,薄膜IPD滤波器的带外抑制较差,不能很好的滤除谐波。
因此,如何获得低成本、低插入损耗以及高抑制的大宽带薄膜IPD滤波器,仍是一个亟待解决的问题。
目前,集总元器件零点控制技术主要有LC串联谐振器、LC并联谐振器或者在相关支路之间引入电感或电容元器件以额外产生新的耦合,大多是采用单一的零点控制方式,即一个谐振器或一个元器件的引入只产生一个传输零点,这会导致元器件数量增多、插入损耗增大。
实用新型内容
本申请的主要目的在于提供一种滤波器,以至少解决现有技术中薄膜滤波器的带外抑制效果较差的问题。
根据本申请的一个方面,提供了一种滤波器,所述滤波器包括第一LC并联电路、第一LC串联电路以及第二LC串联电路,其中,所述第一LC并联电路用于在高频处产生两个传输零点;所述第一LC串联电路的第一端与所述第一LC并联电路的第一端电连接,所述第一LC串联电路的第二端接地,所述第一LC串联电路的第一端用于通入射频信号,且所述第一LC串联电路用于在低频处产生传输零点;所述第二LC串联电路的第一端与所述第一LC并联电路的第二端电连接,所述第二LC串联电路的第二端接地,所述第二LC串联电路同样用于在低频处产生传输零点。
可选地,所述第一LC并联电路包括第一电容、第二电容以及第一电感,其中,所述第一电容的第一端为所述第一LC并联电路的第一端;所述第二电容的第一端与所述第一电容的第二端电连接,所述第二电容的第二端为所述第一LC并联电路的第二端;所述第一电感的第一端与所述第一电容的第一端电连接,所述第一电感的第二端与所述第二电容的第二端电连接。
可选地,所述滤波器还包括第二LC并联电路、第三LC并联电路以及第四LC并联电路,其中,所述第二LC并联电路的第一端与所述第一LC并联电路的第一端电连接,所述第二LC并联电路的第二端接地;所述第三LC并联电路的第一端与所述第一电容的第二端电连接,所述第三LC并联电路的第二端接地;所述第四LC并联电路的第一端与所述第一LC并联电路的第二端电连接,所述第四LC并联电路的第二端接地。
可选地,所述第二LC并联电路包括第二电感以及第三电容,其中,所述第二电感的第一端为所述第二LC并联电路的第一端,所述第二电感的第二端接地;所述第三电容的第一端为所述第二LC并联电路的第一端,所述第三电容的第二端接地。
可选地,所述滤波器还包括第四电容以及第五电容,其中,所述第四电容的第一端与所述第一LC串联电路的第一端电连接,所述第四电容的第二端与所述第一LC并联电路的第一端电连接;所述第五电容的第一端与所述第一LC并联电路的第二端电连接,所述第五电容的第二端与所述第二LC串联电路的第一端电连接。
可选地,所述第四电容以及所述第五电容分别用于控制所述滤波器的带宽。
可选地,所述第一LC串联电路包括第三电感以及第六电容,其中,所述第三电感的第一端为所述第一LC串联电路的第一端;所述第六电容的第一端与所述第三电感的第二端电连接,所述第六电容的第二端接地。
可选地,所述第二LC串联电路包括第四电感以及第七电容,其中,所述第四电感的第一端为所述第二LC串联电路的第一端;所述第七电容的第一端与所述第四电感的第二端电连接,所述第七电容的第二端接地。
可选地,所述第一LC并联电路、所述第一LC串联电路以及所述第二LC串联电路中的电容以及电感均为采用薄膜集成无源器件技术制作得到的。
可选地,所述第一LC并联电路、所述第一LC串联电路以及所述第二LC串联电路中的电容均为MIM电容,所述第一LC并联电路、所述第一LC串联电路以及所述第二LC串联电路中的电感均为平面螺旋电感。
应用本申请的技术方案,所述滤波器,包括第一LC并联电路、第一LC串联电路以及第二LC串联电路,其中,所述第一LC并联电路用于在高频处产生两个传输零点;所述第一LC串联电路的第一端与所述第一LC并联电路的第一端电连接,所述第一LC串联电路的第二端接地,所述第一LC串联电路的第一端用于通入射频信号,且所述第一LC串联电路用于在低频处产生传输零点;所述第二LC串联电路的第一端与所述第一LC并联电路的第二端电连接,所述第二LC串联电路的第二端接地,所述第二LC串联电路同样用于在低频处产生传输零点。相比现有技术中的薄膜滤波器的带外抑制效果较差的问题,本申请的所述滤波器,通过引入所述第一LC并联电路、所述第一LC串联电路以及所述第二LC串联电路,使得可以通过所述第一LC并联电路中的电感调节高频处的传输零点的位置,且由于所述第一LC并联电路为一个陷波结构,所述在高频处,所述第一LC并联电路可以提供两个传输零点,另外,由于所述第一LC串联电路与所述第二LC串联电路中的电容与电感为串联构成,同样为陷波结构,因此,所述第一LC串联电路以及所述第二LC串联电路同样可以提供两个低频处的传输零点,而传输零点可以改善带通滤波器的带外抑制,解决了现有技术中薄膜滤波器的带外抑制效果较差的问题,保证了所述滤波器的带外抑制效果较好。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了根据本申请的实施例的滤波器的结构示意图;
图2示出了根据本申请的实施例的滤波器的S参数曲线结构示意图。
其中,上述附图包括以下附图标记:
10、第一LC并联电路;20、第一LC串联电路;30、第二LC串联电路;40、第二LC并联电路;50、第三LC并联电路;60、第四LC并联电路;70、第四电容;80、第五电容;101、第一电容;102、第二电容;103、第一电感;201、第三电感;202、第六电容;301、第四电感;302、第七电容;401、第二电感;402、第三电容;501、第五电感;502、第八电容;601、第六电感;602、第九电容。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是,当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时,该元件可直接在该另一元件上,或者也可存在中间元件。而且,在说明书以及权利要求书中,当描述有元件“连接”至另一元件时,该元件可“直接连接”至该另一元件,或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的,现有技术中薄膜滤波器的带外抑制效果较差的问题,为了解决如上问题,本申请的一种典型的实施方式中,提供了一种滤波器。
根据本申请的一种典型的实施例,提供了一种滤波器,如图1所示,上述滤波器包括第一LC并联电路10、第一LC串联电路20以及第二LC串联电路30,其中,上述第一LC并联电路10用于在高频处产生两个传输零点;上述第一LC串联电路20的第一端与上述第一LC并联电路10的第一端电连接,上述第一LC串联电路20的第二端接地,上述第一LC串联电路20的第一端用于通入射频信号,且上述第一LC串联电路20用于在低频处产生传输零点;上述第二LC串联电路30的第一端与上述第一LC并联电路10的第二端电连接,上述第二LC串联电路30的第二端接地,上述第二LC串联电路30同样用于在低频处产生传输零点。
上述滤波器,包括第一LC并联电路、第一LC串联电路以及第二LC串联电路,其中,上述第一LC并联电路用于在高频处产生两个传输零点;上述第一LC串联电路的第一端与上述第一LC并联电路的第一端电连接,上述第一LC串联电路的第二端接地,上述第一LC串联电路的第一端用于通入射频信号,且上述第一LC串联电路用于在低频处产生传输零点;上述第二LC串联电路的第一端与上述第一LC并联电路的第二端电连接,上述第二LC串联电路的第二端接地,上述第二LC串联电路同样用于在低频处产生传输零点。相比现有技术中的薄膜滤波器的带外抑制效果较差的问题,本申请的上述滤波器,通过引入上述第一LC并联电路、上述第一LC串联电路以及上述第二LC串联电路,使得可以通过上述第一LC并联电路中的电感调节高频处的传输零点的位置,且由于上述第一LC并联电路为一个陷波结构,上述在高频处,上述第一LC并联电路可以提供两个传输零点,另外,由于上述第一LC串联电路与上述第二LC串联电路中的电容与电感为串联构成,同样为陷波结构,因此,上述第一LC串联电路以及上述第二LC串联电路同样可以提供两个低频处的传输零点,而传输零点可以改善带通滤波器的带外抑制,解决了现有技术中薄膜滤波器的带外抑制效果较差的问题,保证了上述滤波器的带外抑制效果较好。
另外,由于目前集总元器件的零点控制技术主要有LC串联谐振器以及LC并联谐振器,或者在相关支路之间引入电感或电容元器件以额外产生新的耦合,但是,大多是采用单一的零点控制方式,即一个谐振器或一个元器件的引入只产生一个传输零点,这会导致元器件数量增多以及插入损耗增大,而本申请的上述滤波器,通过引入上述第一LC并联电路,可以在高频处产生两个传输零点,且通过引入上述第一LC串联电路以及上述第二LC串联电路,使得可以在低频处产生两个传输零点,即实现了引入一个元器件,同时产生两个高端的传输零点,保证了上述滤波器的元器件的数量较少,保证了上述滤波器的占用空间较小以及成本较低,实现了上述滤波器的小型化设计。
具体地,上述滤波器通过上述第一LC并联电路、上述第一LC串联电路以及上述第二LC串联电路,保证了可以通过较少的LC器件获得了较高的带外抑制,保证了上述滤波器的谐波干扰较少,保证了上述滤波器插入损耗较低。
为了进一步保证上述滤波器的带外抑制效果较好,根据本申请的一种具体实施例,如图1所示,上述第一LC并联电路10包括第一电容101、第二电容102以及第一电感103,其中,上述第一电容101的第一端为上述第一LC并联电路10的第一端;上述第二电容102的第一端与上述第一电容101的第二端电连接,上述第二电容102的第二端为上述第一LC并联电路10的第二端;上述第一电感103的第一端与上述第一电容101的第一端电连接,上述第一电感103的第二端与上述第二电容102的第二端电连接。通过上述第一电感调节上述滤波器高频处的传输零点的位置,另外,通过上述第一电容以及上述第二电容控制上述滤波器的带宽,一方面,可以通过上述第一电感、上述第一电容以及上述第二电容构成主路上的并联回路,形成一个陷波结构,另一方面,通过上述第一电感在高频处产生一个传输零点,保证了上述第一LC并联电路可以形成两个高频处的传输零点,而传输零点可以改善带通滤波器的带外抑制,进一步保证了上述滤波器的带外抑制效果较好。
根据本申请的另一种具体实施例,如图1所示,上述滤波器还包括第二LC并联电路40、第三LC并联电路50以及第四LC并联电路60,其中,上述第二LC并联电路40的第一端与上述第一LC并联电路10的第一端电连接,上述第二LC并联电路40的第二端接地;上述第三LC并联电路50的第一端与上述第一电容101的第二端电连接,上述第三LC并联电路50的第二端接地;上述第四LC并联电路60的第一端与上述第一LC并联电路10的第二端电连接,上述第四LC并联电路60的第二端接地。上述第二LC并联电路、上述第三LC并联电路以及上述第四LC并联电路均用于控制上述滤波器的谐振频率点的位置。通过设置上述第二LC并联电路、上述第三LC并联电路以及上述第四LC并联电路,使得可以通过三个并联电路来控制上述滤波器的谐振频率点位置,进一步保证了上述滤波器可以产生多个传输零点,进一步保证了上述滤波器的带外抑制效果较好。
根据本申请的又一种具体实施例,如图1所示,上述第二LC并联电路40包括第二电感401以及第三电容402,其中,上述第二电感401的第一端为上述第二LC并联电路40的第一端,上述第二电感401的第二端接地;上述第三电容402的第一端为上述第二LC并联电路40的第一端,上述第三电容402的第二端接地。由于上述第二LC并联电路包括上述第二电感以及上述第三电容,且第二电感与第三电容并联设置,保证了可以通过并联的上述第二电感以及上述第三电容,来控制上述滤波器的谐振频率点位置,进一步保证了上述滤波器可以产生多个传输零点,进一步保证了上述滤波器的带外抑制效果较好。
具体地,如图1所示,上述第三LC并联电路50包括第五电感501以及第八电容502,其中,上述第五电感501的第一端为上述第三LC并联电路50的第一端,上述第五电感501的第二端接地;上述第八电容502的第一端为上述第三LC并联电路50的第一端,上述第八电容502的第二端接地。同样地,并联的上述第五电感以及上述第八电容,保证了可以控制上述滤波器的谐振频率点位置,进一步保证了上述滤波器可以产生多个传输零点,进一步保证了上述滤波器的带外抑制效果较好。
另外,如图1所示,上述第四LC并联电路60包括第六电感601以及第九电容602,其中,上述第六电感601的第一端为上述第四LC并联电路60的第一端,上述第六电感601的第二端接地;上述第九电容602的第一端为上述第四LC并联电路60的第一端,上述第九电容602的第二端接地。同样地,并联的上述第六电感以及上述第九电容,保证了可以控制上述滤波器的谐振频率点位置,进一步保证了上述滤波器可以产生多个传输零点,进一步保证了上述滤波器的带外抑制效果较好。
根据本申请的一种具体实施例,如图1所示,上述滤波器还包括第四电容70以及第五电容80,其中,上述第四电容70的第一端与上述第一LC串联电路20的第一端电连接,上述第四电容70的第二端与上述第一LC并联电路10的第一端电连接;上述第五电容80的第一端与上述第一LC并联电路10的第二端电连接,上述第五电容80的第二端与上述第二LC串联电路30的第一端电连接。通过设置上述第四电容以及上述第五电容,且由于上述第四电容的第二端与上述第一LC并联电路的第一端电连接,上述第五电容的第一端与上述第一LC并联电路的第二端电连接,即上述第四电容、上述第五电容、上述第一电容以及上述第二电容串联设置,保证了射频信号可以在单个谐振器之间传播,保证了可以控制滤波器的带宽。
根据本申请的另一种具体实施例,上述第四电容以及上述第五电容分别用于控制上述滤波器的带宽。
为了进一步保证上述滤波器的带外抑制效果较好,根据本申请的又一种具体实施例,如图1所示,上述第一LC串联电路20包括第三电感201以及第六电容202,其中,上述第三电感201的第一端为上述第一LC串联电路20的第一端;上述第六电容202的第一端与上述第三电感201的第二端电连接,上述第六电容202的第二端接地。由于上述第一LC串联电路包括串联的上述第三电感以及上述第六电容,使得上述第一LC串联电路可以调节低频处的传输零点位置,另外,串联的上述第三电感与上述第六电容为一个陷波结构,使得上述第一LC串联电路在低频处产生两个传输零点,进一步保证了上述滤波器的带外抑制效果较好。
为了进一步保证上述滤波器的带外抑制效果较好,根据本申请的一种具体实施例,如图1所示,上述第二LC串联电路30包括第四电感301以及第七电容302,其中,上述第四电感301的第一端为上述第二LC串联电路30的第一端;上述第七电容302的第一端与上述第四电感301的第二端电连接,上述第七电容302的第二端接地。由于上述第二LC串联电路包括串联的上述第四电感以及上述第七电容,使得上述第二LC串联电路可以调节低频处的传输零点位置,另外,串联的上述第四电感与上述第七电容为一个陷波结构,使得上述第二LC串联电路在低频处可以产生两个传输零点,进一步保证了上述滤波器的带外抑制效果较好。
具体地,传输零点是通过不同路径传输的信号的矢量和为零,通过不同路径上不同数量的谐振器或特定元件来改变信号的相位,使得信号在某个特殊的频点处幅度相同且相位相反,此时即可在该频点处产生传输零点,若谐振器采用容性耦合,即电偶和,信号相移+90°,若采用感性耦合,即磁耦合,信号相移-90°,同时,工作频率不同,谐振器也会产生不同的相移,当f>f0(f0表示并联谐振器频率),谐振器呈感性,产生-90°相移,当f<f0,谐振器呈容性,产生+90°相移,本申请的上述滤波器,如图1所示,从上述第二LC并联电路40到上述第四LC并联电路60有两条传输信号路径,第一条路径是:上述第二LC并联电路40→上述第一电容101→上述第三LC并联电路50→上述第二电容102→上述第四LC并联电路60,此时信号的相位变化为:当f>f0时,相位变化为-90°+90°-90°+90°-90°=-90°,当f<f0时,相位变化为+90°+90°+90°+90°+90°=+450°,第二条路径是:上述第二LC并联电路40→上述第四电容70→上述第四LC并联电路60,此时信号的相位变化为:当f>f0时,相位变化为-90°-90°-90°=-270°,当f<f0时,相位变化为+90°-90°+90°=+90°,因此,引入上述第一电感103会在高频处产生一个传输零点,又因为上述第一电容101、上述第二电容102以及上述第一电感103构成了上述第一LC并联电路10,而主路上的LC并联回路,就是一个陷波结构,所以在高频处可产生两个传输零点,上述第一LC串联电路20和上述第二LC串联电路30都是由电感和电容串联构成,是一个陷波结构,因此可以在低频处产生两个传输零点。
根据本申请的另一种具体实施例,上述第一LC并联电路、上述第一LC串联电路以及上述第二LC串联电路中的电容以及电感均为采用薄膜集成无源器件技术制作得到的。
另外,如图2所示为本申请的上述滤波器的S参数曲线结构示意图,其中,S(2.2)曲线表示为当图1中的第一端口RF1匹配时,第二端口RF2所对应的回波损耗,S(2.1)曲线表示为第二端口RF2匹配时,第一端口RF1到第二端口RF2所对应的插入损耗。其中,m1、m2、m3以及m4分别代表四个工作频率对应的位置,由于相邻谐振器之间的电感会产生互感,会引入不必要的寄生参数,恶化滤波器的电性能参数,因此,将相邻谐振器交替布局,分别置于两侧,能减小相邻电感的影响,在3.3GHz-4.2GHz工作频段内,滤波器的插入损耗约为1.66dB,带内回波损耗约21dB,DC-2.69GHz频段的带外抑制优于40dB,5.15GHz-20GHz频段的带外抑制优于39dB,可满足3G/4G,WIFI/蓝牙等常用频段的带外抑制的要求,同时也很好的抑制了二次谐波、三次谐波以及四次谐波等高次谐波。
根据本申请的又一种具体实施例,上述第一LC并联电路、上述第一LC串联电路以及上述第二LC串联电路中的电容均为MIM电容,上述第一LC并联电路、上述第一LC串联电路以及上述第二LC串联电路中的电感均为平面螺旋电感。
具体地,上述滤波器主要应用于N77频段(3.3GHz-4.2GHz),通过引入上述第一LC并联电路、上述第一LC串联电路以及上述第二LC串联电路,提供了两个高频处的传输零点以及两个低频处的传输零点,主要解决了现有技术中为获得带外抑制而导致薄膜IPD滤波器体积较大、成本较高以及插入损耗较大的问题,本申请的上述滤波器,是采用薄膜IPD技术在基底层上生成得到的,且为了减小上述滤波器的面积,电路拓扑结构采用了一种基于电容耦合的滤波器结构,为了改善带通滤波器的带外抑制,在阻带中引入了传输零点,上述滤波器包括LC并联电路以及LC串联电路,用来对射频信号进行过滤,并且避免通带频率以外的信号产生干扰,从上述滤波器的设计结构可看出,一共使用了三个LC并联电路的谐振器,另外,为了增加带外抑制,又串联了上述第一LC串联电路以及上述第二LC串联电路,两个串联电路中的两个电容产生了两个低频处的传输零点,另外,利用上述第一LC并联电路在高频处产生了两个传输零点,进一步提升了上述滤波器的带外抑制,且输入和输出端口的电容可以优化滤波器的回波损耗和插入损耗。
另外,图1中的RF1为第一端口RF1,图1中的RF2为第二端口RF2,上述滤波器还包括基底,基底位置上述滤波器电路的一侧,基底层用于承载上述滤波器的电路。
一种具体地实施例中,上述滤波器是通过以下过程实现的,第一、确定上述滤波器的带宽、中心频率、带外抑制以及插入损耗等电性能指标,确定要选用的上述滤波器的类型,本申请采用的是基于电容耦合的上述滤波器电路结构;第二、根据带宽、中心频率以及插入损耗指标确认上述滤波器的阶数为3阶,确认各阶上述滤波器的谐振频率;第三、由于带外抑制要求比较高,因此考虑在频率低端和高端各引入两个传输零点,在高端将多种传输零点技术融合起来,通过在引入上述第一电感,在高端产生了两个传输零点,在频率低端则采用常见的LC谐振器引入了两个传输零点;第四、在ADS(Advanced Design System,仿真软件)中新建仿真原理图,设置好初步设计的上述滤波器参数并进行仿真,得到上述滤波器的初步结果;第五、在仿真软件ADS中添加目标和优化控件,利用ADS软件自带的目标值(GOAL)和优化功能(Optimize)两大控件对上述滤波器的S参数进行优化,设定目标值和优化变量,利用ADS的Optimize功能进行自动优化,直到逼近目标值优化过程完成;第六、确定优化后的各滤波器参数,完成上述滤波器的设计。
在本实用新型的上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
本申请的上述滤波器,包括第一LC并联电路、第一LC串联电路以及第二LC串联电路,其中,上述第一LC并联电路用于在高频处产生两个传输零点;上述第一LC串联电路的第一端与上述第一LC并联电路的第一端电连接,上述第一LC串联电路的第二端接地,上述第一LC串联电路的第一端用于通入射频信号,且上述第一LC串联电路用于在低频处产生传输零点;上述第二LC串联电路的第一端与上述第一LC并联电路的第二端电连接,上述第二LC串联电路的第二端接地,上述第二LC串联电路同样用于在低频处产生传输零点。相比现有技术中的薄膜滤波器的带外抑制效果较差的问题,本申请的上述滤波器,通过引入上述第一LC并联电路、上述第一LC串联电路以及上述第二LC串联电路,使得可以通过上述第一LC并联电路中的电感调节高频处的传输零点的位置,且由于上述第一LC并联电路为一个陷波结构,上述在高频处,上述第一LC并联电路可以提供两个传输零点,另外,由于上述第一LC串联电路与上述第二LC串联电路中的电容与电感为串联构成,同样为陷波结构,因此,上述第一LC串联电路以及上述第二LC串联电路同样可以提供两个低频处的传输零点,而传输零点可以改善带通滤波器的带外抑制,解决了现有技术中薄膜滤波器的带外抑制效果较差的问题,保证了上述滤波器的带外抑制效果较好。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (10)
1.一种滤波器,其特征在于,所述滤波器包括:
第一LC并联电路,所述第一LC并联电路用于在高频处产生两个传输零点;
第一LC串联电路,所述第一LC串联电路的第一端与所述第一LC并联电路的第一端电连接,所述第一LC串联电路的第二端接地,所述第一LC串联电路的第一端用于通入射频信号,且所述第一LC串联电路用于在低频处产生传输零点;
第二LC串联电路,所述第二LC串联电路的第一端与所述第一LC并联电路的第二端电连接,所述第二LC串联电路的第二端接地,所述第二LC串联电路同样用于在低频处产生传输零点。
2.根据权利要求1所述的滤波器,其特征在于,所述第一LC并联电路包括:
第一电容,所述第一电容的第一端为所述第一LC并联电路的第一端;
第二电容,所述第二电容的第一端与所述第一电容的第二端电连接,所述第二电容的第二端为所述第一LC并联电路的第二端;
第一电感,所述第一电感的第一端与所述第一电容的第一端电连接,所述第一电感的第二端与所述第二电容的第二端电连接。
3.根据权利要求2所述的滤波器,其特征在于,所述滤波器还包括:
第二LC并联电路,所述第二LC并联电路的第一端与所述第一LC并联电路的第一端电连接,所述第二LC并联电路的第二端接地;
第三LC并联电路,所述第三LC并联电路的第一端与所述第一电容的第二端电连接,所述第三LC并联电路的第二端接地;
第四LC并联电路,所述第四LC并联电路的第一端与所述第一LC并联电路的第二端电连接,所述第四LC并联电路的第二端接地。
4.根据权利要求3所述的滤波器,其特征在于,所述第二LC并联电路包括:
第二电感,所述第二电感的第一端为所述第二LC并联电路的第一端,所述第二电感的第二端接地;
第三电容,所述第三电容的第一端为所述第二LC并联电路的第一端,所述第三电容的第二端接地。
5.根据权利要求1所述的滤波器,其特征在于,所述滤波器还包括:
第四电容,所述第四电容的第一端与所述第一LC串联电路的第一端电连接,所述第四电容的第二端与所述第一LC并联电路的第一端电连接;
第五电容,所述第五电容的第一端与所述第一LC并联电路的第二端电连接,所述第五电容的第二端与所述第二LC串联电路的第一端电连接。
6.根据权利要求5所述的滤波器,其特征在于,所述第四电容以及所述第五电容分别用于控制所述滤波器的带宽。
7.根据权利要求1所述的滤波器,其特征在于,所述第一LC串联电路包括:
第三电感,所述第三电感的第一端为所述第一LC串联电路的第一端;
第六电容,所述第六电容的第一端与所述第三电感的第二端电连接,所述第六电容的第二端接地。
8.根据权利要求1所述的滤波器,其特征在于,所述第二LC串联电路包括:
第四电感,所述第四电感的第一端为所述第二LC串联电路的第一端;
第七电容,所述第七电容的第一端与所述第四电感的第二端电连接,所述第七电容的第二端接地。
9.根据权利要求1至8中任一项所述的滤波器,其特征在于,所述第一LC并联电路、所述第一LC串联电路以及所述第二LC串联电路中的电容以及电感均为采用薄膜集成无源器件技术制作得到的。
10.根据权利要求1至8中任一项所述的滤波器,其特征在于,所述第一LC并联电路、所述第一LC串联电路以及所述第二LC串联电路中的电容均为MIM电容,所述第一LC并联电路、所述第一LC串联电路以及所述第二LC串联电路中的电感均为平面螺旋电感。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320425871.2U CN219459025U (zh) | 2023-03-07 | 2023-03-07 | 滤波器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320425871.2U CN219459025U (zh) | 2023-03-07 | 2023-03-07 | 滤波器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219459025U true CN219459025U (zh) | 2023-08-01 |
Family
ID=87413786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320425871.2U Active CN219459025U (zh) | 2023-03-07 | 2023-03-07 | 滤波器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219459025U (zh) |
-
2023
- 2023-03-07 CN CN202320425871.2U patent/CN219459025U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10944375B2 (en) | Multilayer band pass filter | |
JP5045349B2 (ja) | 左手系フィルタ | |
CN102035492B (zh) | 层叠型带通滤波器 | |
US20190051986A1 (en) | Antenna and terminal | |
JP4629571B2 (ja) | マイクロ波回路 | |
US7432786B2 (en) | High frequency filter | |
WO2020125208A1 (zh) | 带通滤波器及提高其抑制水平的方法、双工器和电子设备 | |
CN102509829A (zh) | C波段低插损高次谐波抑制微型带通滤波器 | |
US20220337223A1 (en) | Hybrid resonators | |
JP5804076B2 (ja) | Lcフィルタ回路及び高周波モジュール | |
CN118017971A (zh) | 一种压电声学谐振器与lc无源电路相嵌入的宽带高陡降滤波器 | |
US10236860B1 (en) | High selective (brick wall) filters based on Fano resonances | |
US8018305B2 (en) | Electronic component | |
CN219459025U (zh) | 滤波器 | |
US8729980B2 (en) | Band-pass filter based on CRLH resonator and duplexer using the same | |
CN115459724A (zh) | 一种半集成小型化lc滤波器、制备方法及开关滤波组 | |
CN111342789A (zh) | 带耦合电感的滤波器单元、滤波器及电子设备 | |
CN109150130A (zh) | 一种电感耦合型带通滤波器 | |
CN113346868A (zh) | 一种声表面波滤波器 | |
CN115622529A (zh) | 滤波器和包括其的多工器 | |
JP3207413U (ja) | 阻止帯域ノイズ抑制付き低域通過フィルタ | |
CN221448388U (zh) | 射频装置及通信设备 | |
CN220896667U (zh) | 一种带通滤波器及包括其的电子设备 | |
CN213990621U (zh) | 一种滤波器及射频前端模块 | |
CN117134738B (zh) | 一种拓扑结构对称或者近似对称的声波滤波器及通信设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |