CN219434991U - 一种压接式芯片的测试治具 - Google Patents

Abstract

一种压接式芯片的测试治具，压接式芯片具有G、C和E三个极，包括相互配合以围成测试腔的治具上组件和治具下组件；所述治具下组件包括有芯片C极连接底板，所述压接式芯片的C极与芯片C极连接底板接触以形成C级连接，所述芯片G极连接端的下端通过G极探针组件连接在PCB板上，同时PCB板上连接有与压接式芯片的G级相接触的顶针，实现G级连接；所述芯片E极连接板的下端通过可导电的碟簧组件连接有芯片压头，芯片压头的下端连接在PCB板上，且PCB板的上下端面上均附有与芯片压头相对应的铜片，使芯片压头与压接式芯片的E级连接。本实用新型适配于压接式芯片的物理和电学测试，具有较高的社会使用价值。

Description

一种压接式芯片的测试治具

技术领域

本实用新型涉及芯片测试技术领域，尤其是一种压接式芯片的测试治具。

背景技术

压接式芯片的外形参照附图5，具有G、C和E三个极。其中C极和E极两个平面的电学连接需要在一定大小的压力作用下完成，且压力要均匀，一旦超压或者压力不均，则极容易破坏芯片。现有的测试治具的兼容性较差，会对压接式芯片造成损伤，芯片测试后的良品率较低。

为此，我们提出一种压接式芯片的测试治具。

实用新型内容

本申请人针对上述现有生产技术中的缺点，提供一种压接式芯片的测试治具，从而至少解决现有的测试治具的兼容性较差，且测试时的压力分布不均，会对压接式芯片造成损伤，芯片测试后的良品率较低的问题。

本实用新型所采用的技术方案如下：

一种压接式芯片的测试治具，所述压接式芯片具有G、C和E三个极，包括相互配合以围成测试腔的治具上组件和治具下组件；

所述治具下组件包括有芯片C极连接底板，所述压接式芯片的C极与芯片C极连接底板接触以形成C级连接；

所述治具上组件包括内部中空的治具外壳和活动安装于治具外壳顶端的芯片E极连接板和两个芯片G极连接端，所述芯片G极连接端的下端通过G极探针组件连接在PCB板上，同时PCB板上连接有与压接式芯片的G级相接触的顶针，实现G级连接；

所述芯片E极连接板的下端通过可导电的碟簧组件连接有芯片压头，芯片压头的下端连接在PCB板上，且PCB板的上下端面上均附有与芯片压头相对应的铜片，使芯片压头与压接式芯片的E级连接。

其进一步特征在于：

所述芯片C极连接底板的中部设有与压接式芯片的C极接触的第一电路板，且第一电路板的上下两个面电气上联通。

所述治具外壳的外侧设有用于卡接固定所述芯片C极连接底板的治具扣手。

所述G极探针组件的下端边缘位置固定有若干个用于局部强度补强的垫块。

所述芯片C极连接底板与治具外壳的连接处套设有用于增加密封性的O型圈。

所述治具外壳的底端可拆卸式固定有连接支撑板，连接支撑板的上端设有若干个垂直向设置的弹簧，且弹簧与芯片E极连接板的下端相连接。

所述芯片E极连接板位于治具外壳的顶端中部，且两个芯片G极连接端对称设置于芯片E极连接板的两侧。

所述治具外壳的侧壁上开设有用于向测试腔内注入保护气体的气管接口。

所述芯片E极连接板的顶端固定有第二电路板。

所述芯片E极连接板和两个芯片G极连接端均与治具外壳微小间隙配合以维持测试腔的密闭性。

本实用新型的有益效果如下：

本实用新型结构紧凑、合理，操作方便，将压接式芯片放入测试治具中，然后通过专用设备对该治具施加一定的机械压力，完成内部对压接式芯片的电学与机械上的连接，在较低的接触电阻和接触热阻的情况下，完成对压接式芯片的测试考核，同时压力在施加过程中，充分保证了压接式芯片表面的压力大小及均匀性。

同时，本实用新型还具备如下优点：

(1).测试腔为半密封设计，在测试过程可通过气管接口充入一定浓度的保护气体，大大提高了测试的安全性

(2).在受到压力作用下，最极限的状态为芯片E极连接板和治具外壳处于同一水平面，治具外壳起到了机械上的硬限位作用，承受一定程度的压力超载，保护冶具和压接式芯片。

附图说明

图1为本实用新型的结构示意图。

图2为本实用新型中治具下组件的立体结构示意图。

图3为本实用新型中治具上组件的立体结构示意图。

图4为本实用新型剖视图。

图5为本实用新型中压接式芯片的结构示意图。

其中：

1、芯片G极连接端；2、治具外壳；3、气管接口；4、芯片C极连接底板；5、第一电路板；6、压接式芯片；7、治具扣手；8、第二电路板；9、芯片E极连接板；10、G极探针组件；11、碟簧组件；12、垫块；13、芯片压头；14、O型圈；15、弹簧；16、连接支撑板；17、PCB板；18、顶针。

具体实施方式

下面结合附图1-5，说明本实用新型的具体实施方式。

实施例1

本实施例公开了一种压接式芯片的测试治具，参照附图1，压接式芯片6具有G、C和E三个极，结合附图1-3，本实施例中，测试治具共分为上下两个部分：包括相互配合以围成测试腔的治具上组件和治具下组件；治具外壳2的外侧设有用于卡接固定芯片C极连接底板4的治具扣手7。

参照附图2，测试治具在未受压力下的初始状态，再结合附图2，治具下组件包括有芯片C极连接底板4,压接式芯片6的C极与芯片C极连接底板4直接或间接接触以形成电学连接；

压接式芯片6与芯片C极连接底板4直接或间接基础，形成压接式芯片6的C级连接，放入压接式芯片6完毕后，盖合治具上组件，用手扳动治具扣手7，整体将治具上组件安装到芯片C极连接底板4上；

参照附图3，治具上组件包括内部中空的治具外壳2和活动安装于治具外壳2顶端的芯片E极连接板9和两个芯片G极连接端1，本实施例中，芯片E极连接板9位于治具外壳2的顶端中部，且两个芯片G极连接端1对称设置于芯片E极连接板9的两侧；芯片G极连接端1的下端垂直向设有与压接式芯片6的G极相接触的G极探针组件10，G极探针组件10的下端连接在PCB板17上，同时PCB板17上连接有与压接式芯片6的G级相接触的顶针18，从而实现芯片G极连接端1与压接式芯片6的G级连接；

芯片E极连接板9的下端通过可导电的碟簧组件11连接有芯片压头13，芯片压头13的下端连接PCB板17，且PCB板17的上下端面上均附有与芯片压头13相对应的铜片，使芯片压头13与压接式芯片6的E级连接；

G极探针组件10的下端边缘位置固定有若干个用于局部强度补强的垫块12，垫块12的作用为局部强度补强，防止在受压力过程中，电路板变形；本实施例中，碟簧组件11一端可活动，容错性高，保证压力均匀性。

本实施例中，治具外壳2的侧壁上开设有用于向测试腔内注入保护气体的气管接口3。

本实施例中，芯片C极连接底板4与治具外壳2的连接处套设有用于增加密封性的O型圈14。

本实施例中，参照附图3，治具外壳2的底端可拆卸式固定有连接支撑板16，连接支撑板16的上端设有若干个垂直向设置的弹簧15，且弹簧15与芯片E极连接板9的下端相连接；本实施例中，弹簧15的数量为4组，起到顶升芯片E极连接板9的作用，防止其脱落，连接支撑板16为内部支撑件，用于安装，限位，增加强度的作用，材质同治具外壳2，均为高强度非金属材质。

进一步地，本实施例中，芯片E极连接板9和两个芯片G极连接端1均与治具外壳2微小间隙配合以维持测试腔的密闭性，微小间隙配合为充入保护气体，保证一定的气体浓度提供了可能。

实施例2

本实施例与实施1的区别在于，芯片C极连接底板4的中部设有与压接式芯片6的C极接触的第一电路板5，且第一电路板5的上下两个面电气上联通。

本实施例中，参照附图1，芯片E极连接板9的顶端固定有第二电路板8。

在本实施例所公开的压接式芯片的测试治具，参照附图2，治具下组件的结构示意图。在测试前期，首先将压接式芯片6按照一定的方向放在第一电路板5上，第一电路板5提前放置于芯片C极连接底板4中，且第一电路板5的上下两个面电气上联通，芯片C极连接底板4由导电率及热导率较高的金属材料制作而成，芯片G极连接端1和芯片E极连接板9同理，由此芯片C极连接底板4和第一电路板5在电气上形成连接且与压接式芯片6的E极连接，在实际的测试电路中，可选的，当没有第一电路板5时，则压接式芯片6与芯片C极连接底板4直接或间接接触，形成电学连接，放入压接式芯片6完毕后，盖合治具上组件，用手扳动治具扣手7，整体将治具上组件安装到芯片C极连接底板4上。

参照附图1，测试治具在未受压力下的初始状态，再结合附图3，治具上组件的结构示意图。碟簧组件11既导电，又可通过自身形变来抵抗测试过程中的外部压力，碟簧组件11的上端连接于芯片E极连接板9，下端连接芯片压头13,芯片压头13连接PCB板17，且PCB板17的上下端面上均附有与芯片压头13相对应的铜片，使芯片压头13与压接式芯片6的E级连接；

同时G极探针组件10的下端连接在PCB板17上，同时PCB板17上连接有与压接式芯片6的G级相接触的顶针18，从而实现芯片G极连接端1与压接式芯片6的G级连接；

可以理解的是，G极探针组件10上的电路板的上下两表面电气上导通，这样，当测试治具在测试中，受到自上而下的压力时，上述的压接式芯片6的G、C和E三个极面均与测试冶具分布接触到一起，形成可靠的电学连接；

同时，受到压力后，碟簧组件11发生形变，通过加装压力传感器可计算出最后施加到压接式芯片6表面的压力值；同时，芯片G极连接端1也同样受到压力，此压力的吸收形变由G极探针组件10来完成，且导电的G极探针组件10通过顶针18接触压接式芯片6的G极。

另外，参照附图1，在受到压力作用下，最极限的状态为芯片E极连接板9和治具外壳2处于同一水平面，治具外壳2起到了机械上的硬限位作用，承受一定程度的压力超载，保护冶具。

本实用新型的上述实施例提出了专用于压接式芯片的测试治具，将该类型芯片放入治具中，然后通过专用设备对该治具施加一定的机械压力，完成内部对压接式芯片6的电学与机械上的连接，在较低的接触电阻和接触热阻的情况下，完成对压接式芯片6的测试考核，同时，压力在施加过程中，充分保证了压接式芯片6表面的压力大小及均匀性，且由于测试腔为半密封设计，在测试过程可通过气管接口3充入一定浓度的保护气体，大大提高了测试的安全性。

以上描述是对本实用新型的解释，不是对实用新型的限定，本实用新型所限定的范围参见权利要求，在本实用新型的保护范围之内，可以作任何形式的修改。

Claims (10)

1.一种压接式芯片的测试治具，所述压接式芯片(6)具有G、C和E三个极，

其特征在于：包括相互配合以围成测试腔的治具上组件和治具下组件；

所述治具下组件包括有芯片C极连接底板(4),所述压接式芯片(6)的C极与芯片C极连接底板(4)接触以形成C级连接；

所述治具上组件包括内部中空的治具外壳(2)和活动安装于治具外壳(2)顶端的芯片E极连接板(9)和两个芯片G极连接端(1)，所述芯片G极连接端(1)的下端通过G极探针组件(10)连接在PCB板(17)上，同时PCB板(17)上连接有与压接式芯片(6)的G级相接触的顶针(18)，实现G级连接；

所述芯片E极连接板(9)的下端通过可导电的碟簧组件(11)连接有芯片压头(13)，芯片压头(13)的下端连接在PCB板(17)上，且PCB板(17)的上下端面上均附有与芯片压头(13)相对应的铜片，使芯片压头(13)与压接式芯片(6)的E级连接。

2.如权利要求1所述的一种压接式芯片的测试治具，其特征在于：所述芯片C极连接底板(4)的中部设有与压接式芯片(6)的C极接触的第一电路板(5)，且第一电路板(5)的上下两个面电气上联通。

3.如权利要求1所述的一种压接式芯片的测试治具，其特征在于：所述治具外壳(2)的外侧设有用于卡接固定所述芯片C极连接底板(4)的治具扣手(7)。

4.如权利要求1所述的一种压接式芯片的测试治具，其特征在于：所述G极探针组件(10)的下端边缘位置固定有若干个用于局部强度补强的垫块(12)。

5.如权利要求1所述的一种压接式芯片的测试治具，其特征在于：所述芯片C极连接底板(4)与治具外壳(2)的连接处套设有用于增加密封性的O型圈(14)。

6.如权利要求1所述的一种压接式芯片的测试治具，其特征在于：所述治具外壳(2)的底端可拆卸式固定有连接支撑板(16)，连接支撑板(16)的上端设有若干个垂直向设置的弹簧(15)，且弹簧(15)与芯片E极连接板(9)的下端相连接。

7.如权利要求1所述的一种压接式芯片的测试治具，其特征在于：所述芯片E极连接板(9)位于治具外壳(2)的顶端中部，且两个芯片G极连接端(1)对称设置于芯片E极连接板(9)的两侧。

8.如权利要求1所述的一种压接式芯片的测试治具，其特征在于：所述治具外壳(2)的侧壁上开设有用于向测试腔内注入保护气体的气管接口(3)。

9.如权利要求1所述的一种压接式芯片的测试治具，其特征在于：所述芯片E极连接板(9)的顶端固定有第二电路板(8)。

10.如权利要求7所述的一种压接式芯片的测试治具，其特征在于：所述芯片E极连接板(9)和两个芯片G极连接端(1)均与治具外壳(2)微小间隙配合以维持测试腔的密闭性。