CN218941436U - Pcb封装电路及pcb板 - Google Patents
Pcb封装电路及pcb板 Download PDFInfo
- Publication number
- CN218941436U CN218941436U CN202223036137.1U CN202223036137U CN218941436U CN 218941436 U CN218941436 U CN 218941436U CN 202223036137 U CN202223036137 U CN 202223036137U CN 218941436 U CN218941436 U CN 218941436U
- Authority
- CN
- China
- Prior art keywords
- pcb
- welding
- pad
- packaging
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本实用新型提供了一种PCB封装电路及PCB板,所述PCB封装电路包括:第一焊盘、第二焊盘和信号传输线;所述第一焊盘和所述第二焊盘分别在所述信号传输线的两侧;其中,所述第一焊盘中设置有第一焊点和第二焊点,且所述第一焊点和所述第二焊点均位于所述第一焊盘的第一封装丝印框之上;所述第二焊盘设置有第三焊点和第四焊点,且所述第三焊点和所述第四焊点均位于所述第二焊盘的第二封装丝印框之内;所述第一焊点位于所述信号传输线的一端;所述第三焊点位于所述信号传输线的另一侧;所述第一焊点和第二焊点的尺寸相同;所述第三焊点和第四焊点的尺寸相同;所述第一焊点的尺寸面积小于所述第三焊点的尺寸面积。
Description
技术领域
本实用新型涉及PCB电路技术领域,尤其是涉及一种PCB封装电路及PCB板。
背景技术
随着高速互联链路信号传输速率的不断提高,作为器件和信号传输的载体,PCB板的信号完整性对通信系统的电气性能影响越来越突出,PCB板又称印刷电路板。印刷线路板是电子元器件的支撑体,是电子元器件电气连接的提供者。随着集成电路技术的发展,在高速电路板的应用过程中,集成电路开关的速度以及PCB板的密度不断增加,信号从发送端到接收端的信号完整性尤为重要,其中高速电路设计中的信号衰减是解决之重,影响信号完整性的重要因素有PCB材料,层叠设计,传输线的线宽,传输线之间的间距,阻抗控制以及过孔等,尤其阻抗控制就是影响信号完整性减少衰减的一个关键因素,由于高速信号本身比较敏感,阻抗控制得不好阻抗不匹配会导致信号传输过程中反射严重,从而导致对高速信号产生很大的影响,进而产生各种由于阻抗不匹配带来的信号完整性问题。
实用新型内容
有鉴于此,本实用新型的目的在于提供一种PCB封装电路及PCB板,通过调整PCB封装电路中满足焊接尺寸的焊盘尺寸,并同时调整PCB板中信号层与参考层的间距使得与焊盘回路相匹配,从而优化信号线阻抗匹配,解决了阻抗不匹配带来的信号完整性不足的问题。
第一方面,本实用新型实施例提供了一种PCB封装电路,该PCB封装电路包括:第一焊盘、第二焊盘和信号传输线;第一焊盘和第二焊盘分别在信号传输线的两侧;其中,第一焊盘中设置有第一焊点和第二焊点,且第一焊点和第二焊点均位于第一焊盘的第一封装丝印框之上;第二焊盘设置有第三焊点和第四焊点,且第三焊点和第四焊点均位于第二焊盘的第二封装丝印框之内;第一焊点位于信号传输线的一端;第三焊点位于信号传输线的另一侧;第一焊点和第二焊点的尺寸相同;第三焊点和第四焊点的尺寸相同;第一焊点的尺寸面积小于第三焊点的尺寸面积。
在一些实施方式中,PCB封装电路还包括:散热孔;其中,散热孔位于第一焊盘、第二焊盘以及信号传输线的周围;第一焊盘的第一封装丝印框之内以及第二焊盘的第二封装丝印框之内均不设置散热孔。
在一些实施方式中,散热孔至少包括32个;每个散热孔的尺寸相同;散热孔的直径为0.3mm;散热孔的间距为1.0mm-2.0mm。
在一些实施方式中,第一焊盘为矩形焊盘,第一焊盘的长为1.2mm,宽为1.5mm。
在一些实施方式中,第二焊盘为矩形焊盘,第二焊盘的长为2.0mm,宽为4.0mm。
在一些实施方式中,第一焊点的长为0.8mm,宽为0.8mm。
在一些实施方式中,第三焊点的长为1.2mm,宽为1.5mm。
在一些实施方式中,信号传输线的长度为25mm。
第二方面,本实用新型实施例提供了一种PCB板,PCB板包括:信号层、参考层以及第一方面提到的PCB封装电路;其中,PCB封装电路设置在信号层和参考层之间。
在一些实施方式中,信号层与参考层的间距为0.23mm。
本实用新型实施例带来了以下有益效果:
本实用新型提供了一种PCB封装电路及PCB板,该PCB封装电路包括:第一焊盘、第二焊盘和信号传输线;第一焊盘和第二焊盘分别在信号传输线的两侧;其中,第一焊盘中设置有第一焊点和第二焊点,且第一焊点和第二焊点均位于第一焊盘的第一封装丝印框之上;第二焊盘设置有第三焊点和第四焊点,且第三焊点和第四焊点均位于第二焊盘的第二封装丝印框之内;第一焊点位于信号传输线的一端;第三焊点位于信号传输线的另一侧;第一焊点和第二焊点的尺寸相同;第三焊点和第四焊点的尺寸相同;第一焊点的尺寸面积小于第三焊点的尺寸面积。该PCB封装电路在不影响焊接的前提下,通过计算和工艺优化调整PCB焊盘尺寸大小,并调整PCB板的信号层与参考层的间距,这样可以在线宽调整到接近焊盘大小的同时,不影响PCB板中其他阻抗的计算,以来满足信号线在焊盘处的阻抗要求,从而优化信号线在焊盘处的阻抗匹配和突变,提高了PCB焊盘尺寸的阻抗,大大减少了信号在传输过程中经过PCB焊盘尺寸引起的阻抗突变,避免了信号失真,提高了电子线路的稳定性和可靠性;避免了叠层空间以及PCB设计空间的浪费;同时提高了PCB焊盘焊接的牢固程度;焊盘部分的减小也减小了器件在使用过程中产生的热量,提高了散热速度,大大提高了器件的使用寿命,可以显著优化PCB板信号完整性。
本实用新型的其他特征和优点将在随后的说明书中阐述,或者,部分特征和优点可以从说明书推知或毫无疑义的确定,或者通过实施本实用新型的上述技术即可得知。
为使本实用新型的上述目的、特征和优点能更明显易懂,下文特举较佳实施方式,并配合所附附图,作详细说明如下。
附图说明
为了更清楚的说明本实用新型具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单的介绍,显而易见的,下面描述中的附图是本实用新型的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的一种PCB封装电路的结构示意图;
图2为本实用新型实施例提供的一种PCB板的结构示意图;
图3为本实用新型实施例提供的PCB板上信号线经过两个ESD焊盘后的阻抗仿真图。
图标:
100-第一焊盘;200-第二焊盘;300-信号传输线;400-散热孔;
110-第一焊点;120-第二焊点;130-第一封装丝印框;
210-第三焊点;220-第四焊点;230-第二封装丝印框;
21-信号层;22-参考层;23-PCB封装电路。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合附图对本实用新型的技术方案进行清楚、完整的描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
随着高速互联链路信号传输速率的不断提高,作为器件和信号传输的载体,PCB板的信号完整性对通信系统的电气性能影响越来越突出,PCB板又称印刷电路板。印刷线路板是电子元器件的支撑体,是电子元器件电气连接的提供者。随着集成电路技术的发展,在高速电路板的应用过程中,集成电路开关的速度以及PCB板的密度不断增加,信号从发送端到接收端的信号完整性尤为重要,其中高速电路设计中的信号衰减是解决之重,影响信号完整性的重要因素有PCB材料,层叠设计,传输线的线宽,传输线之间的间距,阻抗控制以及过孔等,尤其阻抗控制就是影响信号完整性减少衰减的一个关键因素,由于高速信号本身比较敏感,阻抗控制得不好阻抗不匹配会导致信号传输过程中反射严重,从而导致对高速信号产生很大的影响,进而产生各种由于阻抗不匹配带来的信号完整性问题。
实际场景中尽量选择表面贴PCB封装技术尽量不选通孔组件,因为通孔会带来信号衰减。而PCB封装使得各物料器件都是通过PCB上的焊盘来连接的,可使设计使高速信号在信号线的路径上是阻抗一致的,保证信号完整性。但有时往往到了焊盘的位置,由于焊盘比较宽,相当于信号线走线宽度增大,走线宽度与走线的阻抗是成反比的,也就是走线越宽,阻抗越小。这样就会导致高速线在焊盘的位置阻抗偏小,这样就会出现阻抗不匹配的问题,会对高速信号线产生影响,进而影响信号的完整性。基于此,本实用新型实施例提供一种PCB封装电路及PCB板,通过调整PCB封装电路中满足焊接尺寸的焊盘尺寸,并同时调整PCB板中信号层与参考层的间距使得与焊盘回路相匹配,从而优化信号线阻抗匹配,解决了阻抗不匹配带来的信号完整性不足的问题。
为便于对本实施例进行理解,首先对本实用新型实施例所公开的一种PCB封装电路进行详细介绍。
参见图1所示的一种PCB封装电路的结构示意图,该PCB封装电路包括:第一焊盘100、第二焊盘200和信号传输线300;第一焊盘100和第二焊盘200分别在信号传输线300的两侧;其中,第一焊盘100中设置有第一焊点110和第二焊点120,且第一焊点110和第二焊点120均位于第一焊盘100的第一封装丝印框130之上;第二焊盘200设置有第三焊点210和第四焊点220,且第三焊点210和第四焊点220均位于第二焊盘200的第二封装丝印框230之内;第一焊点110位于信号传输线300的一端;第三焊点210位于信号传输线300的另一侧;第一焊点110和第二焊点120的尺寸相同;第三焊点210和第四焊点220的尺寸相同;第一焊点110的尺寸面积小于第三焊点210的尺寸面积。
具体的说,图1中的封装元件为ESD器件,PCB板上信号线经过端接元器件两个矩形ESD焊盘。分别布置于左边的第一ESD焊盘为调整和优化工艺过后的尺寸(满足焊接尺寸),与标准的第二ESD焊盘相比,将第一ESD焊盘将长度和宽度分别缩小,并将其丝印框也进行了缩小调整,更加便于走线。
在一些实施方式中,PCB封装电路还包括:散热孔400;其中,散热孔400位于第一焊盘100、第二焊盘200以及信号传输线300的周围;第一焊盘100的第一封装丝印框130之内以及第二焊盘200的第二封装丝印框230之内均不设置散热孔400。
在一些实施方式中,散热孔400至少包括32个;每个散热孔400的尺寸相同;散热孔400的直径为0.3mm;散热孔的间距为1.0mm-2.0mm。值得一提的是,散热孔的数量可根据项目的实际需求进行调整。
在一些实施方式中,第一焊盘100为矩形焊盘,第一焊盘100的长为1.2mm,宽为1.5mm。
在一些实施方式中,第二焊盘200为矩形焊盘,第二焊盘200的长为2.0mm,宽为4.0mm。
在一些实施方式中,第一焊点110的长为0.8mm,宽为0.8mm。
在一些实施方式中,第三焊点210的长为1.2mm,宽为1.5mm。
在一些实施方式中,信号传输线300的长度为25mm。
通过上述实施例中提到的PCB封装电路可知,该PCB封装电路通过调整PCB封装电路中满足焊接尺寸的焊盘尺寸,能够优化信号阻抗匹配,可解决阻抗不匹配带来的信号完整性不足的问题。
本实用新型实施例还提供了一种PCB板,如图2所示,PCB板包括:信号层21、参考层22以及上述实施例中提到的PCB封装电路23;其中,PCB封装电路设置在信号层和参考层之间。
本实用新型实施例提供的PCB封装电路,与前述实施例提供的PCB封装电路具有相同的技术特征,所以也能解决相同的技术问题,达到相同的技术效果。为简要描述,实施例部分未提及之处,可参考前述实施例中相应内容。
在一些实施方式中,信号层与参考层的间距为0.23mm。具体的说,如图3所示的PCB板上信号线经过两个ESD焊盘后的阻抗仿真图,封装1对应的曲线是PCB板上信号线端接的第一ESD焊盘经计算调整过后的尺寸(满足焊接尺寸)阻抗变化曲线,封装2对应的曲线是PCB板上信号线端接的第二ESD焊盘为规格书上的标准尺寸阻抗变化曲线,它们都是在调整过高速信号层与参考层的间距至0.23mm后做的仿真对比。从图3上可以看到在PCB上端接的ESD焊盘经计算调整过后的尺寸(满足焊接尺寸)可以明显优化信号线的阻抗突变。值得一提的是,本方案不仅仅适用于所举例ESD器件,也适用于其他无源器件类。
在现有设计中,通用的焊盘尺寸往往比信号线的宽度要宽,相当于信号线走线宽度增大,但走线宽度与走线的阻抗是成反比的,也就是走线越宽,阻抗越小。这会导致高速线在焊盘的位置阻抗偏小,从而出现阻抗不匹配的问题。而本方案在通过现有设计基础上通过计算调整焊盘尺寸(满足焊接尺寸)且同时调整信号层与参考层的间距与焊盘回路匹配,从而优化信号线阻抗匹配,并通过仿真适时调整以达到更好的改善效果,并在项目中实施,效果显著。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统、设备和方法,可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,又例如,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口,设备或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本实用新型各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解,本实用新型的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以用软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本实用新型各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上所述实施例,仅为本实用新型的具体实施方式,用以说明本实用新型的技术方案,而非对其限制,本实用新型的保护范围并不局限于此,尽管参照前述实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化,或者对其中部分技术特征进行等同替换;而这些修改、变化或者替换,并不使相应技术方案的本质脱离本实用新型实施例技术方案的精神和范围,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种PCB封装电路,其特征在于,所述PCB封装电路包括:第一焊盘、第二焊盘和信号传输线;所述第一焊盘和所述第二焊盘分别在所述信号传输线的两侧;其中,所述第一焊盘中设置有第一焊点和第二焊点,且所述第一焊点和所述第二焊点均位于所述第一焊盘的第一封装丝印框之上;所述第二焊盘设置有第三焊点和第四焊点,且所述第三焊点和所述第四焊点均位于所述第二焊盘的第二封装丝印框之内;所述第一焊点位于所述信号传输线的一端;所述第三焊点位于所述信号传输线的另一侧;所述第一焊点和第二焊点的尺寸相同;所述第三焊点和第四焊点的尺寸相同;所述第一焊点的尺寸面积小于所述第三焊点的尺寸面积。
2.根据权利要求1所述的PCB封装电路,其特征在于,所述PCB封装电路还包括:散热孔;其中,所述散热孔位于所述第一焊盘、所述第二焊盘以及所述信号传输线的周围;所述第一焊盘的第一封装丝印框之内以及所述第二焊盘的第二封装丝印框之内均不设置散热孔。
3.根据权利要求2所述的PCB封装电路,其特征在于,所述散热孔至少包括32个;每个所述散热孔的尺寸相同;所述散热孔的直径为0.3mm;所述散热孔的间距为1.0mm-2.0mm。
4.根据权利要求1所述的PCB封装电路,其特征在于,所述第一焊盘为矩形焊盘,所述第一焊盘的长为1.2mm,宽为1.5mm。
5.根据权利要求1所述的PCB封装电路,其特征在于,所述第二焊盘为矩形焊盘,所述第二焊盘的长为2.0mm,宽为4.0mm。
6.根据权利要求1所述的PCB封装电路,其特征在于,所述第一焊点的长为0.8mm,宽为0.8mm。
7.根据权利要求1所述的PCB封装电路,其特征在于,所述第三焊点的长为1.2mm,宽为1.5mm。
8.根据权利要求1所述的PCB封装电路,其特征在于,所述信号传输线的长度为25mm。
9.一种PCB板,其特征在于,所述PCB板包括:信号层、参考层以及权利要求1至8任一项所述的PCB封装电路;其中,所述PCB封装电路设置在所述信号层和所述参考层之间。
10.根据权利要求9所述的PCB板,其特征在于,所述信号层与所述参考层的间距为0.23mm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223036137.1U CN218941436U (zh) | 2022-11-15 | 2022-11-15 | Pcb封装电路及pcb板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223036137.1U CN218941436U (zh) | 2022-11-15 | 2022-11-15 | Pcb封装电路及pcb板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218941436U true CN218941436U (zh) | 2023-04-28 |
Family
ID=86087864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223036137.1U Active CN218941436U (zh) | 2022-11-15 | 2022-11-15 | Pcb封装电路及pcb板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218941436U (zh) |
-
2022
- 2022-11-15 CN CN202223036137.1U patent/CN218941436U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100900832B1 (ko) | 회로 보드 및 전자 시스템 | |
US20090295498A1 (en) | Apparatus and method of via-stub resonance extinction | |
JP2014516474A (ja) | 周辺回路と共に用いられるマザーボード上方インターポーザー | |
US10897813B2 (en) | Differential trace pair system | |
JP2011018673A (ja) | Lsiパッケージ、プリント基板および電子装置 | |
EP4171179A1 (en) | Printed circuit board and electronic device with printed circuit board | |
US20060274562A1 (en) | Planar array contact memory cards | |
US7532480B1 (en) | Power delivery for electronic assemblies | |
CN208044474U (zh) | 主机板及计算机装置 | |
CN218941436U (zh) | Pcb封装电路及pcb板 | |
CN220383301U (zh) | 一种消除高速差分信号多余残桩的电路板结构 | |
US9936572B2 (en) | Differential trace pair system | |
CN110996513A (zh) | 一种设计pcb焊盘的方法、设备及介质 | |
JP2009060150A (ja) | 差動平衡信号伝送基板 | |
US6934163B2 (en) | Capacitor for dram connector | |
US10904998B2 (en) | System and method for via optimization in a printed circuit board | |
US20220217851A1 (en) | Multilayer Circuit Board | |
CN115473062B (zh) | 一种高速信号传输板卡及电子设备 | |
US11706869B2 (en) | Crosstalk suppression microstrip line | |
CN110416177A (zh) | 一种内存模组 | |
US20230319978A1 (en) | Micro-ground vias for improved signal integrity for high-speed serial links | |
WO2024109670A1 (zh) | 电路板组件及电路板组件的制备方法 | |
US20230030534A1 (en) | Guard trace ground via optimization for high-speed signaling | |
CN115175453B (zh) | 一种芯片供电装置及其控制方法、装置、介质 | |
CN214675836U (zh) | 一种电池散热电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |