CN218383941U - 基于双存储芯片的启动电路及计算机设备 - Google Patents
基于双存储芯片的启动电路及计算机设备 Download PDFInfo
- Publication number
- CN218383941U CN218383941U CN202222325709.1U CN202222325709U CN218383941U CN 218383941 U CN218383941 U CN 218383941U CN 202222325709 U CN202222325709 U CN 202222325709U CN 218383941 U CN218383941 U CN 218383941U
- Authority
- CN
- China
- Prior art keywords
- chip
- control chip
- signal
- pin
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本实用新型提供了一种基于双存储芯片的启动电路及计算机设备,双存储芯片启动电路包括处理器、第一控制芯片、第二控制芯片、第一存储芯片和第二存储芯片;处理器分别与第一控制芯片和第二控制芯片电连接,第一控制芯片与第二控制芯片电连接,第二控制芯片分别与第一存储芯片和第二存储芯片电连接,第一存储芯片和第二存储芯片中存储有BIOS程序;处理器为第二控制芯片输出第一信号,第一控制芯片为第二控制芯片输出第二信号,第二控制芯片根据第一信号和第二信号控制第一存储芯片切换至第二存储芯片,通过两个信号的控制实现存储芯片的切换,能够有效提升存储芯片切换过程中的可靠性,加强了计算机启动系统的稳定性。
Description
技术领域
本实用新型涉及计算机启动技术领域,特别是涉及一种基于双存储芯片的启动电路及计算机设备。
背景技术
BIOS(Basic Input Output System,基本输入输出系统)主要保存着计算机最基本的输入输出程序和开机后的自检系统,负责计算机的开机启动。BIOS一般写入在计算机存储芯片中,当存储芯片受到病毒威胁,造成BIOS数据丢失或损坏时,会导致计算机无法进行硬件自检,使计算机无法开机启动。
为降低计算机启动失败的风险,一些计算机内设置了两块存储芯片,两块存储芯片都存储有BIOS程序,当一块存储芯片被破坏时,可以启用另一块存储芯片来引导计算机启动。然而,由于现有的两块存储芯片的切换过程可靠性低,无法准确有效的切换至单一的存储芯片上,从而造成BIOS的无效识别,导致计算机无法正常启动。
实用新型内容
有鉴于此,本实用新型提供一种基于双存储芯片的启动电路及计算机设备,以至少解决现有的双存储芯片切换过程可靠性低,易导致计算机无法正常启动的问题。
为达到上述目的,本实用新型的技术方案是这样实现的:
本实用新型公开了一种基于双存储芯片的启动电路,包括处理器、第一控制芯片、第二控制芯片、第一存储芯片和第二存储芯片;所述处理器分别与所述第一控制芯片和所述第二控制芯片电连接,所述第一控制芯片与所述第二控制芯片电连接,所述第二控制芯片分别与所述第一存储芯片和所述第二存储芯片电连接,所述第一存储芯片和所述第二存储芯片为存储有BIOS程序的系统启动芯片;所述处理器为所述第二控制芯片输出第一信号,所述第一控制芯片为所述第二控制芯片输出第二信号,所述第二控制芯片根据所述第一信号和所述第二信号控制所述第一存储芯片切换至所述第二存储芯片。
可选地,所述第二控制芯片包括第一片选模块和第二片选模块,所述第一片选模块包括第一引脚、第二引脚和第三引脚,所述第二片选模块包括第四引脚、第五引脚和第六引脚;所述第一引脚与所述处理器电连接,用于接收所述第一信号,所述第二引脚与所述第一控制芯片电连接,用于接收所述第二信号,所述第三引脚与所述第一存储芯片电连接,用于控制所述第一存储芯片;所述第四引脚与所述处理器电连接,用于接收所述第一信号,所述第五引脚与所述第一控制芯片电连接,用于接收所述第二信号,所述第六引脚与所述第二存储芯片电连接,用于控制所述第二存储芯片。
可选地,所述第一片选模块和所述第二片选模块为与门电路;在所述第一信号和所述第二信号都有效的情况下,所述第二控制芯片选中所述第一存储芯片或所述第二存储芯片。
可选地,所述第一片选模块和所述第二片选模块为或门电路;在所述第一信号和所述第二信号中至少一个有效的情况下,所述第二控制芯片选中所述第一存储芯片或所述第二存储芯片。
可选地,所述启动电路还包括D触发器,所述第二控制芯片通过所述D触发器分别与所述第一存储芯片和所述第二存储芯片电连接。
可选地,所述第一控制芯片包括看门狗芯片,所述看门狗芯片的输入端与所述处理器电连接,所述看门狗芯片的输出端与所述第二控制芯片电连接。
可选地,所述看门狗芯片的输出端连接有上拉电阻。
可选地,所述启动电路还包括控制开关;所述控制开关电连接于所述第一控制芯片和所述第二控制芯片之间,用于控制所述第一控制芯片和所述第二控制芯片之间电路的通断。
可选地,所述第一控制芯片和所述第二控制芯片的电源端口均连接有滤波电容。
本实用新型还公开了一种计算机设备,所述计算机设备包括前述任一项基于双存储芯片的启动电路。
相对于现有技术,本实用新型所述的基于双存储芯片的启动电路具有以下优势:
本实用新型中,启动电路包括处理器,两个控制芯片和两个存储芯片,由处理器为第二控制芯片输出第一信号,第一控制芯片为第二控制芯片输出第二信号,进而第二控制芯片根据第一信号和第二信号这两个信号的状态,来切换至第一存储芯片启动系统或切换至第二存储芯片启动系统。可以自由设置两个信号的状态,设置在两个信号均有效时执行切换,或设置当某一个信号异常时,通过另一个信号来控制切换,通过双信号的各种状态组合来控制存储芯片的切换,有效提升了第一存储芯片和第二存储芯片切换过程的可靠性,加强了计算机启动系统的稳定性。
附图说明
构成本实用新型的一部分的附图用来提供对本实用新型的进一步理解,本实用新型的示意性实施例及其说明用于解释本实用新型,并不构成对本实用新型的不当限定。在附图中:
图1是本实用新型中第一种基于双存储芯片的启动电路的示意图;
图2是本实用新型中第二种基于双存储芯片的启动电路的示意图;
图3是本实用新型中基于双存储芯片的启动电路的电路示意图;
图4是本实用新型中第三种基于双存储芯片的启动电路的示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施,且“第一”、“第二”等所区分的对象通常为一类,并不限定对象的个数,例如第一对象可以是一个,也可以是多个。此外,说明书以及权利要求中“和/或”表示所连接对象的至少其中之一,字符“/”,一般表示前后关联对象是一种“或”的关系。
应理解,说明书通篇中提到的“一种实施例”意味着与实施例有关的特定特征、结构或特性包括在本实用新型的至少一个实施例中。因此,在整个说明书各处出现的“在一种实施例中”未必一定指相同的实施例。此外,这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。
下面通过列举具体的实施例详细介绍本实用新型提供的一种基于双存储芯片的启动电路及计算机设备。
参照图1,所述启动电路包括处理器1、第一控制芯片2、第二控制芯片3、第一存储芯片4和第二存储芯片5;所述处理器1分别与所述第一控制芯片2和所述第二控制芯片3电连接,所述第一控制芯片2与所述第二控制芯片3电连接,所述第二控制芯片3分别与所述第一存储芯片4和所述第二存储芯片5电连接,所述第一存储芯片4和所述第二存储芯片5中存储有BIOS程序;所述处理器1为所述第二控制芯片3输出第一信号,所述第一控制芯片2为所述第二控制芯片3输出第二信号,所述第二控制芯片3根据所述第一信号和所述第二信号控制所述第一存储芯片4切换至所述第二存储芯片5。
具体而言,启动电路应用于计算机、笔记本电脑等计算机设备的启动过程中,包括处理器1、第一控制芯片2、第二控制芯片3、第一存储芯片4和第二存储芯片5,第一存储芯片4和第二存储芯片5可以为PROM(Programmable Red-Only Memory,可编程只读存储器)、EPROM(Erasable Programmable Read-Only Memorym,电可擦除可编程只读存储器)、Flash(Flash memory,闪存)等任一种类型,第一存储芯片4和第二存储芯片5中存储有基础的BIOS程序,即BIOS程序,通过BIOS程序能够执行系统基本的输入输出以及计算机设备的硬件自检,从而实现计算机设备的正常启动。优选地,本实用新型实施例中设置第一存储芯片4为默认存储芯片,第二存储芯片5为备份存储芯片,通常情况下会选择默认存储芯片来启动系统,当默认存储芯片故障时,第二控芯片3能够根据第一信号和第二信号的状态来切换至备份存储芯片启动系统,以保证系统正常运行。
处理器1分别与第一控制芯片2和第二控制芯片3电连接,能够为第一控制芯片2和第二控制芯片3输入电信号,同时第一控制芯片2与第二控制芯片3电连接,第一控制芯片2能够为第二控制芯片3输入电信号,本实用新型实施例中,将处理器1为第二控制芯片3输入电信号称为第一信号,将第一控制芯片2为第二控制芯片3输入电信号称为第二信号,第一信号和第二信号可以为任何类型的电信号,对此本实施例不做限制。第二控制芯片3分别与第一存储芯片4和第二存储芯片5电连接,第二控制芯片3能够根据第一信号和第二信号的状态,切换通过第一存储芯片4启动系统或通过第二存储芯片5启动系统。示例性的,在需要启动计算机系统时,将计算机接通电源,电源输出一个大约+5V的电压到计算机主板,给计算机主板通电,处理器1设置于计算机主板上,随之同步通电。主板通电后,主板上的部分线路则开始工作,使计算机进入待机状态,等待启动操作,当按下计算机主机开关时,处理器1立即输出一个低电平信号至第一控制芯片2和第二控制芯片3,第二控制芯片3接收到的该低电平信号即第一信号,可以理解的是,所述第一信号为主机开关触发处理器产生的低电平信号,或者说,是由主机开关触发处理器产生的电平信号,在本实施例中具体介绍为低电平信号。同时,第一控制芯片2在接收到来自处理器1的信号后,可以根据该信号的状态选择是否为第二控制芯片3输出第二信号。若假定第一控制芯片2为低电平有效,在第一控制芯片2接收到来自处理器1的低电平信号后,既可以为第二控制芯片3输出一个第二信号,该第二信号的状态可以为高电平,也可以为低电平。若假定第二控制芯片3在双信号均为低电平的状态下执行切换,则当第一控制芯片2为第二控制芯片3输出低电平信号时,意味着第二控制芯片3接收到第一信号和第二信号均为低电平信号,继而即可控制由第一存储芯片4切换至第二存储芯片5来启动计算机系统。若第二控制芯片3未接收到两个低电平信号,则无法执行切换来启动系统。本实施例通过双信号的各种状态组合来控制存储芯片的切换,有效提升了存储芯片切换过程的可靠性,加强了计算机启动系统的稳定性。
本实用新型实施例中,启动电路包括处理器,两个控制芯片和两个存储芯片,由处理器为第二控制芯片输出第一信号,第一控制芯片为第二控制芯片输出第二信号,进而第二控制芯片根据第一信号和第二信号这两个信号的状态,来切换至第一存储芯片启动系统或切换至第二存储芯片启动系统,有效提升了第一存储芯片和第二存储芯片切换过程中的可靠性,加强了计算机启动系统的稳定性。
可选地,参照图2和图3,所述第二控制芯片3包括第一片选模块31和第二片选模块32,所述第一片选模块31包括第一引脚311、第二引脚312和第三引脚313,所述第二片选模块32包括第四引脚321、第五引脚322和第六引脚323;所述第一引脚311与所述处理器1电连接,用于接收所述第一信号,所述第二引脚312与所述第一控制芯片2电连接,用于接收所述第二信号,所述第三引脚313与所述第一存储芯片4电连接,用于控制所述第一存储芯片4;所述第四引脚321与所述处理器1电连接,用于接收所述第一信号,所述第五引脚322与所述第一控制芯片2电连接,用于接收所述第二信号,所述第六引脚323与所述第二存储芯片5电连接,用于控制所述第二存储芯片5。
具体而言,第二控制芯片3为可编程接口芯片,如8255系列芯片,其内部结构分为与处理器连接部分、与外设连接部分和控制部分共三个部分,具有三个通道,通用性强,使用灵活,且具备片选功能,处理器可以对其执行读写、片选操作。本实施例的第二控制芯片3包括第一片选模块31和第二片选模块32,通过第一片选模块31和第二片选模块32来切换至第一存储芯片4启动系统,或切换至第二存储芯片5启动系统。如图4所示,第二控制芯片3包括两个为其正常供电的引脚以及多个信号传输引脚,两个供电引脚中的一个接电源(图3中的VCC),一个接地(图3中的GND),多个引脚接口包括第一片选模块31和第二片选模块32的引脚,第一片选模块31包括第一引脚311、第二引脚312和第三引脚313,第二控制芯片3通过第一引脚311与处理器1电连接,从而接收第一信号,通过第二引脚312与第一控制芯片2电连接,从而接收第二信号,通过第三引脚313与第一存储芯片4电连接,从而能够根据第一信号和第二信号来运行第一存储芯片4或不运行第一存储芯片4。第二片选模块32包括第四引脚321、第五引脚322和第六引脚323,第二控制芯片3通过第四引脚321与处理器1电连接,从而接收第一信号,通过第五引脚322与第一控制芯片2电连接,从而接收第二信号,通过第六引脚323与第二存储芯片5电连接,从而能够根据第一信号和第二信号来运行第二存储芯片5或不运行第二存储芯片5。需要说明的是,第一片选模块31和第二片选模块32中会有一个对应选中第一存储芯片4或第二存储芯片5,即在第三引脚313选中第一存储芯片4时,第六引脚323不会选中第二存储芯片5,在第三引脚313未选中第一存储芯片4时,第六引脚323则会选中第二存储芯片5,由此保证系统的正常启动。本实施例中第一片选模块31和第二片选模块32的引脚相互独立,与处理器、第一控制芯片和存储芯片分别电连接,形成两条互不干涉的电路,实现了对两个存储芯片的独立控制,进一步加强了启动系统的可靠性。
可选地,所述第一片选模块31和所述第二片选模块32为与门电路;在所述第一信号和所述第二信号都有效的情况下,所述第二控制芯片3选中所述第一存储芯片4或所述第二存储芯片5。
具体而言,第二控制芯片3可以采用SN74LVC2G08系列芯片,包含两通道、两输入,工作电压为1.65V~5.5V,具有与门逻辑电路,与门电路有两个或两个以上的输入端,一个输出端,当所有输入端的输入都为逻辑“1”时,输出端才输出逻辑“1”,否则输出为逻辑“0”。示例性地,若假定第一存储芯片4为高电平有效,第二存储芯片5为低电平有效,当第一信号和第二信号均为高电平时,第一引脚311、第二引脚312、第四引脚321和第五引脚322均输入高电平,经过与门电路逻辑运算后,第三引脚313和第六引脚323输出高电平,电平状态对于第一存储芯片4有效,即第一片选模块31会选中第一存储芯片4来启动系统。当第一信号和第二信号均为低电平时,第一引脚311、第二引脚312、第四引脚321和第五引脚322均输入低电平,经过与门电路逻辑运算后,第三引脚313和第六引脚323输出低电平,电平状态对于第二存储芯片5有效,即第二片选模块32会选中第二存储芯片5来启动系统。当第一信号和第二信号中一个为高电平,一个为低电平时,第一引脚311和第二引脚312中一个输入高电平,一个输入低电平,第四引脚321和第五引脚322中一个输入高电平,一个输入低电平,经过与门电路逻辑运算后,第三引脚313和第六引脚323输出低电平,电平状态对于第二存储芯片5有效,即第二片选模块32会选中第二存储芯片5来启动系统。
可选地,所述第一片选模块31和所述第二片选模块32为或门电路;在所述第一信号和所述第二信号中至少一个有效的情况下,所述第二控制芯片3选中所述第一存储芯片4或所述第二存储芯片5。
具体而言,第二控制芯片3可以采用SN74LVC2G32系列芯片,包含两通道、两输入,工作电压为1.65V~5.5V,具有或门逻辑电路,或门电路有两个或两个以上地输入端,一个输出端,当输入端中有一个输入为逻辑“1”时,输出端就输出逻辑“1”,当输入端中所有输入均为逻辑“0”时,输出端才输出逻辑“0”。示例性地,若假定第一存储芯片4为高电平有效,第二存储芯片5为低电平有效,当第一信号和第二信号均为高电平时,第一引脚311、第二引脚312、第四引脚321和第五引脚322均输入高电平,经过或门电路逻辑运算后,第三引脚313和第六引脚323输出高电平,电平状态对于第一存储芯片4有效,即第一片选模块31会选中第一存储芯片4来启动系统。当第一信号和第二信号均为低电平时,第一引脚311、第二引脚312、第四引脚321和第五引脚322均输入低电平,经过或门电路逻辑运算后,第三引脚313和第六引脚323输出低电平,电平状态对于第二存储芯片5有效,即第二片选模块32会选中第二存储芯片5来启动系统。当第一信号和第二信号中一个为高电平,一个为低电平时,第一引脚311和第二引脚312中一个输入高电平,一个输入低电平,第四引脚321和第五引脚322中一个输入高电平,一个输入低电平,经过或门电路逻辑运算后,第三引脚313和第六引脚323输出高电平,电平状态对于第一存储芯片4有效,即第一片选模块31会选中第一存储芯片4来启动系统。
可选地,参照图4,所述启动电路还包括D触发器,所述第二控制芯片3通过所述D触发器分别与所述第一存储芯片4和所述第二存储芯片5电连接。
具体而言,D触发器是一个有记忆功能的,具有两个稳定状态的信息存储器件,在外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。本实施例的D触发器采用边沿触发的方式,在时钟脉冲由逻辑“0”跳变到“1”的过程中即可触发。D触发器电连接于第二控制芯片3与存储芯片之间,第二控制芯片3输出信号至D端后,在时钟脉冲保持在“0”或“1”的期间,触发器输出端的输出状态不会发生变化,在时钟脉冲为由“0”跳变到“1”的过程中,触发器输出端的输出状态才会发生变化,由此实现了第二控制芯片3输出信号的暂存,在时钟脉冲恒定的状态下,输出状态保持不变,可以有效防止外来信号的干扰,进一步提升电路的可靠性。
可选地,参照图3,所述第一控制芯片2包括看门狗芯片,所述看门狗芯片包括喂狗信号输入端和复位信号输出端;所述看门狗芯片的输入端与所述处理器1电连接,所述看门狗芯片的输出端与所述第二控制芯片3电连接。
具体而言,看门狗芯片实质上是一个定时器电路,具有一个输入端,(图3中的WDI)、一个输出端(图3中的WDO),以及两个为看门狗芯片正常供电的引脚,两个供电引脚中的一个接电源(图3中的VCC),一个接地(图3中的GND),输入端俗称喂狗端,用于接收信号,输出端电连接至第二控制芯片3的复位端,用于为第二控制芯片3输出复位信号。当系统开始运行时,会给看门狗芯片赋值,即设定一个数字,运行后看门狗芯片开始计数,计数从零递增。在系统运行的过程中,处理器1每隔一段时间会输出信号到看门狗芯片的输入端,将看门狗芯片的计数清零,使其重新开始计数;若设置处理器1超过规定的时间不给看门狗芯片的输入端输入信号,导致看门狗芯片的计数没有被清零,计数继续增加,增加至设定值后会输出一个低片平的复位信号到第二控制芯片3,使第二控制芯片3复位。需要说明的是,本领域技术人员可以依赖于软件程序为看门狗芯片赋值,使其计数,但是赋值的过程并非本申请的关注对象,本申请仅利用常规的看门狗芯片具备复位功能的特性来对第二控制芯片3进行复位,其中并不涉及软件程序类的改进。
本实施例中,第二信号即包括看门狗芯片正常工作输出的信号和看门狗芯片异常工作输出的复位信号,在第二控制芯片3正常接收处理器1输出的第一信号的基础上,若第二控制芯片3继续接收到看门狗芯片正常工作的信号,则通过第一存储芯片4来启动系统,若第二控制芯片3接收到看门狗芯片异常工作的复位信号,则通过第二存储芯片5来启动系统。本实施例通过看门狗芯片与第二控制芯片3的配合,简化了第一存储芯片4和第二存储芯片5切换过程,提高了系统启动效率。
可选地,参照图3,所述看门狗芯片的输出端连接有上拉电阻。
具体而言,如图3所示,看门狗芯片的输出端WDO连接有上拉电阻,在看门狗芯片正常接收喂狗信号的情况下,保证输出端一直处于高电平,直至复位信号将电平拉低,由此避免正常情况下存储芯片的切换,增强电路的稳定性。
可选地,参照图3和图4,所述启动电路还包括控制开关6,所述控制开关6电连接于所述第一控制芯片2和所述第二控制芯片3之间,用于控制所述第一控制芯片2和所述第二控制芯片3之间电路的通断。
具体而言,如图4所示,控制开关6电连接于第一控制芯片2和第二控制芯片3之间,控制第一控制芯片2和第二控制芯片3之间电路的通断,在控制开关6控制电路导通的情况下,第二控制芯片3能够接收到第二信号,在控制开关6控制电路断开的情况下,第二控制芯片3能够无法接收到第二信号。需要说明的是,在具体实施过程中,需要先将控制开关6导通,确保第二控制芯片3能够接收到第二信号,能根据第一信号和第二信号切换至特定的存储芯片启动系统,在启动完成后,可以将控制开关6断开,避免第二控制芯片3再次接收到其他信号产生误动作,导致存储芯片异常切换,影响系统的正常运行。
一种实施方式中,控制开关6为MOS管,包括栅极G、源极S和漏极D,如图3所示,本实施例采用NMOS管,源极S与第一控制芯片2的输出端WDO电连接,漏极D与第二控制芯片3的第二引脚312和第五引脚322电连接,在栅极G电压大于源极S电压的情况下,控制开关6导通,在栅极G电压小于源极S电压的情况下,控制开关6断开,MOS管通过栅极G和源极S两端电压的改变即可实现自动导通或断开,实现了电路的自动控制。另一种实施方式中,控制开关6为三极管,包括基极,发射极和集电极,本实施例采用NPN三极管,发射极与第一控制芯片2的输出端电连接,集电极与第二控制芯片3的第二引脚312和第五引脚322电连接,在基极电压大于发射极电压的情况下,控制开关6导通,在基极电压小于发射极电压的情况下,控制开关6断开,三极管通过基极与发射极两端电压的改变即可实现自动导通或断开,实现了电路的自动控制。
可选地,所述第一控制芯片2和所述第二控制芯片3的电源端口均连接有滤波电容。
具体而言,启动电路还包括滤波电容,滤波电容的正极电连接于第一控制芯片2和第二控制芯片3的电源端口,滤波电容的负极接地,将电流转化过程中,滤波电容能够降低交变脉动波纹对电子电路的干扰,使电子电路的工作性能更加稳定,进一步提升启动系统的可靠性。
本实用新型实施例还公开了一种计算机设备,所述计算机设备包括前述任一项基于双存储芯片的启动电路。
具体而言,本实施例的计算机设备设置有双存储芯片启动系统,该系统控制计算机的正常启动,在一个存储芯片故障或失效的情况下,可以切换到另一个存储芯片进行启动,加强了启动系统的可靠性,避免计算机出现无法启动的现象。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上所述仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种基于双存储芯片的启动电路,其特征在于,所述启动电路包括处理器、第一控制芯片、第二控制芯片、第一存储芯片和第二存储芯片;
所述处理器分别与所述第一控制芯片和所述第二控制芯片电连接,所述第一控制芯片与所述第二控制芯片电连接,所述第二控制芯片分别与所述第一存储芯片和所述第二存储芯片电连接,所述第一存储芯片和所述第二存储芯片为存储有BIOS程序的系统启动芯片;
所述处理器为所述第二控制芯片输出第一信号,所述第一控制芯片为所述第二控制芯片输出第二信号,所述第二控制芯片根据所述第一信号和所述第二信号控制所述第一存储芯片切换至所述第二存储芯片。
2.根据权利要求1所述的电路,其特征在于,所述第二控制芯片包括第一片选模块和第二片选模块,所述第一片选模块包括第一引脚、第二引脚和第三引脚,所述第二片选模块包括第四引脚、第五引脚和第六引脚;
所述第一引脚与所述处理器电连接,用于接收所述第一信号,所述第二引脚与所述第一控制芯片电连接,用于接收所述第二信号,所述第三引脚与所述第一存储芯片电连接,用于控制所述第一存储芯片;
所述第四引脚与所述处理器电连接,用于接收所述第一信号,所述第五引脚与所述第一控制芯片电连接,用于接收所述第二信号,所述第六引脚与所述第二存储芯片电连接,用于控制所述第二存储芯片。
3.根据权利要求2所述的电路,其特征在于,所述第一片选模块和所述第二片选模块为与门电路;
在所述第一信号和所述第二信号都有效的情况下,所述第二控制芯片选中所述第一存储芯片或所述第二存储芯片。
4.根据权利要求2所述的电路,其特征在于,所述第一片选模块和所述第二片选模块为或门电路;
在所述第一信号和所述第二信号中至少一个有效的情况下,所述第二控制芯片选中所述第一存储芯片或所述第二存储芯片。
5.根据权利要求1所述的电路,其特征在于,还包括D触发器,所述第二控制芯片通过所述D触发器分别与所述第一存储芯片和所述第二存储芯片电连接。
6.根据权利要求1所述的电路,其特征在于,所述第一控制芯片包括看门狗芯片,所述看门狗芯片的输入端与所述处理器电连接,所述看门狗芯片的输出端与所述第二控制芯片电连接。
7.根据权利要求6所述的电路,其特征在于,所述看门狗芯片的输出端连接有上拉电阻。
8.根据权利要求1所述的电路,其特征在于,所述电路还包括控制开关;
所述控制开关电连接于所述第一控制芯片和所述第二控制芯片之间,用于控制所述第一控制芯片和所述第二控制芯片之间电路的通断。
9.根据权利要求1所述的电路,其特征在于,所述第一控制芯片和所述第二控制芯片的电源端口均连接有滤波电容。
10.一种计算机设备,其特征在于,所述计算机设备包括前述1至9任一项所述的基于双存储芯片的启动电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222325709.1U CN218383941U (zh) | 2022-08-31 | 2022-08-31 | 基于双存储芯片的启动电路及计算机设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222325709.1U CN218383941U (zh) | 2022-08-31 | 2022-08-31 | 基于双存储芯片的启动电路及计算机设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218383941U true CN218383941U (zh) | 2023-01-24 |
Family
ID=84972335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222325709.1U Active CN218383941U (zh) | 2022-08-31 | 2022-08-31 | 基于双存储芯片的启动电路及计算机设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218383941U (zh) |
-
2022
- 2022-08-31 CN CN202222325709.1U patent/CN218383941U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9207948B2 (en) | Multi-BIOS circuit and switching method between multiple BIOS chips | |
US7069472B2 (en) | Method for restoring CMOS in a jumperless system | |
EP0861468A1 (en) | Automatic voltage detection in multiple voltage applications | |
CN201041656Y (zh) | Cmos清除电路 | |
CN104881312A (zh) | 一种fpga逻辑代码可迭代升级的方法及电路 | |
EP0132133A2 (en) | Microcomputer | |
CN111240753A (zh) | 引导程序的加载方法、存储介质及嵌入式终端 | |
CN218383941U (zh) | 基于双存储芯片的启动电路及计算机设备 | |
CN209821822U (zh) | 一种pcie设备热插拔的控制电路及计算机 | |
CN217606356U (zh) | 一种切换控制电路、主板及电子设备 | |
CN112099856A (zh) | 嵌入式系统及系统的启动方法 | |
KR890002466B1 (ko) | 리셋트 시스템 | |
CN104461659B (zh) | 一种高可靠性的计算机启动方法 | |
CN215576596U (zh) | 一种系统管理总线和电源管理总线的连接电路及主板 | |
US5467042A (en) | Low power clocking apparatus and method | |
CN205427710U (zh) | 主机板的开机电路、主机板及计算机 | |
CN211742096U (zh) | 上电延时电路、主板电池电压检测电路、服务器主板及cpld | |
US10338664B2 (en) | Control module for data retention and method of operating control module | |
CN220121165U (zh) | 控制电路、装置及芯片 | |
CN111951866A (zh) | 非型闪存深睡眠低静态功耗方法、电路、存储介质和终端 | |
CN1906854B (zh) | 在上电或复位时将输入引脚自动箝位于预定电压的电路 | |
CN109491823A (zh) | 一种不可逆的看门狗切换电路及其切换方法 | |
CN115422110B (zh) | 电子设备和PCIE Switch芯片的端口配置方法 | |
CN221573123U (zh) | 复位控制电路、控制板卡及电子设备 | |
CN219609632U (zh) | 一种强制断电下保护中央处理器的cmos功能的电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |