CN218333794U - 集成电路芯片 - Google Patents

集成电路芯片 Download PDF

Info

Publication number
CN218333794U
CN218333794U CN202221993398.XU CN202221993398U CN218333794U CN 218333794 U CN218333794 U CN 218333794U CN 202221993398 U CN202221993398 U CN 202221993398U CN 218333794 U CN218333794 U CN 218333794U
Authority
CN
China
Prior art keywords
metal
loop
metal line
wire loop
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221993398.XU
Other languages
English (en)
Inventor
赖彦良
陈春宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN218333794U publication Critical patent/CN218333794U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

提供一种集成电路芯片以及密封环结构。根据本公开的集成电路芯片包括互连结构，互连结构包括沿着第一方向延伸的第一金属线、第二金属线、第三金属线、第四金属线以及第五金属线，第一组横向连接器设置在第二金属线以及第三金属线之间或第四金属线以及第五金属线之间，且第二组横向连接器设置在第一金属线以及第二金属线之间或第三金属线以及第四金属线之间。

Description

集成电路芯片
技术领域
本实用新型实施例涉及一种集成电路(integrated circuit)芯片以及用于制造互连结构的方法。
背景技术
半导体集成电路(integrated circuit,IC)工业经历了指数级增长。集成电路材料以及设计的技术进步产生了几代的集成电路，其中每一代的电路都比前一代更小、更复杂。在集成电路演进的过程中，功能密度(即每一芯片区间的互连装置的数量)一般会增加，而几何大小(即可使用制造工艺创造的最小组件(或线))则减小。这种小型化的工艺一般通过提高生产效率且降低相关成本来提供益处。这种小型化也增加了工艺以及制造集成电路的复杂性。
例如，随着集成电路(IC)技术朝向更小的技术节点发展，引入了多栅极金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field effect transistor,MOSFET)(多栅极MOSFET，或多栅极装置)，以通过增加栅极通道耦接、减少断态电流(off-state current)以及减少短通道效应(short-channel effects,SCEs)来改善栅极控制。多栅极装置一般是指具有栅极结构或栅极结构的一部分的装置，设置在通道区域的多于一侧之上。鳍状场效应晶体管(Fin-like field effect transistors,FinFETs)以及多桥通道(multi-bridge-channel,MBC)晶体管是多栅极装置的示例，这些多栅极装置的示例已成为高效能且低渗漏应用的普及且有希望的候选者。鳍状场效应晶体管具有由多于一侧的栅极包裹的升高通道(例如，栅极包裹从基材延伸的半导体材料的“鳍”的顶部以及侧壁)。多桥通道晶体管具有可部分或完全地在通道区域周围延伸的栅极结构，以提供进接到两侧或更多侧上的通道区域。由于多桥通道晶体管的栅极结构围绕通道区域，因此多桥通道晶体管也可称为围绕栅极晶体管(surrounding gate transistor,SGT)或环栅极(gate-all-around,GAA)晶体管。
由于小型化，鳍状场效应晶体管或多桥通道晶体管的结构可能容易因切割(singulation)期间的雾气侵入(mist ingress)或应力而受到损坏。已经实施密封结构来保护半导体装置。尽管现有的密封结构对于现有的密封结构的预期目的一般是令人满意的，但现有的密封结构并不是在所有实施例都令人满意。
实用新型内容
在一个示例性实施例中，本公开有关于一种集成电路(IC)芯片。集成电路芯片包括基材以及第一互连层，基材包括装置区域以及围绕装置区域的环区域，第一互连层在基材之上，且包括装置部分以及环部分，装置部分直接地设置在装置区域之上，环部分直接地设置在环区域之上。第一互连层的环部分包括第一金属线回路、第二金属线回路、第三金属线回路、第四金属线回路、第五金属线回路、第一多个横向连接器以及第二多个横向连接器，第一金属线回路完全围绕第一互连层的装置部分，第二金属线回路完全围绕第一金属线回路，第三金属线回路完全围绕第二金属线回路，第四金属线回路完全围绕第三金属线回路，第五金属线回路完全围绕第四金属线回路，第一多个横向连接器夹在第一金属线回路和第二金属线回路之间以及第三金属线回路和第四金属线回路之间，第二多个横向连接器夹在第二金属线回路和第三金属线回路之间以及第四金属线回路和第五金属线回路之间。
在另一个示例性实施例，本公开有关于一种集成电路芯片。集成电路芯片包括基材以及互连结构，基材包括装置区域以及围绕装置区域的环区域，互连结构设置在基材之上，且包括装置部分以及环部分，装置部分直接地设置在装置区域之上，环部分直接地设置在环区域之上。互连结构的环部分包括第一组金属层以及在第一组金属层之上的第二组金属层。每一个第一组金属层包括第一多个金属线回路以及多个横向连接器，第一多个金属线回路完全围绕互连结构的装置部分，多个横向连接器夹在第一多个金属线回路的两个相邻的金属线回路之间。每一个第二组金属层包括第二多个金属线回路，完全围绕互连结构的装置部分。每一个第二组金属层没有夹在第二多个金属线回路之间的任何横向连接器。
在又一个示例性实施例，本公开有关于一种方法。此方法包括接收包括装置区域以及围绕装置区域的环区域的基材、在基材之上沉积介电层；以及在环区域之上的介电层中形成第一通孔条形环、第二通孔条形环、在第一通孔条形环以及第二通孔条形环之上的多个金属线环以及与多个金属线环交错的多个横向连接器。多个横向连接器沿着第一方向对齐。
在一实施例中，该多个第一多个横向连接器沿着一方向对齐。
在一实施例中，该多个第二多个横向连接器沿着该方向对齐。
在一实施例中，该第一金属线回路、该第二金属线回路、该第三金属线回路、该第四金属线回路、该第五金属线回路、该多个第一多个横向连接器以及该多个第二多个横向连接器由相同的材料形成。
在一实施例中，当在顶视图中观察时，每一个该多个第一多个横向连接器以及该多个第二多个横向连接器实质上为正方形。
在一实施例中，还包括：
一第二互连层，在该第一互连层之上，且包括一装置部分以及一环部分，该第二互连层的该装置部分直接地设置在该装置区域之上，该第二互连层的该环部分直接地设置在该环区域之上，该第二互连层的该环部分包括：
一第六金属线回路，完全围绕该第二互连层的该装置部分；
一第七金属线回路，完全围绕该第六金属线回路；
一第八金属线回路，完全围绕该第七金属线回路；
一第九金属线回路，完全围绕该第八金属线回路；
一第十金属线回路，完全围绕该第九金属线回路；
第三多个横向连接器，夹在该第六金属线回路和该第七金属线回路之间以及该第八金属线回路和该第九金属线回路之间；以及
第四多个横向连接器，夹在该第七金属线回路和该第八金属线回路之间以及该第九金属线回路和该第十金属线回路之间。
在一实施例中，该多个第三多个横向连接器直接地设置在该多个第一多个横向连接器之上。
在一实施例中，其中，每一个该多个第一多个金属线回路具有小于大约1μm的一宽度，
其中，每一个该多个第二多个金属线回路具有大于大约1μm的一宽度。
在一实施例中，该多个横向连接器中没有一个与该多个第一多个金属线回路的多于两个金属线回路接触。
附图说明
根据以下的详细说明并配合说明书附图做完整公开。应注意的是，根据本产业的一般作业，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。
图1示出根据本公开的一个或多个实施例的基材的顶视图。
图2示出根据本公开的一个或多个实施例的设置在图1中的基材上的互连结构的剖面图。
图3示出根据本公开的一个或多个实施例的设置在图1中的基材上的互连结构的顶视图。
图4示出根据本公开的一个或多个实施例的互连结构的角落部分的放大局部顶视图。
图5示出根据本公开的一个或多个实施例的设置在图1中的基材的环区域之上的互连结构的部分的放大局部顶视图。
图6示出根据本公开的一个或多个实施例的图5中的互连结构的部分的放大的局部剖面图。
图7示出根据本公开的一个或多个实施例的图5中的互连结构的部分的放大的局部剖面图。
图8示出根据本公开的各个实施例的用于制造互连结构的方法300的流程图。
【附图标记列表】
100：基材
102：装置区域
106：内角落区间
106-1：第一内角落区间
106-2：第二内角落区间
106-3：第三内角落区间
106-4：第四内角落区间
108：环区域
110：外角落区间
110-1：第一外角落区间
110-2：第二外角落区间
110-3：第三外角落区间
110-4：第四外角落区间
150：互连结构
200：芯片
205-1：下金属间介电质层
205-2：上金属间介电质层
210,210-1,210-2：金属线
220,220-1,220-2：横向连接器
230：间隙
250-1：下通孔条
250-2：上通孔条
300：方法
302,304,306,308：方块
1020：装置部分
1060：内角落部分
1060-1：第一内角落部分
1060-2：第二内角落部分
1060-3：第三内角落部分
1060-4：第四内角落部分
1080：环部分
1082：第一密封环壁
1084：第二密封环壁
1086：第三密封环壁
1088：第四密封环壁
1100：外角落部分
1100-1：第一外角落部分
1100-2：第二外角落部分
1100-3：第三外角落部分
1100-4：第四外角落部分
1183：第一无金属区
1185：第二无金属区
1187：第三无金属区
2000：角落区间
3000：区间
G1：第一组
G2：第二组
G3：第三组
L：长度
Mn：下金属层
Mn+1：上金属层
I,I’：线
S：间距
W1：第一宽度
W2：第二宽度
X：方向
θ：锐角
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本公开的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本公开书叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。另外，以下公开书不同范例可能重复使用相同的参考符号及/或标记。这些重复为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。
空间相关用词，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，为了便于描述图示中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中示出的方位外，这些空间相关用词意欲包含使用中或操作中的装置的不同方位。装置可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。
此外，当用“大约”、“近似”及类似的用词来描述数字或数字范围时，此用词意在包括在合理范围内的数字，考虑到制造的期间固有地出现的变化，如本领域具有一般知识者所理解的。例如，基于与制造具有与该数字相关联的特性的特征相关联的已知制造公差，数字或数字范围涵盖包括所描述的数字在内的合理范围，例如在所描述的数字的+/-10％内。例如，具有“约5nm”厚度的材料层可涵盖从4.25nm到5.75nm的尺寸范围，其中与沉积材料层相关的制造公差由本领域具有一般知识者已知为+/-15％。更进一步，本公开可在各种示例中重复参考符号以及/或字母。这种重复是为了简明且明确的目的，且其本身并不决定所讨论的各种实施例以及/或配置之间的关系。为避免疑义，本公开的附图中的X、Y以及Z方向互相垂直。在整个本公开中，相似的参考符号表示相似的特征，除非另有例外。
密封结构用来防止集成电路(IC)芯片中的半导体装置在集成电路芯片的切割的期间由于雾气侵入或应力而损坏。随着工业朝向更小的装置节点发展，多栅极装置(例如鳍状场效应晶体管以及多桥通道晶体管)应运而生。虽然多栅极晶体管的特征是改善的栅极控制以及减少的短通道效应，但它们不能免受水以及应力的损害。事实上，由于它们精致的尺寸以及结构，如果没有足够的密封结构保护，它们可能更容易损坏。多栅极装置制造在基材上，且互连结构设置在基材之上，以在功能上互连多栅极装置。密封结构可在基材以及互连结构两者中实施。互连结构中的密封结构可以不同金属层中的金属线的形式出现。在一些现有技术中，靠近基材的金属层中的金属线可能具有较小的尺寸，不能提供充足的机械强度或应力吸收，这两者都被认为是良好密封环结构的属性。
本实用新型实施例提供一种集成电路芯片，在集成电路芯片的密封环结构中包括应力吸收以及加强的结构。根据本公开的实施例，集成电路芯片包括基材以及设置在基材上的互连结构。基材包括装置区域以及围绕装置区域的环区域。装置区域包括功能性半导体装置，且环区域容纳密封环结构。基材之上的互连结构还包括分别与基材的装置区域以及环状区直立地(vertically)对应的装置部分以及环状部分。装置部分包括金属线以及通孔，以功能性地互连装置区域中的半导体装置。环部分容纳密封环结构。环部分的一部分包括多个金属线回路，每一个金属线回路完全地绕在装置部分周围。多个金属线回路实质上互相平行延伸，通过多个横向连接器横向地连接。多个横向连接器沿着垂直于金属线回路的纵向方向的方向对齐。横向连接器整体上增加了金属线回路的机械完整性(mechanicalintegrity)。
首先参考图1，图1包括基材100的顶视图。基材100包括装置区域102、连续地围绕装置区域102的环区域108、设置在装置区域102的外角落以及环区域108的内角落之间的四个内角落区间106、在环区域108的外角落周围的四个外角落区间110。内角落区间106包括第一内角落区间106-1、第二内角落区间106-2、第三内角落区间106-3以及第四内角落区间106-4。为了便于参考，第一内角落区间106-1、第二内角落区间106-2、第三内角落区间106-3以及第四内角落区间106-4可统称或分别称为内角落区间106。外角落区间110包括第一外角落区间110-1、第二外角落区间110-2、第三外角落区间110-3以及第四外角落区间110-4。为了便于参考，第一外角落区间110-1、第二外角落区间110-2、第三外角落区间110-3以及第四外角落区间110-4可统称或分别称为外角落区间110。内角落区间106、环区域108以及外角落区间110在基材水平(substrate level)容纳密封环结构。在基材水平的密封环结构与装置区域102中的功能半导体装置一起制造。虽然装置区域102外部的密封环结构可具有与装置区域102内部的半导体装置不同的形状或尺寸，但装置区域102外部的密封环结构与装置区域102内部的半导体装置的部件可共享相同或相似的组成。
当从顶部沿着Z方向观察时，基材100、装置区域102以及环区域108可实质上为矩形。每一个内角落区间106类似于直角角落被剪掉(clipped off)的等腰直角三角形。换言之，每一个内角落区间106可呈等腰梯形的形状。每一个外角落区间110具有直角等腰三角形的形状。换言之，如图1中所显示，每一个内角落区间106或每一个外角落区间110的斜边(或等腰梯形的底边)与X方向或Y方向形成锐角θ。锐角θ可在大约40°或大约50°之间。在所描绘的实施例中，锐角θ为45°。在图1中，装置区域102包括四个截角(cut-off corners)，截角包括平行于相邻的内角落区间106的斜边的边缘。环区域108虽然大致上为矩形的形状，但设置在内角落区间106以及装置区域102之间，且卡合内角落区间106以及装置区域102。也就是说，环区域108包括对应于外角落区间110的截外角(cut-off outer corners)以及对应于四个内角落区间106的推出内角落(push-out inner corners)。如图1中所显示，环区域108在装置区域102周围连续地延伸。在所描绘的实施例中，装置区域102以及环区域108都是八边形的，其中环区域108绕在装置区域102周围。
在一些实施例中，基材100可为块体(bulk)硅(Si)基材。或者，基材100可包括元素半导体，例如锗(Ge)；化合物半导体，例如碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)以及/或锑化铟(InSb)；合金半导体，例如硅锗(SiGe)、砷化镓(GaAsP)、砷化铝铟(AlInAs)、砷化铝镓(AlGaAs)、砷化镓铟(GaInAs)、磷化镓铟(GaInP)，以及/或砷化镓铟(GaInAsP)；或其组合。在一些实施例中，基材100包括一种或多种III-V族材料(group III-V materials)、一种或多种II-VI族材料，或其组合。在又一些情况下，基材100为绝缘体上半导体(semiconductor-on-insulator)基材，例如绝缘体上硅(silicon-on-insulator,SOI)基材、绝缘体上硅锗(silicon germanium-on-insulator,SGOI)基材或绝缘体上锗(germanium-on-insulator,GeOI)基材。在又一些实施例中，基材100可为钻石基材或蓝宝石基材。
基材100的不同区域可包括各种半导体结构，例如主动区域、设置在主动区域的通道区域之上的栅极结构、设置在主动区域的源极/漏极区域之上的源极/漏极特征、设置在源极/漏极特征之上的源极/漏极接点以及设置在栅极结构之上的栅极接触通孔。尽管这些半导体结构在基材100的不同区域中可能具有不同的形状以及尺寸，但它们是使用相同的工艺所制造的。主动区域可包括硅(Si)、锗(Ge)、硅锗(SiGe)。在一些实施例中，主动区域可包括由多个第二半导体层交错的多个第一半导体层。第一半导体层可为硅(Si)层，且第二半导体层可是硅锗(SiGe)层。在半导体装置包括多桥通道晶体管的装置区域102中，硅层可变成通道层或通道构件，当选择性地去除硅锗层时可释放通道层或通道构件。在这个意义上，硅层可被称为通道层，且硅锗层可被称为牺牲层。在环区域108或内角落区间106中，由于当去除虚设栅极堆叠时，硅锗层没有暴露，因此硅锗层可能不被选择性地去除。为此，当主动区域包括由硅锗层交错的硅层堆叠时，环区域108中的最终结构可包括存在硅层以及硅锗层两者的主动区域。
栅极结构包括栅极介电层以及栅极介电层之上的栅极电极层。在一些实施例中，栅极介电层包括界面层以及高k值栅极介电层。如本文所使用以及描述的，高k值介电材料包括具有高介电常数的介电材料，例如，大于热氧化硅(～3.9)的介电常数。界面层可包括介电材料，例如氧化硅、硅酸铪或氮氧化硅。界面层可通过化学氧化、热氧化、原子层沉积(atomic layer deposition,ALD)、化学气相沉积(chemical vapor deposition,CVD)以及/或其他合适的方法形成。高k值栅极介电层可包括氧化铪。或者，高k值栅极介质层可包括其他高k值介质材料，例如氧化钛(TiO2)、氧化铪锆(HfZrO)、氧化钽(Ta2O5)、氧化铪硅(HfSiO4)、氧化锆(ZrO2)、氧化锆硅(ZrSiO2)、氧化镧(La2O3)、氧化铝(Al2O3)、氧化锆(ZrO)、氧化钇(Y2O3)、钛酸锶(SrTiO3,STO)、钛酸钡(BaTiO3,BTO)、氧化钡锆(BaZrO)、氧化铪镧(HfLaO)、氧化镧硅(LaSiO)、氧化铝硅(AlSiO)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、钛酸锶钡((Ba,Sr)TiO3,BST)、氮化硅(SiN)、氮氧化硅(SiON)，其组合或其他合适的材料。可通过原子层沉积、物理气相沉积(physical vapor deposition,PVD)、化学气相沉积、氧化以及/或其他合适的方法形成高k值栅极介电层。
栅极电极层可包括单层或替代性的多层结构，例如具有所选的功函数(workfunction)以增强装置效能的金属层(功函数金属层)、氧阻挡层、覆盖层(capping layer)、衬层(liner layer)、润湿层(wetting layer)、黏着层、金属合金或金属硅化物的各种组合。作为示例，栅极电极层可包括氮化钛(TiN)、铝化钛(TiAl)、氮化钛铝(TiAlN)、氮化钽(TaN)、铝化钽(TaAl)、氮化钽铝(TaAlN)、钽碳化铝(TaAlC)、碳氮化钽(TaCN)、铝(Al)、钨(W)、钼(Mo)、镍(Ni)、钛(Ti)、钌(Ru)、钴(Co)、铂(Pt)、碳化钽(TaC)、氮化硅钽(TaSiN)、铜(Cu)、其他难熔金属或其他合适的金属材料或其组合。在各种实施例中，可使用原子层沉积、物理气相沉积、化学气相沉积、电子束蒸发或其他合适的工艺来形成栅极电极层。
源极/漏极特征可包括掺杂有例如磷(P)或砷(As)的n型掺杂剂的硅(Si)、或掺杂有例如硼(B)或二氟化硼(BF2)的p型掺杂剂的硅锗(SiGe)。源极/漏极接点可包括阻挡层、硅化物层以及设置在硅化物层之上的金属填充层。阻挡层可包括氮化钛或氮化钽，且作用以防止金属填充层的电迁移。硅化物层可包括硅化钛、硅化钽、硅化钴、硅化镍或硅化钨。硅化物层设置在金属填充层以及源极/漏极特征之间的界面，以降低接触电阻。金属填充层可包括钌(Ru)、铜(Cu)、镍(Ni)、钴(Co)或钨(W)。
图2示出设置在图1中的基材100上的互连结构150的剖面图。互连结构150可包括多于8个金属层，例如在9个金属层以及14个金属层之间。在一个实施例中，互连结构150包括9个金属层，可包括金属层M0、M1、M2、M3、M4、M5、M6、M7和M8。每一个金属层包括嵌入(embedded)金属间介电质(intermetal dielectric,IMD)层中的导线。互连结构150还包括接触通孔，直立地互连在不同金属层中的导线。金属间介电质层可包括例如四乙基正硅酸盐(tetraethylorthosilicate,TEOS)氧化物、未掺杂硅酸盐玻璃或掺杂硅氧化物、硼磷硅玻璃(borophosphosilicate,glass BPSG)、熔融硅玻璃(fused silica glass,FSG)、磷硅酸盐玻璃(phosphosilicate glass,PSG)、硼掺杂硅玻璃(boron doped silicon glass,BSG)、碳氧化硅以及/或其他合适的介电材料。导线以及接触通孔可包括铜(Cu)、氮化钛(TiN)、钨(W)或钌(Ru)。互连结构150在功能上连接基材100的装置区域102中的晶体管或半导体装置。互连结构150以及基材100可统称为集成电路(IC)芯片200。
基材100中的半导体结构形成晶体管，例如平面晶体管或多栅极晶体管。多栅极晶体管的示例可包括鳍状场效应晶体管(FinFETs)以及多桥通道(MBC)晶体管。鳍状场效应晶体管具有由多于一侧的栅极包裹的升高通道(例如，栅极包裹从基材延伸的半导体材料的“鳍”的顶部以及侧壁)。多桥通道晶体管具有可部分或完全地在通道区域周围延伸的栅极结构，以提供进接到两侧或更多侧上的通道区域。由于多桥通道晶体管的栅极结构围绕通道区域，因此多桥通道晶体管也可称为围绕栅极晶体管(SGT)或环栅极(GAA)晶体管。当基材100中的晶体管是平面晶体管时，主动区域可包括嵌入介电层中的半导体特征。当基材100中的晶体管是鳍状场效应晶体管时，主动区域可包括在隔离特征上方升起的鳍状半导体结构，且栅极结构设置在鳍状半导体结构之上，以卡合鳍状半导体结构的两个或三个表面。当基材100中的晶体管是多桥通道晶体管时，主动区域可各自包括纳米结构的直立堆叠，且栅极结构包裹在纳米结构的直立堆叠中的每一个纳米结构周围。纳米结构可具有不同的剖面。在一些情况下，具有与纳米结构的厚度实质上相似的宽度的纳米结构可被称为纳米线路(nanowires)。在一些其他情况下，具有大于纳米结构的厚度的宽度的纳米结构可被称为纳米片(nanosheets)。由于纳米结构的形状，多桥通道晶体管也可称为纳米线路晶体管或纳米片晶体管。
图3示出集成电路芯片200的顶视图，集成电路芯片200包括基材100以及设置在基材100上的互连结构150。如图3中所显示，互连结构150覆盖基材100的各个区域，且包括直立地(即，沿着Z方向)对应于基材100的各个区域的各个部分。如图3中所显示，互连结构150包括装置部分1020、内角落部分1060、环部分1080以及外角落部分1100。在所描绘的实施例中，装置部分1020直接地设置在装置区域102之上，内角落部分1060直接地设置在内角落区间106之上，环部分1080直接地设置在环区域108之上，且外角落部分1100直接地设置在外角落区间110之上。就像内角落区间106，内角落部分1060包括第一内角落部分1060-1、第二内角落部分1060-1、第三内角落部分1060-3以及第四内角落部分1060-4。相似于外角落区间110，外角落部分1100包括第一外角落部分1100-1、第二外角落部分1100-2、第三外角落部分1100-3以及第四外角落部分1100-4。如图1以及图3中所显示，沿着Z方向，四个内角落区间106对应于四个内角落部分1060，且四个外角落区间110对应于四个外角落部分1100。为了说明本公开的各种特征，互连结构的角落区间2000将被放大且显示在图4中。
图4示出图3中的角落区间2000的局部剖面图。为了便于说明，图4仅显示较靠近基材100的互连结构150的下金属层之一。在互连结构150包括9个金属层的一些实施例中，下金属层是指前五个金属层。在这些实施例中，前五个金属层包括第一金属层M0、第二金属层M1、第三金属层M2、第四金属层M3以及第五金属层M4。也就是说，图4可视为显示第一金属层M0、第二金属层M1、第三金属层M2、第四金属层M3或第五金属层M4。在一些实施例中，第五金属层M4上方的金属层可具有远大于前五个金属层的金属线宽。在一个实施例中，前五个金属层(即M0到M4)中的金属线宽实质上低于1μm，而第五金属层M4上方的金属层中的金属线宽在1μm以上。实验指出，当金属层中的金属线具有大于大约1μm的宽度时(例如在1μm以及2μm之间)，此金属层倾向于具备充足的机械强度，以承受在芯片切割工艺(chipsingulation process)期间的应力。然而，当金属层中的金属线宽远低于1μm时，此金属层可能不具有充足的机械强度以承受制造工艺中的应力。
仍参考图4。角落区间2000包括第四外角落部分1100-4、环部分1080的角落部分以及第四内角落部分1060-4的角落部分。环部分1080可包括多个密封环壁，完全环绕装置部分1020。在图4中所呈现的一些实施例中，环部分1080包括第一密封环壁1082、第二密封环壁1084、第三密封环壁1086以及第四密封环壁1088。在这四个密封环壁中，第一密封环壁1082在最里面，且第四密封环壁1088在最外面。当环部分1080被比喻为八角形跑道(octagonal racetrack)时，每一个密封环壁可被比喻为在八角形跑道中的车道(lane)。密封环壁彼此平行延伸以绕在装置部分1020周围。如图4中所显示，每一个第一密封环壁1082、第二密封环壁1084、第三密封环壁1086以及第四密封环壁1088在每一个金属层中包括多个金属线。在一些情况下，每一个密封环壁可在每一个金属层中包括大约4到大约20个之间的金属线。虽然四个密封环壁彼此平行延伸，但密封环壁被无金属区间隔，其中没有金属线或接触通孔嵌入金属间介电质(IMD)层中。在所描绘的实施例中，第二密封环壁1084与第一密封环壁1082通过第一无金属区1183间隔，第二密封环壁1084与第三密封环壁1086通过第二无金属区1185间隔，第三密封环壁1086与第四密封环壁1088通过第三无金属区1187间隔。无金属区在两个相邻的密封环壁之间测量可具有不同的宽度。
如上所述，前五个金属层中的金属线宽实质上低于1μm，且可能不具备充足的机械强度。为了加强环部分1080中前五个金属层中的金属线，可在两个相邻的金属线之间形成横向连接器220，以改善金属线沿着垂直于金属线的纵向方向的方向的强度以及应力吸收能力。为了示出横向连接器220的实施例，图4中的区间3000将被放大且显示在图5中。
现在参考图5，图5显示图4中的区间3000的顶视图。区间3000包括第四密封环壁1088，第四密封环壁1088直立地延伸通过前五个金属层，包括第一金属层M0、第二金属层M1、第三金属层M2、第四金属层M3以及第五金属层M4。图5中所显示的代表前五个金属层之一中的第四密封环壁1088的一部分。在图5中所显示的金属层中，第四密封环壁1088包括多个金属线210。在一个实施例中，第四密封环壁1088在一个金属层中包括8个金属线。多个金属线210互相平行延伸，且连续地绕在装置部分1020周围。在区间300中所显示的第四密封环壁1088的部分中，多个金属线210沿着Y方向延伸。
多个金属线210虽然在图5中沿着X方向彼此间隔，但通过多个横向连接器220沿着X方向物理连接在一起。在一些实施例中，横向连接器220与多个金属线210同时形成。在一个示例工艺中，用于金属线210的沟槽以及用于横向连接器220的开口使用光刻以及蚀刻技术的组合形成在金属间介电质(IMD)层中。然后利用金属填充材料或阻挡层以及金属填充材料层的组合填充沟槽以及开口。在例如化学机械抛光(chemical mechanicalpolishing,CMP)工艺的平坦化工艺之后，金属线210以及横向连接器220形成在金属间介电质层中。金属填充材料可包括铝(Al)、铜(Cu)、铝/硅/铜合金、钛(Ti)、钌(Ru)、钨(W)、金属硅化物或其组合。阻挡层可包括氮化钛或氮化钽。
在一些实施例中，用于图案化(pattern)互连结构150中的特征的光刻辐射源具有大约248nm的波长。为了确保互连结构中的特征被良好地界定，且具有好的线边缘粗糙度(line edge roughness,LER)，金属线210可具有在大约180nm到大约250nm之间的第一宽度W1，且沿着X方向由大约180nm到大约250nm之间的间距S彼此间隔。由于每一个横向连接器220跨越(spans)在两个相邻的金属线210之间，因此横向连接器220沿着X方向具有大约180nm到大约250nm之间的长度L。在一些实施例中，横向连接器220的形状可实质上为正方形。在这些实施例中，横向连接器220可具有沿着Y方向的第二宽度W2，且第二宽度W2可与长度L相似。如图5中所显示，每一个横向连接器220仅与两个相邻的金属线210接触。也就是说，横向连接器220中没有一个可与多于两个金属线210接触。横向连接器220的实质正方形形状以及短的长度使得横向连接器220更类似于点，而不是线。实验显示，图案化互相垂直的金属线可能会降低光刻工艺的分辨率，且增加线边缘粗糙度(LER)。在一些情况下，形成垂直的金属线可能会导致缺陷以及扭曲的线。
仍然参考图5，横向连接器220设置在每隔两个相邻的金属线210之间。当横向连接器220每隔两个相邻的金属线210延伸且对齐时，横向连接器220可出现为沿着垂直于金属线210的方向延伸的连续线，如上所述，这可能导致不期望的线图案。在图5中所呈现的一些实施例中，横向连接器220成组出现。图5中显示了三组—第一组G1、第二组G2以及第三组G3。每一组包括沿着垂直于金属线210的纵向方向的方向间隔且对齐的横向连接器220。在所描绘的实施例中，每一组中的横向连接器220沿着X方向对齐。当密封环壁包括偶数的金属线210时，每一组可具有不同数量的横向连接器220。在所描绘的实施例中，第四密封环壁1088包括8个金属线，第一组G1包括3个横向连接器220，第二组G2包括4个横向连接器，第三组G3包括3个横向连接器。如果第四密封环壁1088包括9个金属线，则附加的金属线将给第一组G1以及第三组G3附加的横向连接器。由于每一组中的横向连接器220仅在每隔两个相邻的金属线210之间延伸，所以间隙230可存在于横向连接的金属线210之间。间隙230填充有金属间介电质材料，但没有任何金属线(即，210-1或210-2)或横向连接器220。如图5中所显示，每一个间隙230由平行于基材100的顶部表面的X-Y平面上的两个相邻的横向连接器220以及相邻的金属线210界定。在所描绘的实施例中，每一组沿着金属线210的纵向方向等距间隔，以沿着金属线210的长度提供均匀的机械加强。由于每一个金属线210绕在装置部分1020周围一整圈，因此每一个金属线210也可称为金属线回路。虽然没有通过参考符号来区分，但是可理解的是，远离装置部分1020的外金属线回路大于靠近装置部分1020的内金属线回路。密封环壁以及金属线回路至少在图1、图3以及图4中示出。
参考图6，图6示出第四密封环壁1088沿着图5中的线I-I'的剖面图。图6中的剖面图示出第四密封环壁1088的前五个金属层中的任意两个相邻的金属层。在图6中，下金属层标记为Mn，而上金属层标记为Mn+1。在此标示中，n可为0到3之间的整数，使得Mn可代表前四个金属层中的任何一个。在图6中所呈现的实施例中，横向连接器220直立地对齐。在沿着线I-I'的剖面中，上金属层Mn+1中的每一个横向连接器220-2与下金属层Mn中的横向连接器220-1直立地对齐。如图6中所显示，由于横向连接器220与金属线210-2在同一工艺中同时形成，因此横向连接器220与金属线210-2共享相同的厚度T。在一些实施例中，厚度T可在大约100nm到大约300nm之间。图6中的剖面图还显示了两个相邻的金属层中的最外面金属线以及最里面金属线可通过通孔条直立地连接，例如下通孔条250-1以及上通孔条250-2。与金属线210-1和210-2一样，通孔条250-1和250-2也在装置部分1020周围连续地延伸，以形成闭合回路。可以看到的是，闭合回路通孔条以及闭合回路最外面/最里面的金属线共同形成第四密封环壁1088的内壁表面以及外壁表面。在图6中未明确显示的一些实施例中，为了附加的结构加强，通孔条可实施在内壁表面以及外壁表面之间。无间隙密封环壁有助于防止水分进入装置部分1020以及装置区域102。下金属层Mn中的金属线210-1、横向连接器220-1以及下通孔条250-1设置在下金属间介电质层205-1。上金属层Mn+1中的金属线210-2、横向连接器220-2以及上通孔条250-2设置在上金属间介电质层205-2中。
在图7中所呈现的一些替代实施例中，横向连接器220未直立地对齐。在沿着线I-I'的剖面中，上金属层Mn+1中的每一个横向连接器220-2与下金属层Mn中的横向连接器220-1未直立地对齐。由于上金属层Mn+1中的横向连接器220-2以及下金属层Mn中的横向连接器220-1设置在不同套的金属线之间，导致未对准。在所描绘的实施例中，上金属层Mn+1中的横向连接器220-2设置在第一金属线(从左起)和第二金属线之间、第三金属线和第四金属线之间、第五金属线和第六金属线之间，以及第七金属线和第八金属线之间，而下金属层Mn中的横向连接器220-1设置在第二金属线(从左起)和第三金属线之间、第四金属线和第五金属线之间、以及第六金属线和第七金属线之间。除了横向连接器的直立关系，图6以及图7共享相似的结构。
在一些实施例中，图6中的直立对齐排列可渗透(permeate)通过下金属层，例如前五个金属层。在一些其他的实施例中，图7中的直立对齐排列可渗透穿过下金属层，例如前五个金属层。在又一些其他的实施例中，图6以及图7中所显示的直立对齐排列可皆存在于前五个金属层中。如上所述，具有大于大约1μm的金属线宽的金属层可具有充足的机械强度，以承受制造工艺中的应力，而具有小于大约1μm的金属线宽的金属层可能没有。在一些实施例中，横向连接器220可仅在不具有充足的机械性能的金属层中实施，但不在具有充足的机械性能的金属层中实施。在一个实施例中，前五个金属层具有低于1μm的金属线宽度，但在第五金属层上方的金属层具有1μm以上的金属线宽度。在这些实施例中，横向连接器220仅在前五个金属层中实施，而不在第五金属层上方的金属层中实施。
图8提供了用于制造互连结构的方法300的流程图，互连结构包括相似于图6或图7中所显示的第四密封环壁1088的多个密封环壁。方法300仅是示例，且并非旨在以将本公开限制在方法300中明确示出的内容。可在方法100之前、期间以及之后提供附加的步骤，且对于方法的附加实施例可替换、消除或移动所描述的一些步骤。为简单起见，本文并未详细描述所有步骤。方法300包括方块302、方块304、方块306以及方块308。在方块302，基材被提供。在此的基材可相似于图1中所显示的基材100，且可包括相似于装置区域102的装置区域以及相似于环区域108的环区域。如相似于图1中所示出，环区域完全围绕装置区域。
在方块304处，相似于图6或图7中的下金属间介电质层205-1的金属间介电质层被完全覆盖地沉积(blanketly deposited)在基材100之上。在一些实施例中，金属间介电质层可包括氧化硅、四乙基正硅酸盐(TEOS)氧化物、未掺杂硅酸盐玻璃(un-doped silicateglass,USG)或掺杂硅酸盐玻璃，例如硼磷硅玻璃(BPSG)、熔融硅玻璃(FSG)、磷硅酸盐玻璃(PSG)、硼掺杂硅玻璃(BSG)，以及/或其他合适的电介质材料。在一些情况下，可使用旋转涂布或可流动化学气相沉积(flowable chemical vapor deposition,FCVD)来沉积金属间介电质层。
在方块306，第一通孔条形环、第二通孔条形环、多个金属线环以及多个横向连接器形成在环区域之上的金属间介电质层中。为了说明的目的，第一通孔条形环以及第二通孔条形环可相似于图6或图7中所显示的下通孔条250-1或上通孔条250-2。正如第一通孔条形环以及第二通孔条形环的名称中的“环”所意味的，每一个第一通孔条形环以及第二通孔条形环在装置区域周围连续地延伸。第一通孔条形环以及第二通孔条形环有助于界定密封环壁。例如，第一通孔条形环可较靠近装置区域，而第二通孔条形环可较远离装置区域。多个金属线环相似于图6或图7中所显示的金属线210-1。多个横向连接器相似于图6或图7中所显示的横向连接器220-1。当第一通孔条形环，第二通孔条形环以及多个金属线环沿着第一方向延伸，多个横向连接器沿着垂直于第一方向的第二方向对齐。多个横向连接器的对齐在图5中示出。多个横向连接器与多个金属线环交错，因为每一个多个横向连接器物理耦接到两个相邻的金属线环，因此如此命名。当采用双镶嵌(dual damascene)工艺时，第一通孔条形环、第二通孔条形环、多个金属线环以及多个横向连接器用的开口以及沟槽可使用光刻以及蚀刻工艺的组合形成在金属间介电质层中。然后，在沟槽以及开口中沉积金属填充材料，例如铝(Al)、铜(Cu)、铝/硅/铜合金、钛(Ti)、钌(Ru)、钨(W)。如图6或图7中代表性地所显示，最里面的金属线环实质上与第一通孔条形环直立地对齐，且最外面的金属线环实质上与第二通孔条形环直立地对齐。这种直立对齐有助于界定密封环壁的表面。
在方块308，根据设计为了金属层的数量重复在方块304以及方块306的操作。例如，当互连结构包括10个金属层时，在方块304以及306的操作可重复10次。依据设计，不同金属层中的横向连接器可能如图6中所显示的直立重叠，或如图7中所显示的偏移。
在一个示例性实施例中，本公开有关于一种集成电路(IC)芯片。集成电路芯片包括基材以及第一互连层，基材包括装置区域以及围绕装置区域的环区域，第一互连层在基材之上，且包括装置部分以及环部分，装置部分直接地设置在装置区域之上，环部分直接地设置在环区域之上。第一互连层的环部分包括第一金属线回路、第二金属线回路、第三金属线回路、第四金属线回路、第五金属线回路、第一多个横向连接器以及第二多个横向连接器，第一金属线回路完全围绕第一互连层的装置部分，第二金属线回路完全围绕第一金属线回路，第三金属线回路完全围绕第二金属线回路，第四金属线回路完全围绕第三金属线回路，第五金属线回路完全围绕第四金属线回路，第一多个横向连接器夹在第一金属线回路和第二金属线回路之间以及第三金属线回路和第四金属线回路之间，第二多个横向连接器夹在第二金属线回路和第三金属线回路之间以及第四金属线回路和第五金属线回路之间。
在一些实施例中，第一多个横向连接器沿着一方向对齐。在一些实施例中，第二多个横向连接器沿着此方向对齐。在一些实施例中，第一金属线回路、第二金属线回路、第三金属线回路、第四金属线回路、第五金属线回路、第一多个横向连接器以及第二多个横向连接器由相同的材料形成。在一些情况下，当在顶视图中观察时，每一个第一多个横向连接器以及第二多个横向连接器实质上为正方形。在一些实施例中，集成电路芯片还包括第二互连层，第二互连层在第一互连层之上，且包括装置部分以及环部分，第二互连层的装置部分直接地设置在装置区域之上，第二互连层的环部分直接地设置在环区域之上。第二互连层的环部分包括第六金属线回路、第七金属线回路、第八金属线回路、第九金属线回路、第十金属线回路、第三多个横向连接器以及第四多个横向连接器，第六金属线回路完全围绕第二互连层的装置部分，第七金属线回路完全围绕第六金属线回路，第八金属线回路完全围绕第七金属线回路，第九金属线回路完全围绕第八金属线回路，第十金属线回路完全围绕第九金属线回路，第三多个横向连接器夹在第六金属线回路和第七金属线回路之间以及第八金属线回路和第九金属线回路之间，第四多个横向连接器夹在第七金属线回路和第八金属线回路之间以及第九金属线回路和第十金属线回路之间。在一些实施例中，第三多个横向连接器直接地设置在第一多个横向连接器之上。在一些情况下，第四多个横向连接器直接地设置在第二多个横向连接器之上。在一些情况下，第三多个横向连接器非直接地设置在第一多个横向连接器之上。在一些实施例中，第四多个横向连接器非直接地设置在第二多个横向连接器之上。
在另一个示例性实施例，本公开有关于一种集成电路芯片。集成电路芯片包括基材以及互连结构，基材包括装置区域以及围绕装置区域的环区域，互连结构设置在基材之上，且包括装置部分以及环部分，装置部分直接地设置在装置区域之上，环部分直接地设置在环区域之上。互连结构的环部分包括第一组金属层以及在第一组金属层之上的第二组金属层。每一个第一组金属层包括第一多个金属线回路以及多个横向连接器，第一多个金属线回路完全围绕互连结构的装置部分，多个横向连接器夹在第一多个金属线回路的两个相邻的金属线回路之间。每一个第二组金属层包括第二多个金属线回路，完全围绕互连结构的装置部分。每一个第二组金属层没有夹在第二多个金属线回路之间的任何横向连接器。
在一些实施例中，每一个第一多个金属线回路具有小于大约1μm的宽度，且每一个第二多个金属线回路具有大于大约1μm的宽度。在一些实施例中，多个横向连接器中没有一个与第一多个金属线回路的多于两个金属线回路接触。在一些情况下，每一个多个横向连接器的形状实质上为正方形。在一些实施例中，第一组金属层包括5个金属层。在一些情况下，第二组金属层包括4个金属层。
在又一个示例性实施例，本公开有关于一种方法。此方法包括接收包括装置区域以及围绕装置区域的环区域的基材、在基材之上沉积介电层；以及在环区域之上的介电层中形成第一通孔条形环、第二通孔条形环、在第一通孔条形环以及第二通孔条形环之上的多个金属线环以及与多个金属线环交错的多个横向连接器。多个横向连接器沿着第一方向对齐。
在一些实施例中，最里面的金属线环与第一通孔条形环直立地对齐，且最外面的金属线环与第二通孔条形环直立地对齐。在一些实施例中，每一个多个横向连接器沿着第一方向被夹在多个金属线环中的两个之间。在一些情况下，第一通孔条形环、第二通孔条形环、多个金属线环沿着垂直于第一方向的第二方向纵向延伸。
前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面更佳地了解本公开。本技术领域中技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本公开的实用新型构思与范围。在不背离本公开的实用新型构思与范围的前提下，可对本公开进行各种改变、置换或修改。

Claims (10)

1.一种集成电路芯片，其特征在于包括：
一基材，包括一装置区域以及围绕该装置区域的一环区域；以及
一第一互连层，在该基材之上，且包括一装置部分以及一环部分，该装置部分直接地设置在该装置区域之上，该环部分直接地设置在该环区域之上，该第一互连层的该环部分包括：
一第一金属线回路，完全围绕该第一互连层的该装置部分；
一第二金属线回路，完全围绕该第一金属线回路；
一第三金属线回路，完全围绕该第二金属线回路；
一第四金属线回路，完全围绕该第三金属线回路；
一第五金属线回路，完全围绕该第四金属线回路；
第一多个横向连接器，夹在该第一金属线回路和该第二金属线回路之间以及该第三金属线回路和该第四金属线回路之间；以及
第二多个横向连接器，夹在该第二金属线回路和该第三金属线回路之间以及该第四金属线回路和该第五金属线回路之间。
2.如权利要求1所述的集成电路芯片，其特征在于，该多个第一多个横向连接器沿着一方向对齐。
3.如权利要求2所述的集成电路芯片，其特征在于，该多个第二多个横向连接器沿着该方向对齐。
4.如权利要求1所述的集成电路芯片，其特征在于，该第一金属线回路、该第二金属线回路、该第三金属线回路、该第四金属线回路、该第五金属线回路、该多个第一多个横向连接器以及该多个第二多个横向连接器由相同的材料形成。
5.如权利要求1所述的集成电路芯片，其特征在于，当在顶视图中观察时，每一个该多个第一多个横向连接器以及该多个第二多个横向连接器实质上为正方形。
6.如权利要求1所述的集成电路芯片，其特征在于，还包括：
一第二互连层，在该第一互连层之上，且包括一装置部分以及一环部分，该第二互连层的该装置部分直接地设置在该装置区域之上，该第二互连层的该环部分直接地设置在该环区域之上，该第二互连层的该环部分包括：
一第六金属线回路，完全围绕该第二互连层的该装置部分；
一第七金属线回路，完全围绕该第六金属线回路；
一第八金属线回路，完全围绕该第七金属线回路；
一第九金属线回路，完全围绕该第八金属线回路；
一第十金属线回路，完全围绕该第九金属线回路；
第三多个横向连接器，夹在该第六金属线回路和该第七金属线回路之间以及该第八金属线回路和该第九金属线回路之间；以及
第四多个横向连接器，夹在该第七金属线回路和该第八金属线回路之间以及该第九金属线回路和该第十金属线回路之间。
7.如权利要求6所述的集成电路芯片，其特征在于，该多个第三多个横向连接器直接地设置在该多个第一多个横向连接器之上。
8.一种集成电路芯片，其特征在于包括：
一基材，包括一装置区域以及围绕该装置区域的一环区域；以及
一互连结构，设置在该基材之上，且包括一装置部分以及一环部分，该装置部分直接地设置在该装置区域之上，该环部分直接地设置在该环区域之上，该互连结构的该环部分包括一第一组金属层以及在该第一组金属层之上的一第二组金属层，
其中，每一个该第一组金属层包括：
第一多个金属线回路，完全围绕该互连结构的该装置部分；以及
多个横向连接器，夹在该多个第一多个金属线回路的两个相邻的金属线回路之间，
其中，每一个该第二组金属层包括第二多个金属线回路，完全围绕该互连结构的该装置部分，
其中，每一个该第二组金属层没有夹在该多个第二多个金属线回路之间的任何横向连接器。
9.如权利要求8所述的集成电路芯片，其特征在于，
其中，每一个该多个第一多个金属线回路具有小于大约1μm的一宽度，
其中，每一个该多个第二多个金属线回路具有大于大约1μm的一宽度。
10.如权利要求8所述的集成电路芯片，其特征在于，该多个横向连接器中没有一个与该多个第一多个金属线回路的多于两个金属线回路接触。
CN202221993398.XU 2021-08-05 2022-07-29 集成电路芯片 Active CN218333794U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163229904P 2021-08-05 2021-08-05
US63/229,904 2021-08-05
US17/716,444 2022-04-08
US17/716,444 US20230043166A1 (en) 2021-08-05 2022-04-08 Seal ring reinforcement

Publications (1)

Publication Number Publication Date
CN218333794U true CN218333794U (zh) 2023-01-17

Family

ID=84871831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221993398.XU Active CN218333794U (zh) 2021-08-05 2022-07-29 集成电路芯片

Country Status (3)

Country Link
US (1) US20230043166A1 (zh)
CN (1) CN218333794U (zh)
TW (1) TWI822189B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728338B2 (en) * 2021-07-09 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Seal structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070087067A1 (en) * 2005-10-18 2007-04-19 Yuan Yuan Semiconductor die having a protective periphery region and method for forming
US8338917B2 (en) * 2010-08-13 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple seal ring structure
US9627332B1 (en) * 2016-02-05 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit structure and seal ring structure
US10438902B2 (en) * 2017-09-07 2019-10-08 Globalfoundries Inc. Arc-resistant crackstop

Also Published As

Publication number Publication date
TWI822189B (zh) 2023-11-11
TW202316575A (zh) 2023-04-16
US20230043166A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
US11855094B2 (en) FinFET devices with dummy fins having multiple dielectric layers
US11404558B2 (en) Semiconductor device and a method for fabricating the same
CN109427672A (zh) 半导体器件的制造方法及半导体器件
US11195930B1 (en) Semiconductor devices with backside power rail and methods of fabrication thereof
CN106409680A (zh) 包括鳍结构的半导体器件及其制造方法
US11756997B2 (en) Semiconductor structure and method for forming the same
CN218333794U (zh) 集成电路芯片
CN107785281A (zh) 半导体器件及其制造方法
US11600528B2 (en) Semiconductor structure and method for forming the same
US20230260900A1 (en) Interconnect structures and methods of fabrication thereof
CN218333806U (zh) 半导体结构
TWI814378B (zh) 積體電路晶片
CN113471169A (zh) 半导体元件的结构
US11728338B2 (en) Seal structures
US20230397502A1 (en) Seal structures
US20230197640A1 (en) Seal Ring Structures
TWI844126B (zh) 積體電路晶片及角落應力釋放結構
US11942478B2 (en) Semiconductor device structure and methods of forming the same
US20230040287A1 (en) Seal ring patterns
US20230369127A1 (en) Semiconductor structure and method for forming the same
US20230034360A1 (en) Semiconductor structure and method for forming the same
US20230395655A1 (en) Semiconductor device and method of forming the same
TW202347510A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant