CN218332236U - 阵列基板及显示面板 - Google Patents

Abstract

本申请涉及一种阵列基板及显示面板。该阵列基板的每个子像素包括沿列方向依次分布的像素区和器件区，像素区包括像素电极，像素电极的周侧边缘设置有第一公共电极，器件区设置有薄膜晶体管和沿行方向延伸的扫描线，还包括呈网状排布的连接走线，连接走线包括位于器件区的遮光走线，遮光走线通过第一过孔与相邻的第一公共电极电连接，且遮光走线在衬底基板上的正投影与扫描线在衬底基板上的正投影互不交叠。本申请可以有效改善液晶显示面板因成盒对准偏差或者敲击使阵列基板与彩膜基板发生偏移引起的漏光现象，进而提升显示面板的显示品质。

Description

阵列基板及显示面板

技术领域

本申请涉及显示技术领域，特别是涉及一种阵列基板及显示面板。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor-LCD，简称TFT-LCD)包括相对设置的阵列基板、彩膜基板以及位于阵列基板和彩膜基板之间的液晶层。其中，阵列基板包括相互交叉设置的数据线和扫描线，以限定阵列分布的多个子像素。子像素的边缘设置的公共电极AVCOM与像素电极之间形成存储电容，确保子像素在薄膜晶体管处于关闭状态时画面正常显示，同时由于AVCOM信号与彩膜基板上的第一公共电极CVCOM信号的电压相同，可以屏蔽子像素边缘的不规律电场，避免液晶分子导向紊乱出现暗纹，故AVCOM公共电极的稳定性对于整个显示面板的显示品质至关重要。

液晶显示器工作时，由于扫描线处电场比较复杂，液晶导向紊乱很容易漏光，在阵列基板的扫描线对应的彩膜基板处设置有黑矩阵(Black Matrix，简称BM)，当阵列基板与彩膜基板成盒对准时，由于扫描线处有BM遮蔽不会出现漏光。但是当阵列基板与彩膜基板之间的对准精度有偏差或者当显示面板受到敲击时，阵列基板与彩膜基板之间容易发生错位，BM无法完全把扫描线处的背面光遮住，发生严重的暗态漏光，严重影响产品品质。

实用新型内容

本申请的目的在于提供一种阵列基板及显示面板，其可以有效改善液晶显示面板因成盒对准偏差或者敲击使阵列基板与彩膜基板发生偏移引起的暗态漏光现象，进而提升显示面板的显示品质。

第一方面，本申请实施例提出了一种阵列基板，包括衬底基板和位于衬底基板上呈阵列分布的多个像素单元，每个像素单元包括多个子像素，每个子像素包括沿列方向依次分布的像素区和器件区，像素区包括像素电极，像素电极的周侧边缘设置有第一公共电极，器件区设置有薄膜晶体管和沿行方向延伸的扫描线，还包括呈网状排布的连接走线，连接走线包括位于器件区的遮光走线；遮光走线通过第一过孔与相邻的第一公共电极电连接，遮光走线在衬底基板上的正投影与扫描线在衬底基板上的正投影互不交叠。

在一种可能的实施方式中，第一公共电极包括朝向扫描线凸出的凸部，第一过孔在衬底基板上的正投影与凸部在衬底基板上的正投影至少部分重叠。

在一种可能的实施方式中，遮光走线包括相互连接的第一遮光部和第二遮光部，第一遮光部倾斜设置并与第一过孔电连接，第二遮光部沿相邻的第一公共电极的边缘延伸。

在一种可能的实施方式中，遮光走线与像素电极之间的距离大于或者等于5μm。

在一种可能的实施方式中，遮光走线对称设置于第二连接走线的两端。

在一种可能的实施方式中，连接走线还包括位于至少一个子像素的器件区的第二连接走线，第二连接走线沿列方向延伸，第二连接走线的两端分别通过第一过孔与相邻两行子像素的第一公共电极电连接。

在一种可能的实施方式中，连接走线还包括位于每个子像素的像素区靠近器件区的一侧的第一连接走线，第一连接走线沿行方向延伸，用于将相邻两列子像素的第一公共电极电连接。

在一种可能的实施方式中，阵列基板还包括依次形成于衬底基板上的第一金属层、栅绝缘层、第二金属层、层间绝缘层和透明导电层，薄膜晶体管的栅极、第一连接走线、第一公共电极和扫描线位于第一金属层，薄膜晶体管的源极、漏极和数据线位于第二金属层，像素电极、第二连接走线及遮光走线位于透明导电层，透明导电层与第一金属层之间的各膜层设置有第一过孔。

在一种可能的实施方式中，在器件区，第二连接走线与栅绝缘层之间还设置有半导体层。

第二方面，本申请实施例提出了一种显示面板，包括如前所述的阵列基板；彩膜基板，与阵列基板相对设置；液晶层，设置于阵列基板与彩膜基板之间。

根据本申请实施例的阵列基板及显示面板，通过在阵列基板上设置呈网状排布的连接走线，连接走线包括位于器件区的遮光走线，遮光走线通过第一过孔与相邻的第一公共电极电连接，且遮光走线在衬底基板上的正投影与扫描线在衬底基板上的正投影互不交叠，从而使遮光走线与第一公共电极具有同一信号，进而使遮光走线与对应的彩膜基板一侧的第二公共电极之间不产生压差，可以控制此处的液晶不发生偏转，从而可以有效改善液晶显示面板因成盒对准偏差或者敲击使阵列基板与彩膜基板发生偏移引起的暗态漏光现象，进而提升显示面板的显示品质。

附图说明

下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制，仅用于示意相对位置关系，某些部位的层厚采用了夸大的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。

图1示出本申请实施例提供的显示面板的结构示意图；

图2示出本申请第一实施例提供的阵列基板的俯视结构示意图；

图3示出图2中区域N的放大视图；

图4示出图2中阵列基板沿M-M方向的剖面图；

图5示出本申请第二实施例提供的阵列基板的俯视图。

附图标记说明：

10、衬底基板；PU、像素单元；T、薄膜晶体管；P1、像素区；P2、器件区；C、第一公共电极；C1、凸部；L1、第一连接走线；L2、第二连接走线；L3、遮光走线；X、列方向；Y、行方向；H、第一过孔；L31、第一遮光部L31和；L32、第二遮光部；

11、第一金属层；12、栅极绝缘层；13、半导体层；14、第二金属层；S、源极；Dr、漏极；G、栅极；Data、数据线；S、扫描线；

15、透明导电层；151、像素电极；

100、阵列基板；200、彩膜基板；210、对置基板；220、色阻层；221、黑矩阵；230、第二公共电极；300、液晶层。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本申请造成不必要的模糊；并且，为了清晰，可能夸大了区域结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。

图1示出本申请实施例提供的显示面板的结构示意图。

如图1所示，本申请实施例提供的显示面板，包括阵列基板100、与阵列基板100相对设置的彩膜基板200，以及设置于阵列基板100与彩膜基板200之间的液晶层300。液晶层300包括多个液晶分子，液晶分子通常为棒状，既可以像液体一样流动，又具有某些晶体特征。当液晶分子处于电场中时，其排列方向会根据电场的变化而改变。该显示面板可以应用于计算机、智能电话、手机、汽车导航装置、电子书等显示终端。

阵列基板100的衬底基板10上设置有透明导电层15，包括像素电极151，彩膜基板200包括对置基板210、设置于对置基板210上的色阻层220、黑矩阵(Black Matrix，简称BM)221、以及设置于色阻层220和黑矩阵221上的第二公共电极230。当阵列基板100的薄膜晶体管T通过施加于栅极G的信号而导通时，施加于数据线D的信号被施加于像素电极151。由此，在像素电极151与第二公共电极230之间生成预定强度的电场，施加不同的电压可以改变液晶分子的取向，从而调节光的透射率并显示图像。

如图1所示，液晶显示器工作时，由于扫描线S处电场比较复杂，液晶导向紊乱很容易漏光，在阵列基板100的扫描线S对应的彩膜基板200处设置有BM。当阵列基板100与彩膜基板200成盒对准时，由于扫描线S处有BM遮蔽不会出现漏光。但是当阵列基板100与彩膜基板200之间的对准精度有偏差或者当显示面板受到敲击时，阵列基板100与彩膜基板200之间容易发生错位，BM无法完全把扫描线S处的背面光遮住，发生严重的漏光，严重影响产品品质。

为此，本申请实施例提供的阵列基板及显示面板，其可以有效改善液晶显示面板因成盒对准偏差或者敲击使阵列基板与彩膜基板发生偏移引起的暗态漏光现象，进而提升显示面板的显示品质。下面结合附图对各实施例的具体结构进行说明。

第一实施例

图2示出本申请第一实施例提供的阵列基板的俯视结构示意图。

如图2所示，本申请第一实施例提供的阵列基板，包括衬底基板10和位于衬底基板10上阵列分布的多个像素单元PU，每个像素单元PU包括多个子像素Px，每个子像素Px包括沿列方向X依次分布的像素区P1和器件区P2，像素区P1包括像素电极151，像素电极151的周侧边缘设置有第一公共电极C，器件区P2设置有薄膜晶体管T和沿行方向Y延伸的扫描线S。阵列基板还包括呈网状排布的连接走线，连接走线包括位于器件区P2的遮光走线L3。

遮光走线L3通过第一过孔H与相邻的第一公共电极C电连接，且遮光走线L3在衬底基板10上的正投影与扫描线S在衬底基板10上的正投影互不交叠。

由于遮光走线L3与第一公共电极C电连接且具有同一个信号，故遮光走线L3与彩膜基板一侧的第二公共电极230为同一信号，使得具有第一公共电极C信号的遮光走线L3与彩膜基板一侧的第二公共电极230之间不产生电压差，此处的液晶不发生偏转，因此可以有效改善显示面板因成盒对准偏差或者敲击使阵列基板与彩膜基板发生偏移引起的暗态漏光现象。

另外，每个像素单元PU中的多个子像素Px中只要设置有第一过孔H，均可以设置与第一过孔H电连接的遮光走线L3，从而进一步改善整个显示面板因成盒对准偏差或者敲击使阵列基板与彩膜基板发生偏移引起的暗态漏光现象。

根据本申请实施例的阵列基板及显示面板，通过在阵列基板上设置呈网状排布的连接走线，连接走线包括位于器件区P2的遮光走线L3，遮光走线L3通过第一过孔H与相邻的第一公共电极C电连接，且遮光走线L3在衬底基板上的正投影与扫描线S在衬底基板10上的正投影互不交叠，从而使遮光走线L3与第一公共电极C具有同一信号，进而使遮光走线L3与对应的彩膜基板一侧的第二公共电极230之间不产生压差，可以控制此处的液晶不发生偏转，从而可以有效改善液晶显示面板因成盒对准偏差或者敲击使阵列基板与彩膜基板发生偏移引起的暗态漏光现象，进而提升显示面板的显示品质。

在一些实施例中，第二连接走线L2的两端分别通过第一过孔H与相邻两行的子像素Px的第一公共电极C电连接。第二连接走线L2与第一公共电极C不同层设置，可以减少器件区P2的占用空间，有利于提高像素区P1的开口率。

在一些实施例中，第一公共电极C包括朝向扫描线S凸出的凸部C1，第一过孔H在衬底基板10上的正投影与凸部C1在衬底基板10上的正投影至少部分重叠。第一过孔H分别与相邻两行的子像素Px的第一公共电极C的凸部C1在衬底基板10上的正投影至少部分重叠，可以减小器件区P2的占用空间，有利于提高像素区P1的开口率。

在一些实施例中，遮光走线L3包括相互连接的第一遮光部L31和第二遮光部L32，第一遮光部L31倾斜设置并与第一过孔H电连接，第二遮光部L32沿相邻的第一公共电极C的边缘延伸。

如图2所示，遮光走线L3设置于每个子像素Px中，其包括相互连接的第一遮光部L31和第二遮光部L32，第一遮光部L31倾斜设置并与其中一个第一过孔H电连接，第二遮光部L32沿相邻的第一公共电极C的边缘延伸。遮光走线L3所在的位置为显示面板在成盒对准偏差较大或者受到外力敲击时容易漏光的区域，由于具有第一公共电极C信号的遮光走线L3与彩膜基板一侧的第二公共电极230之间不产生电压差，此处的液晶不发生偏转，因此可以有效改善显示面板因成盒对准偏差或者敲击使阵列基板与彩膜基板发生偏移引起的暗态漏光现象。

图3示出图2中区域N的放大视图。

在一些实施例中，遮光走线L3与像素电极151之间的距离大于或者等于5μm。如图3所示，像素电极151与呈网状排布的连接走线的信号不同，两者之间不能短接。考虑到制程工艺能力，可以限制遮光走线L3与像素电极151之间的距离d大于或者等于5μm。

在一些实施例中，连接走线还包括位于至少一个子像素Px的器件区P2的第二连接走线L2，第二连接走线L2沿列方向延伸，第二连接走线L2的两端分别通过第一过孔H与相邻两行子像素Px的第一公共电极C电连接。

如图2所示，每个像素单元PU包括多个子像素Px，例如红色子像素、绿色子像素和蓝色子像素，第二连接走线L2设置于左侧的例如红色子像素中，其两端分别通过第一过孔H与第一公共电极C的凸部C1电连接。其余两个子像素例如绿色子像素和蓝色子像素也分别设置有第一过孔H。考虑扫描线S的负载不能太重，否则信号延迟容易出现错充等问题，严重影响产品品质，故第二连接走线L2可以仅设置于红色子像素、绿色子像素和蓝色子像素中任一者上，例如红色子像素，以减少第二连接走线L2与扫描线S之间的寄生电容，降低扫描线S的负载。这样，在列方向X上，各个像素单元PU之间的第一公共电极C通过任一子像素Px上设置的第二连接走线L2相互电连接。

另外，每个像素单元PU中不仅设置有第二连接走线L2的子像素Px中还包括遮光走线L3，其余子像素Px只要设置有第一过孔H，也可以包括与第一过孔H电连接的遮光走线L3，从而进一步改善整个显示面板因成盒对准偏差或者敲击使阵列基板与彩膜基板发生偏移引起的暗态漏光现象。

在一些实施例中，连接走线还包括位于每个子像素Px的像素区P1靠近器件区P2的一侧的第一连接走线L1，第一连接走线L1沿行方向Y延伸，用于将相邻两列子像素Px的第一公共电极C电连接。

如图2所示，在行方向Y上，各个像素单元PU之间的第一公共电极C通过第一连接走线L1相互连接。由此，第一连接走线L1沿行方向Y延伸，用于将相邻两列的子像素Px的第一公共电极C电连接；第二连接走线L2沿列方向X延伸，通过第一过孔H将相邻两行的子像素Px的第一公共电极C电连接，由此通过第一连接走线L1和第二连接走线L2可以将整个阵列基板的第一公共电极信号形成网状来确保整个阵列基板的第一公共电极信号的稳定性。

图4示出图2中阵列基板沿M-M方向的剖面图。

如图4所示，阵列基板还包括依次形成于衬底基板10上的第一金属层11、栅绝缘层12、第二金属层13、层间绝缘层14和透明导电层15，薄膜晶体管T的栅极、第一连接走线L1、第一公共电极C和扫描线S位于第一金属层11，薄膜晶体管T的源极、漏极和数据线位于第二金属层13，像素电极151、第二连接走线L2及遮光走线L3位于透明导电层15；透明导电层15与第一金属层11之间的各膜层设置有第一过孔H，第二连接走线L2的两端分别通过第一过孔H与相邻两行的子像素Px的第一公共电极C电连接。

透明导电层15包括位于像素区P1的像素电极，透明导电层15的材质可以为透明的氧化铟锡ITO或氧化铟锌IZO，通过磁控溅射或热蒸发的方法在层间绝缘层14上沉积形成。

在一些实施例中，在器件区P2，第二连接走线L2与栅绝缘层12之间还设置有半导体层。

薄膜晶体管T的半导体层包括有源层和沉积于有源层上的欧姆接触层，有源层可以为氧化物半导体，例如铟镓锌氧化物(IGZO)、铝掺杂的氧化锌(AZO)、氧化铟锌(IZO)、铟镓锌氧化物(IGTO)、氧化锌锡(ZTO)等透明氧化物半导体材料，由磁控溅射方法成膜，并通过湿法工艺刻蚀。有源层还可以为非晶硅层A-Si，欧姆接触层可以为N+型掺杂非晶硅层N+A-Si。

第二连接走线L2与栅绝缘层12之间设置有半导体层14，可以增加第二金属层13与第一金属层11之间的厚度，减小数据线D与第一公共电极C之间的寄生电容，进而降低数据线D的负载。

在一些实施例中，薄膜晶体管T的源极和漏极中的任一者与数据线D电连接，薄膜晶体管T的源极和漏极中的另一者通过位于层间绝缘层14的第二过孔与像素电极151电连接。

第二实施例

图5示出本申请第二实施例提供的阵列基板的俯视图。

如图5所示，本申请第二实施例提供的阵列基板与第一实施例提供的阵列基板结构类似，不同之处在于，遮光走线L3对称设置于第二连接走线L2的两端。

由于显示面板在成盒过程中，阵列基板与彩膜基板之间的对准偏差有可能发生在第二连接走线L2的任一端，或者在任一端敲击显示面板，都有可能会发生暗态漏光问题，如果仅在第二连接走线L2的一端设置遮光走线L3，无法保证所有的显示面板都能解决暗态漏光问题。遮光走线L3对称设置于第二连接走线L2的两端，可以有效改善显示面板因成盒对准偏差或者敲击使阵列基板与彩膜基板发生偏移引起的暗态漏光现象。

可以理解的是，本申请各实施例提供的显示基板的技术方案可以广泛用于各种液晶显示面板，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-PlaneSwitching，平面转换型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-DomainVertical Alignment，多象限垂直配向型)显示面板。

应当容易地理解，应当按照最宽的方式解释本申请中的“在……上”、“在……以上”和“在……之上”，以使得“在……上”不仅意味着“直接处于某物上”，还包括“在某物上”且其间具有中间特征或层的含义，并且“在……以上”或者“在……之上”不仅包括“在某物以上”或“之上”的含义，还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即，直接处于某物上)的含义。

文中使用的术语“衬底基板”是指在其上添加后续材料层的材料。衬底基板本身可以被图案化。添加到衬底基板顶上的材料可以被图案化，或者可以保持不被图案化。此外，衬底基板可以包括宽范围内的一系列材料，例如，硅、锗、砷化镓、磷化铟等。替代地，衬底基板可以由非导电材料(例如，玻璃、塑料或者蓝宝石晶圆等)制成。

文中使用的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于所述连续结构的顶表面和底表面之间或者所述顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。衬底基板可以是层，可以在其中包括一个或多个层，和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(在其内形成触点、互连线和/或第一过孔)以及一个或多个电介质层。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种阵列基板，包括衬底基板和位于所述衬底基板上阵列分布的多个像素单元，每个所述像素单元包括多个子像素，每个所述子像素包括沿列方向依次分布的像素区和器件区，所述像素区包括像素电极，所述像素电极的周侧边缘设置有第一公共电极，所述器件区设置有薄膜晶体管和沿行方向延伸的扫描线，其特征在于，

还包括呈网状排布的连接走线，所述连接走线包括位于所述器件区的遮光走线；所述遮光走线通过第一过孔与相邻的所述第一公共电极电连接，且所述遮光走线在所述衬底基板上的正投影与所述扫描线在所述衬底基板上的正投影互不交叠。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一公共电极包括朝向所述扫描线凸出的凸部，所述第一过孔在所述衬底基板上的正投影与所述凸部在所述衬底基板上的正投影至少部分重叠。

3.根据权利要求2所述的阵列基板，其特征在于，所述遮光走线包括相互连接的第一遮光部和第二遮光部，所述第一遮光部倾斜设置并与所述第一过孔电连接，所述第二遮光部沿相邻的第一公共电极的边缘延伸。

4.根据权利要求1所述的阵列基板，其特征在于，所述遮光走线与所述像素电极之间的距离大于或者等于5μm。

5.根据权利要求1所述的阵列基板，其特征在于，所述连接走线还包括位于至少一个所述子像素的所述器件区的第二连接走线，所述第二连接走线沿列方向延伸，所述第二连接走线的两端分别通过所述第一过孔与相邻两行所述子像素的所述第一公共电极电连接。

6.根据权利要求5所述的阵列基板，其特征在于，所述遮光走线对称设置于所述第二连接走线的两端。

7.根据权利要求5所述的阵列基板，其特征在于，所述连接走线还包括位于每个所述子像素的所述像素区靠近所述器件区的一侧的第一连接走线，所述第一连接走线沿行方向延伸，用于将相邻两列所述子像素的所述第一公共电极电连接。

8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括依次形成于所述衬底基板上的第一金属层、栅绝缘层、第二金属层、层间绝缘层和透明导电层，所述薄膜晶体管的栅极、所述第一连接走线、所述第一公共电极和所述扫描线位于所述第一金属层，所述薄膜晶体管的源极、漏极和数据线位于所述第二金属层，所述像素电极、所述第二连接走线及所述遮光走线位于所述透明导电层，所述透明导电层与所述第一金属层之间的各膜层设置有所述第一过孔。

9.根据权利要求8所述的阵列基板，其特征在于，在所述器件区，所述第二连接走线与所述栅绝缘层之间还设置有半导体层。

10.一种显示面板，其特征在于，包括：

如权利要求1至9任一项所述的阵列基板；

彩膜基板，与所述阵列基板相对设置；以及

液晶层，设置于所述阵列基板与所述彩膜基板之间。

Images