CN218068514U - 阵列基板及显示面板 - Google Patents

Abstract

本申请涉及一种阵列基板及显示面板。该阵列基板包括衬底基板和位于衬底基板上呈阵列分布的多个像素单元，每个像素单元包括多个子像素，每个子像素包括沿列方向依次分布的像素区和器件区，器件区设置有薄膜晶体管、沿列方向延伸的数据线、沿行方向延伸的扫描线，像素区的周侧边缘设置有公共电极，其中，至少部分像素单元的至少一个子像素还包括位于器件区的连通走线，且连通走线在衬底基板上的正投影与数据线在衬底基板上的正投影互不交叠，连通走线用于将相邻两行子像素的公共电极电连接。本申请可以减小数据线与公共电极之间的寄生电容，降低数据线的负载，提升显示面板的显示效果。

Description

阵列基板及显示面板

技术领域

本申请涉及显示技术领域，特别是涉及一种阵列基板及显示面板。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor-LCD，简称TFT-LCD)包括相对设置的阵列基板、彩膜基板以及位于阵列基板和彩膜基板之间的液晶层。其中，阵列基板包括相互交叉设置的数据线和扫描线，以限定阵列分布的多个子像素。子像素的边缘设置的公共电极AVCOM与像素电极之间形成存储电容，确保子像素在薄膜晶体管处于关闭状态时画面正常显示，同时由于AVCOM信号与彩膜基板上的公共电极CVCOM信号的电压相同，可以屏蔽子像素边缘的不规律电场，避免液晶分子导向紊乱出现暗纹，故AVCOM公共电极的稳定性对于整个显示面板的显示品质至关重要。

一般AVCOM公共电极沿平行于扫描线的方向延伸，每一行各子像素的公共电极AVCOM相互电连接。由于公共电极AVCOM与数据线交叠，容易产生寄生电容，增大了数据线的负载，容易出现信号错充等问题，影响显示器的显示效果。随着液晶显示产品的刷新频率越来越高，降低数据线负载的需求越来越迫切。

实用新型内容

本申请的目的在于提供一种阵列基板及显示面板，其可以减小数据线与公共电极之间的寄生电容，降低数据线的负载，提升显示面板的显示效果。

第一方面，本申请实施例提出了一种阵列基板，包括衬底基板和位于衬底基板上呈阵列分布的多个像素单元，每个像素单元包括多个子像素，每个子像素包括沿列方向依次分布的像素区和器件区，器件区设置有薄膜晶体管、沿列方向延伸的数据线、沿行方向延伸的扫描线，像素区的周侧边缘设置有公共电极，其中，至少部分像素单元的至少一个子像素还包括位于器件区的连通走线，且连通走线在衬底基板上的正投影与数据线在衬底基板上的正投影互不交叠，连通走线用于将相邻两行子像素的公共电极电连接。

在一种可能的实施方式中，多个像素单元包括沿行方向交错设置的第一像素单元和第二像素单元，第一像素单元的至少一个子像素的器件区设置有连通走线。

在一种可能的实施方式中，像素单元包括红色子像素、绿色子像素和蓝色子像素，连通走线至少位于红色子像素的器件区。

在一种可能的实施方式中，在器件区，连通走线平行于数据线设置。

在一种可能的实施方式中，阵列基板还包括依次形成于衬底基板上的第一金属层、栅绝缘层和第二金属层，薄膜晶体管的栅极、公共电极和扫描线位于第一金属层，薄膜晶体管的源极和漏极、数据线和连通走线位于第二金属层，栅绝缘层设置有第一过孔，连通走线通过第一过孔与公共电极电连接。

在一种可能的实施方式中，阵列基板还包括依次形成于衬底基板上的第一金属层、栅绝缘层和第二金属层，薄膜晶体管的栅极和扫描线位于第一金属层，薄膜晶体管的源极和漏极、公共电极和连通走线均位于第二金属层，且连通走线与对应的公共电极电连接。

在一种可能的实施方式中，在器件区，连通走线与栅绝缘层之间还设置有半导体层。

在一种可能的实施方式中，阵列基板还包括位于第二金属层背离衬底基板一侧的层间绝缘层、位于层间绝缘层背离衬底基板一侧的导电层，导电层包括位于像素区的像素电极，且像素电极与公共电极之间形成存储电容。

第二方面，本申请实施例提出了一种显示面板，包括如前所述的阵列基板。

根据本申请实施例的阵列基板及显示面板，通过在至少部分像素单元的至少一个子像素的器件区设置连通走线，且连通走线在衬底基板上的正投影与数据线在衬底基板上的正投影互不交叠，通过该连通走线可以将相邻两行子像素的公共电极电连接，从而可以减小数据线与公共电极之间的寄生电容，降低数据线的负载，提升显示面板的显示效果。

附图说明

下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制，仅用于示意相对位置关系，某些部位的层厚采用了夸大的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。

图1示出相关技术中的阵列基板的俯视结构示意图；

图2示出本申请第一实施例提供的阵列基板的俯视结构示意图

图3示出图2中阵列基板沿M-M方向的剖面图；

图4示出本申请第二实施例提供的阵列基板沿M-M方向的剖面图；

图5示出本申请第三实施例提供的阵列基板的俯视结构示意图；

图6示出图5中阵列基板沿N-N方向的剖面图；

图7示出本申请第四实施例提供的阵列基板沿N-N方向的剖面图；

图8示出本申请实施例提供的显示面板的结构示意图。

附图标记说明：

10、衬底基板；11、第一金属层；12、栅绝缘层；13、第二金属层；14、半导体层；L、连通走线；D、数据线；S、扫描线；16、像素电极；C、公共电极；H、第一过孔；

100、阵列基板；P、像素单元；Px、子像素；P1、像素区；P2、器件区；

200、彩膜基板；201、彩膜衬底；202、公共电极；300、液晶层。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本申请造成不必要的模糊；并且，为了清晰，可能夸大了区域结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。

图1示出相关技术中的阵列基板的俯视结构示意图。

如图1所示，相关技术中，液晶显示面板的阵列基板的公共电极C沿平行于扫描线S的方向延伸，每一行各子像素的公共电极C相互电连接。由于公共电极C与数据线D交叠，容易产生寄生电容，增大了数据线D的负载，容易出现信号错充等问题，影响显示器的显示效果。随着液晶显示产品的刷新频率越来越高，降低数据线D负载的需求越来越迫切。

为此，本申请实施例提供的阵列基板及显示面板，其可以减小信号线与公共电极线的寄生电容，降低数据线的负载，提升显示面板的显示效果。下面结合附图对各实施例的具体结构进行说明。

第一实施例

图2示出本申请第一实施例提供的阵列基板的俯视结构示意图。

如图2所示，本申请第一实施例提供的阵列基板包括衬底基板10和位于衬底基板10上呈阵列分布的多个像素单元P，每个像素单元P包括多个子像素Px，每个子像素Px包括沿列方向依次分布的像素区P1和器件区P2，器件区P2设置有薄膜晶体管T、沿列方向延伸的数据线D、沿行方向延伸的扫描线S，像素区P1的周侧边缘设置有公共电极C。

其中，至少部分像素单元P的至少一个子像素Px还包括位于器件区P2的连通走线L，且连通走线L在衬底基板10上的正投影与数据线D在衬底基板10上的正投影互不交叠，连通走线L用于将相邻两行子像素Px的公共电极C电连接。

如图2所示，一个像素单元P包括三个子像素Px，相邻两行子像素Px的公共电极C通过连通走线L相互电连接，使得各个像素单元P的公共电极C在列方向上相互连接在一起，且连通走线L在衬底基板10上的正投影与数据线D在衬底基板10上的正投影互不交叠，与相关技术中各个像素单元P的公共电极C在水平方向上相互连接、使得公共电极C与数据线D交叠相比，可以减小公共电极C与数据线D之间的寄生电容，进而减小数据线D的负载，避免出现信号错充等问题，有利于提升显示面板的显示效果。

根据本申请实施例的阵列基板，通过在至少部分像素单元P的至少一个子像素Px的器件区P2设置连通走线L，且连通走线L在衬底基板10上的正投影与数据线D在衬底基板10上的正投影互不交叠，通过该连通走线L可以将相邻两行子像素Px的公共电极C电连接，从而可以减小数据线D与公共电极线C之间的寄生电容，降低数据线D的负载，提升显示面板的显示效果

在一些实施例中，多个像素单元P包括沿行方向交错设置的第一像素单元P和第二像素单元P，第一像素单元P的至少一个子像素Px的器件区P2设置有连通走线L。

阵列基板的多个公共电极C可以部分沿列方向相互电连接，也可以全部沿列方向相互电连接，在非显示区通过走线将列方向电连接的公共电极C沿行方向相互电连接，从而将多个公共电极C之间相互电连接。当连通走线L交错设置于相邻的两个像素单元P的至少一个子像素Px的器件区P2内时，可以在减少线路复杂性的同时，使整个显示面内的阻抗均匀分布，提高显示的均匀性。

在一些实施例中，像素单元P包括红色子像素、绿色子像素和蓝色子像素，连通走线L至少位于红色子像素的器件区P2。由于红色子像素的使用寿命相对较长，将连通走线L至少设置于红色子像素的器件区P2，可以提高显示面板的整体使用寿命。当然，连通走线L还可以设置于绿色子像素和蓝色子像素的器件区P2，根据具体的设计需求而定，不再赘述。

在一些实施例中，在器件区P2，连通走线L平行于数据线D设置。如图2所示，器件区P2设置有薄膜晶体管T和连通走线L，薄膜晶体管T与其中一条数据线D相邻设置，连通走线L与另一条数据线D相邻设置，且连通走线L平行于该数据线D设置，如此可以减小器件区P2的整体布线空间，提高开口率。

图3示出图2中阵列基板沿M-M方向的剖面图。

在一些实施例中，阵列基板还包括依次形成于衬底基板10上的第一金属层11、栅绝缘层12和第二金属层13，薄膜晶体管T的栅极、公共电极C和扫描线S位于第一金属层11，薄膜晶体管T的源极和漏极、数据线D和连通走线L位于第二金属层13，栅绝缘层12设置有第一过孔H，连通走线L通过第一过孔H与公共电极C电连接。

如图2和图3所示，连通走线L与数据线D共同形成于第二金属层13上，并通过连通走线L两端的两个第一过孔H将相邻两行子像素Px的公共电极C电连接，且连通走线L在衬底基板10上的正投影与数据线D在衬底基板10上的正投影互不交叠，可以减小甚至避免二者之间产生寄生电容，使得阵列基板的所有数据线D的负载减少20～30％，有利于提升显示面板的显示效果。

在一些实施例中，阵列基板还包括位于第二金属层13背离衬底基板10一侧的层间绝缘层、位于层间绝缘层背离衬底基板10一侧的导电层，导电层包括位于像素区P1的像素电极，且像素电极与公共电极C之间形成存储电容。导电层的材质可以为透明的氧化铟锡ITO或氧化铟锌IZO，通过磁控溅射或热蒸发的方法在层间绝缘层上沉积形成。

进一步地，薄膜晶体管T的源极和漏极中的任一者与数据线D电连接，薄膜晶体管T的源极和漏极中的另一者通过位于层间绝缘层的第二过孔与像素电极电连接。

第二实施例

图4示出本申请第二实施例提供的阵列基板沿M-M方向的剖面图。

如图4所示，本申请第二实施例提供的阵列基板与第一实施例提供的阵列基板结构类似，不同之处在于，在器件区P2，连通走线L与栅绝缘层12之间还设置有半导体层14。

薄膜晶体管T的半导体层14包括有源层和沉积于有源层上的欧姆接触层，有源层可以为氧化物半导体，例如铟镓锌氧化物(IGZO)、铝掺杂的氧化锌(AZO)、氧化铟锌(IZO)、铟镓锌氧化物(IGTO)、氧化锌锡(ZTO)等透明氧化物半导体材料，由磁控溅射方法成膜，并通过湿法工艺刻蚀。有源层还可以为非晶硅层A-Si，欧姆接触层可以为N⁺型掺杂非晶硅层N⁺A-Si。

连通走线L与栅绝缘层12之间设置有半导体层14，可以增加第二金属层13与第一金属层11之间的厚度，进一步减小数据线D与公共电极C之间寄生电容，进而降低数据线D的负载。

第三实施例

图5示出本申请第三实施例提供的阵列基板的俯视结构示意图；图6示出图5中阵列基板沿N-N方向的剖面图。

如图5和图6所示，本申请第三实施例提供的阵列基板与第一实施例提供的阵列基板结构类似，不同之处在于，公共电极C和连通走线L均位于第二金属层13。

具体来说，阵列基板包括依次形成于衬底基板10上的第一金属层11、栅绝缘层12和第二金属层13，薄膜晶体管T的栅极和扫描线S位于第一金属层11，薄膜晶体管T的源极和漏极、公共电极C和连通走线L均位于第二金属层13，且连通走线L与对应的公共电极C电连接。

由于公共电极C和连通走线L均位于第二金属层13，可以省略第一过孔H，可以进一步减小器件区P2的占用空间，简化制备工艺，降低制作成本。

第四实施例

图7示出本申请第四实施例提供的阵列基板沿N-N方向的剖面图。

如图7所示，本申请第四实施例提供的阵列基板与第三实施例提供的阵列基板结构类似，不同之处在于，在器件区P2，连通走线L与栅绝缘层12之间还设置有半导体层14。

薄膜晶体管T的半导体层14包括有源层和沉积于有源层上的欧姆接触层，有源层可以为氧化物半导体，例如铟镓锌氧化物(IGZO)、铝掺杂的氧化锌(AZO)、氧化铟锌(IZO)、铟镓锌氧化物(IGTO)、氧化锌锡(ZTO)等透明氧化物半导体材料，由磁控溅射方法成膜，并通过湿法工艺刻蚀。有源层还可以为非晶硅层A-Si，欧姆接触层可以为N⁺型掺杂非晶硅层N⁺A-Si。

连通走线L与栅绝缘层12之间设置有半导体层14，可以增加第二金属层13与第一金属层11之间的厚度，进一步减小数据线D与公共电极C之间寄生电容，进而降低数据线D的负载。

另外，本申请实施例还提供一种显示面板，包括阵列基板100、与阵列基板100相对设置的彩膜基板200，以及设置于阵列基板100与彩膜基板200之间的液晶层300，其中，阵列基板100为如前所述的阵列基板。

液晶层300包括多个液晶分子，液晶分子通常为棒状，既可以像液体一样流动，又具有某些晶体特征。当液晶分子处于电场中时，其排列方向会根据电场的变化而改变。

阵列基板100的衬底基板10上设置有透明的导电层，即像素电极16，彩膜基板200包括彩膜衬底201、设置于彩膜衬底201上的公共电极202，当阵列基板100的薄膜晶体管T通过施加于栅极S的信号而导通时，施加于数据线D的信号被施加于像素电极16。由此，在像素电极16与公共电极202之间生成预定强度的电场，施加不同的电压可以改变液晶分子的取向，从而调节光的透射率并显示图像。

可以理解的是，本申请各实施例提供的显示基板的技术方案可以广泛用于各种液晶显示面板，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-PlaneSwitching，平面转换型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-DomainVertical Alignment，多象限垂直配向型)显示面板。

应当容易地理解，应当按照最宽的方式解释本申请中的“在……上”、“在……以上”和“在……之上”，以使得“在……上”不仅意味着“直接处于某物上”，还包括“在某物上”且其间具有中间特征或层的含义，并且“在……以上”或者“在……之上”不仅包括“在某物以上”或“之上”的含义，还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即，直接处于某物上)的含义。

文中使用的术语“衬底基板”是指在其上添加后续材料层的材料。衬底基板本身可以被图案化。添加到衬底基板顶上的材料可以被图案化，或者可以保持不被图案化。此外，衬底基板可以包括宽范围内的一系列材料，例如，硅、锗、砷化镓、磷化铟等。替代地，衬底基板可以由非导电材料(例如，玻璃、塑料或者蓝宝石晶圆等)制成。

文中使用的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于所述连续结构的顶表面和底表面之间或者所述顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。衬底基板可以是层，可以在其中包括一个或多个层，和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(在其内形成触点、互连线和/或第一过孔)以及一个或多个电介质层。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种阵列基板，包括衬底基板和位于所述衬底基板上呈阵列分布的多个像素单元，每个所述像素单元包括多个子像素，每个所述子像素包括沿列方向依次分布的像素区和器件区，所述器件区设置有薄膜晶体管、沿所述列方向延伸的数据线、沿行方向延伸的扫描线，所述像素区的周侧边缘设置有公共电极，其特征在于，

至少部分所述像素单元的至少一个所述子像素还包括位于所述器件区的连通走线，且所述连通走线在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影互不交叠，所述连通走线用于将相邻两行所述子像素的所述公共电极电连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述多个像素单元包括沿所述行方向交错设置的第一像素单元和第二像素单元，所述第一像素单元的至少一个所述子像素的所述器件区设置有连通走线。

3.根据权利要求1或2所述的阵列基板，其特征在于，所述像素单元包括红色子像素、绿色子像素和蓝色子像素，所述连通走线至少位于所述红色子像素的所述器件区。

4.根据权利要求1所述的阵列基板，其特征在于，在所述器件区，所述连通走线平行于所述数据线设置。

5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括依次形成于所述衬底基板上的第一金属层、栅绝缘层和第二金属层，所述薄膜晶体管的栅极、所述公共电极和所述扫描线位于所述第一金属层，所述薄膜晶体管的源极、漏极、所述数据线和所述连通走线位于所述第二金属层，所述栅绝缘层设置有第一过孔，所述连通走线通过所述第一过孔与所述公共电极电连接。

6.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括依次形成于所述衬底基板上的第一金属层、栅绝缘层和第二金属层，所述薄膜晶体管的栅极和所述扫描线位于所述第一金属层，所述薄膜晶体管的源极、漏极、所述公共电极和所述连通走线均位于所述第二金属层，且所述连通走线与对应的所述公共电极电连接。

7.根据权利要求5或6所述的阵列基板，其特征在于，在所述器件区，所述连通走线与所述栅绝缘层之间还设置有半导体层。

8.根据权利要求7所述的阵列基板，其特征在于，还包括位于所述第二金属层背离所述衬底基板一侧的层间绝缘层、位于所述层间绝缘层背离所述衬底基板一侧的导电层，所述导电层包括位于所述像素区的像素电极，且所述像素电极与所述公共电极之间形成存储电容。

9.根据权利要求8所述的阵列基板，其特征在于，所述薄膜晶体管的源极和漏极中的任一者与所述数据线电连接，所述薄膜晶体管的源极和漏极中的另一者通过位于所述层间绝缘层的第二过孔与所述像素电极电连接。

10.一种显示面板，其特征在于，包括：如权利要求1至9任一项所述的阵列基板。

Images