CN115831978A - 阵列基板及其制备方法、显示面板 - Google Patents

Abstract

本申请涉及一种阵列基板及其制备方法、显示面板，阵列基板包括衬底基板及依次形成于衬底基板上的第一金属层、栅绝缘层、第二金属层、钝化层及导电层，第一金属层包括薄膜晶体管的栅极和扫描线，第二金属层包括薄膜晶体管的源极和漏极，导电层包括导电电极，漏极通过第一转接孔与导电电极电连接，阵列基板还包括附加金属层及附加绝缘层，位于衬底基板与第一金属层之间，且附加金属层位于衬底基板与附加绝缘层之间，附加金属层包括数据线，数据线与扫描线相互交叉以限定子像素，数据线通过第二转接孔与源极电连接。该阵列基板可以减少数据线的负载，降低显示面板的整体功耗。

Description

阵列基板及其制备方法、显示面板

技术领域

本申请涉及显示技术领域，特别是涉及一种阵列基板及其制备方法、显示面板。

背景技术

目前液晶显示面板的架构通常是第一金属层(M1)作为薄膜晶体管的栅极，第二金属层(M2)作为薄膜晶体管的源漏极及数据线，由此数据线与其上方的公共电极之间存在寄生电容，增加了数据线的负载，从而增加了显示面板的整体功耗。

发明内容

本申请的目的旨在提供一种阵列基板及其制备方法、显示面板，其可以减少数据线的负载，降低显示面板的整体功耗。

第一方面，本申请实施例提出了一种阵列基板，包括衬底基板及依次形成于衬底基板上的第一金属层、栅绝缘层、第二金属层、钝化层及导电层，第一金属层包括薄膜晶体管的栅极和扫描线，第二金属层包括薄膜晶体管的源极和漏极，导电层包括导电电极，漏极通过第一转接孔与导电电极电连接，其中，阵列基板还包括附加金属层及附加绝缘层，位于衬底基板与第一金属层之间，且附加金属层位于衬底基板与附加绝缘层之间，附加金属层包括数据线，数据线与扫描线相互交叉以限定子像素，数据线通过第二转接孔与源极电连接。

在一种可能的实施方式中，第二转接孔对应于源极贯穿栅绝缘层及附加绝缘层设置。

在一种可能的实施方式中，导电层还包括与导电电极间隔且绝缘设置的转接电极，第二转接孔对应于转接电极贯穿钝化层、第二金属层、栅绝缘层及附加绝缘层设置。

在一种可能的实施方式中，第一转接孔贯穿钝化层设置，导电电极为与子像素对应的像素电极或者公共电极。

在一种可能的实施方式中，阵列基板具有显示区和位于显示区一侧的扇形走线区，多条数据线由显示区延伸至扇形走线区，且在扇形走线区，一部分数据线位于附加金属层，另一部分数据线通过第三转接孔跳线至第一金属层和第二金属层，且附加金属层、第一金属层和第二金属层的数据线在衬底基板上的正投影至少部分重叠。

第二方面，本申请实施例提出了一种如前所述的阵列基板的制备方法，包括：在衬底基板上沉积形成附加金属层，刻蚀形成数据线；在附加金属层上形成附加绝缘层；在附加绝缘层上沉积形成第一金属层，刻蚀形成薄膜晶体管的栅极和扫描线，且数据线与扫描线相互交叉以限定子像素；在第一金属层上沉积形成栅绝缘层；在栅绝缘层上沉积形成第二金属层，刻蚀形成薄膜晶体管的源极和漏极；在第二金属层上沉积形成钝化层；在钝化层上沉积形成导电层，刻蚀形成导电电极，其中，漏极通过贯穿钝化层的第一转接孔与导电电极电连接，数据线通过至少贯穿栅绝缘层及附加绝缘层的第二转接孔与源极电连接。

在一种可能的实施方式中，在第一金属层上沉积形成栅绝缘层之后、在栅绝缘层上沉积形成第二金属层之前，制备方法还包括：通过一次刻蚀工艺形成贯穿栅绝缘层及附加绝缘层的第二转接孔，且第二转接孔与薄膜晶体管的源极对应。

在一种可能的实施方式中，在第二金属层上沉积形成钝化层之后，制备方法还包括：通过一次刻蚀工艺形成贯穿钝化层、栅绝缘层及附加绝缘层的第二转接孔；在钝化层上沉积形成导电层，刻蚀形成转接电极，转接电极与第二转接孔对应。

在一种可能的实施方式中，阵列基板具有显示区和位于显示区一侧的扇形走线区，多条数据线由显示区延伸至扇形走线区，在附加绝缘层上沉积形成第一金属层和在栅绝缘层上沉积形成第二金属层还包括：在扇形走线区分别刻蚀形成部分数据线，且部分数据线与形成于附加金属层的数据线通过第三转接孔电连接。

第二方面，本申请实施例提出了一种显示面板，包括：如前所述的阵列基板；对置基板，与阵列基板相对设置；以及液晶层，位于阵列基板与对置基板之间。

根据本申请实施例提供的阵列基板及其制备方法、显示面板，阵列基板包括衬底基板及依次形成于衬底基板上的第一金属层、栅绝缘层、第二金属层、钝化层及导电层，通过在衬底基板与第一金属层之间增加附加金属层及附加绝缘层，并在附加金属层上形成数据线，可以增加数据线与导电层的导电电极之间的距离，进而减小数据线与导电电极之间的耦合电容，减少数据线的负载，降低显示面板的整体功耗。

附图说明

下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制，仅用于示意相对位置关系，某些部位的层厚采用了夸大的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。

图1示出本申请第一实施例提供的阵列基板的局部俯视结构示意图；

图2示出图1沿方向M-M的剖面图；

图3示出图1所示的阵列基板在扇形走线区的结构示意图；

图4示出本申请第二实施例提供的阵列基板沿方向M-M的剖面图；

图5示出本申请第三实施例提供的阵列基板的制备方法的流程框图；

图6示出本申请第四实施例提供的显示面板的结构示意图。

附图标记说明：

1、阵列基板；10、衬底基板；11、第一金属层；12、栅绝缘层；13、第二金属层；14、钝化层；15、导电层；151、导电电极；152、转接电极；16、钝化层；H2、第二转接孔；16、附加金属层；17、附加绝缘层；

Px、子像素；T、薄膜晶体管；S、源极；Dr、漏极；Sc、扫描线；Data、数据线；

2、对置基板；3、液晶层。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本申请造成不必要的模糊；并且，为了清晰，可能夸大了区域结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。

本申请的目的旨在提供一种阵列基板及其制备方法、显示面板，其可以减少数据线的负载，降低显示面板的整体功耗。下面结合附图对各实施例进行详细描述。

第一实施例

图1示出本申请第一实施例提供的阵列基板的局部俯视结构示意图；

图2示出图1沿方向M-M的剖面图。

如图1和图2所示，本申请实施例提供一种阵列基板1，包括衬底基板10及依次形成于衬底基板10上的第一金属层11、栅绝缘层12、第二金属层13、钝化层14及导电层15，第一金属层11包括薄膜晶体管T的栅极和扫描线Sc，第二金属层13包括薄膜晶体管T的源极S和漏极Dr，导电层15包括导电电极151，漏极Dr通过第一转接孔(图中未示出)与导电电极151电连接。

阵列基板还包括位于衬底基板10与第一金属层11之间的附加金属层16及附加绝缘层17，且附加金属层16位于衬底基板10与附加绝缘层17之间，附加金属层16包括数据线Data，数据线Data与扫描线Sc相互交叉以限定子像素Px，数据线Data通过第二转接孔H2与源极S电连接。

第一金属层11包括多个薄膜晶体管T的栅极，第二金属层13包括多个薄膜晶体管T的源极S和漏极Dr，第一金属层11和第二金属层13可以采用诸如钼(Mo)、铌(Nb)、钨(W)、铝(Al)、铬(Cr)、铜(Cu)和银(Ag)中的任一种金属或者至少两种金属的合金形成。

栅绝缘层12可以采用例如氧化硅(SiOx)或者氮化硅(SiNx)形成。栅绝缘层12可以通过层压氧化硅和氮化硅形成。另外，栅绝缘层12可以通过使用氧化铝或氧化钽形成，其厚度一般为200nm～500nm。

本实施例中，在衬底基板10与上增加附加金属层16及附加绝缘层17，且数据线Data形成于附加金属层16，与相关技术相比，数据线Data与导电层15的导电电极151之间总共设置了附加绝缘层17、栅绝缘层12和钝化层14三层绝缘层，使得数据线Data与导电电极151之间的距离增大。由于数据线Data与导电电极151之间的耦合电容与二者之间的距离成反比，故当数据线Data与导电电极151之间的距离增大时，可以减小二者之间的耦合电容，减少数据线的负载，降低显示面板的整体功耗。

根据本申请实施例提供的阵列基板，包括衬底基板10及依次形成于衬底基板10上的第一金属层11、栅绝缘层12、第二金属层13、钝化层14及导电层15，通过在衬底基板10与第一金属层11之间增加附加金属层16及附加绝缘层17，并在附加金属层16上形成数据线Data，可以增加数据线Data与导电层15的导电电极151之间的距离，进而减小数据线Data与导电电极151之间的耦合电容，减少数据线Data的负载，降低显示面板的整体功耗。

在一些实施例中，第二转接孔H2对应于源极Dr贯穿栅绝缘层12及附加绝缘层17设置。在栅绝缘层12制备完成后，可以通过一次刻蚀工艺形成贯穿栅绝缘层12及附加绝缘层17的第二转接孔H2，不必分别制备图案化的栅绝缘层12及附加绝缘层17，提高第二转接孔H2的对准精度。

进一步地，第一转接孔贯穿钝化层14设置，导电电极151为与子像素Px对应的像素电极或者公共电极。

阵列基板1应用于平面转换型(In-Plane Switching，简称IPS)液晶显示面板时，导电电极151可以为像素电极或者公共电极。阵列基板1应用于垂直配向型(VerticalAlignment，简称VA)液晶显示面板时，导电电极151可以为像素电极。薄膜晶体管T的源极S通过贯穿钝化层14的第一转接孔H1与导电电极151电连接，从而为导电电极151提供电压信号。

进一步地，阵列基板1还包括位于栅绝缘层12与第二金属层13之间的有源层，有源层可以采用例如IGZO的氧化物半导体制成，也可以采用非晶硅a-Si制成，有源层可以采用磁控溅射的方法制作，并通过光刻方法进行图形化。

图3示出图1所示的阵列基板在扇形走线区的结构示意图。

在一些实施例中，阵列基板1具有显示区AA和位于显示区AA一侧的扇形走线区FA，多条数据线Data由显示区AA延伸至扇形走线区FA，且在扇形走线区FA，一部分数据线Data位于附加金属层16，另一部分数据线Data通过第三转接孔(图中未示出)跳线至第一金属层11和/或第二金属层13，且附加金属层16、第一金属层11和第二金属层13的数据线Data在衬底基板10上的正投影至少部分重叠。

如图3所示，阵列基板1在扇形走线区FA形成有具有折弯的多条数据线Data。相关技术中，数据线Data在扇形走线区FA一般仅设置于第一金属层11和第二金属层13，而本实施例中，可以将数据线Data分三层布置，其中一部分数据线Data位于附加金属层16，另一部分数据线Data通过第三转接孔(图中未示出)跳线至第一金属层11和第二金属层13，在保持相同的分辨率、数据线Data的总数不变的情况下，可以极大地减少扇形走线区FA的布线空间，实现窄边框设计。

进一步地，附加金属层16、第一金属层11和第二金属层13的数据线Data在衬底基板10上的正投影至少部分重叠。例如，当数据线Data的数量为3的整数倍时，附加金属层16、第一金属层11和第二金属层13的数据线Data在衬底基板10上的正投影完全重叠。当数据线Data的数量为3的整数倍且余出1条或者2条时，余出的1条或者2条数据线Data可以布置于附加金属层16、第一金属层11和第二金属层13中的任一者或者两者，进一步减少扇形走线区FA的布线空间，实现窄边框设计。

以5.9英寸的显示产品为例，相关技术中在扇形走线区FA使用第一金属层11和第二金属层13布置数据线Data，扇形走线区FA的宽度约为750μm。本实施例中，在扇形走线区FA使用三层金属层布置数据线Data，扇形走线区FA的宽度可以为40μm左右，扇形走线区FA的宽度可以减少约710μm的距离，从而可以实现更窄的下边框设计。

第二实施例

图4示出本申请第二实施例提供的阵列基板沿方向M-M的剖面图。

如图4所示，本申请第二实施例提供的阵列基板，其与第一实施例提供的阵列基板结构类似，不同之处在于，第二转接孔H2贯穿钝化层14、栅绝缘层12及附加绝缘层17设计，可以减少一道光罩制程，降低制作成本。

具体来说，导电层15还包括与导电电极151间隔且绝缘设置的转接电极152，第二转接孔H2对应于转接电极152贯穿钝化层14、第二金属层13、栅绝缘层12及附加绝缘层17设置。

钝化层14和栅绝缘层12可以采用相同的材质一次成型。第二转接孔H2可以在钝化层14制备完成后，通过刻蚀工艺直接贯穿钝化层14、第二金属层13、栅绝缘层12及附加绝缘层17形成，导电层15的转接电极152可以将附加金属层16中的数据线Data与第二金属层13中的漏极Dr电连接。与第一实施例相比，可以减少单独制作钝化层14的一道光罩制程，降低制作成本。

第三实施例

图5示出本申请第三实施例提供的阵列基板的制备方法的流程框图。

如图5所示，本申请第三实施例提供的阵列基板的制备方法包括如下步骤S1～S7，具体如下：

步骤S1：在衬底基板10上沉积形成附加金属层16，刻蚀形成数据线Data；

步骤S2：在附加金属层16上形成附加绝缘层17；

步骤S3：在附加绝缘层17上沉积形成第一金属层11，刻蚀形成薄膜晶体管T的栅极和扫描线Sc，且数据线Data与扫描线Sc相互交叉以限定子像素Px；

步骤S4：在第一金属层11上沉积形成栅绝缘层12；

步骤S5：在栅绝缘层12上沉积形成第二金属层13，刻蚀形成薄膜晶体管T的源极S和漏极Dr；

步骤S6：在第二金属层13上沉积形成钝化层14；

步骤S7：在钝化层14上沉积形成导电层15，刻蚀形成导电电极151，其中，漏极Dr通过贯穿钝化层14的第一转接孔H1与导电电极151电连接，数据线Data通过至少贯穿栅绝缘层12及附加绝缘层17的第二转接孔H2与源极S电连接。

进一步地，对于本申请第一实施例提供的阵列基板1，在步骤S4之后、步骤S5之前，即在第一金属层11上沉积形成栅绝缘层12之后、在栅绝缘层12上沉积形成第二金属层13之前，制备方法还包括：

步骤S40：通过一次刻蚀工艺形成贯穿栅绝缘层12及附加绝缘层17的第二转接孔H2，且第二转接孔H2与薄膜晶体管T的源极S对应。

进一步地，对于本申请第二实施例提供的阵列基板1，在步骤S6之后，即在第二金属层13上沉积形成钝化层14之后，制备方法还包括：

步骤S61：通过一次刻蚀工艺形成贯穿钝化层14、栅绝缘层12及附加绝缘层17的第二转接孔H2；

步骤S62：在钝化层14上沉积形成导电层15，刻蚀形成转接电极152，转接电极152与第二转接孔H2对应。

钝化层14和栅绝缘层12可以采用相同的材质一次成型，减少一道光罩制程，降低制作成本。

进一步地，对于本申请第一实施例和第二实施例提供的阵列基板1，其具有显示区AA和位于显示区AA一侧的扇形走线区FA，多条数据线Data由显示区AA延伸至扇形走线区FA。

步骤S3和步骤S5中，即在附加绝缘层17上沉积形成第一金属层11和在栅绝缘层12上沉积形成第二金属层13还包括：

在扇形走线区FA分别刻蚀形成部分数据线Data，且部分数据线Data与形成于附加金属层16的数据线Data通过第三转接孔电连接。也就是说，对于第一实施例提供的阵列基板1来说，附加绝缘层17和栅绝缘层12的图案化设计不仅包括位于显示区AA的第一转接孔和第二转接孔H2，还包括位于扇形走线区Fa的第三转接孔。对于第二实施例提供的阵列基板1来说，附加绝缘层17、栅绝缘层12和钝化层14均包括位于显示区AA的第一转接孔、第二转接孔H2以及位于扇形走线区Fa的第三转接孔。

根据本申请实施例提供的阵列基板的制备方法，通过在衬底基板10与第一金属层11之间增加附加金属层16及附加绝缘层17，并在附加金属层16上形成数据线Data，可以增加数据线Data与导电层15的导电电极151之间的距离，进而减小数据线Data与导电电极151之间的耦合电容，减少数据线Data的负载，降低显示面板的整体功耗。

需要说明的是，本申请中，图案化工艺可以包括光刻工艺，或者包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等工艺，可以根据本申请中所形成的结构选择相应的图案化工艺。

第四实施例

图6示出本申请第四实施例提供的显示面板的结构示意图。

如图6所示，本申请第四实施例提供的显示面板，包括如前所述的任一种阵列基板1、与阵列基板1相对设置的对接基板2和设置于阵列基板1与对接基板2之间的液晶层3。液晶层3包括多个液晶分子，液晶分子通常为棒状，既可以像液体一样流动，又具有某些晶体特征。当液晶分子处于电场中时，其排列方向会根据电场的变化而改变。

本申请中的显示面板可以为平面转换型(In-Plane Switching，简称IPS)液晶显示面板，其采用水平转换技术改变液晶分子颗粒的排列方式，加快了液晶分子的偏转速度，保证在抖动时画面清晰度还能有超强的表现力，消除了传统液晶显示面板在受到外界压力和摇晃时会出现模糊及水纹扩散现象。由于液晶分子在平面内旋转，故IPS显示面板天生就拥有相当好的可视角度表现。

由于液晶显示面板为非发射型光接收元件，需要通过设置于其背光面一侧的背光模组提供光源。IPS液晶显示面板通过在阵列基板1的像素电极151和公共电极上施加驱动电压来控制液晶层3的液晶分子的旋转，以将背光模组提供的光线折射出来产生画面。为了显示彩色画面，通常在阵列基板1上制备出薄膜晶体管阵列，用于驱动液晶分子的旋转，控制每个子像素Px的显示。

该显示面板例如可以实现为电子书、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可以理解的是，本申请各实施例提供的阵列基板1的技术方案还可以广泛用于各种液晶显示面板，如TN(Twisted Nematic，扭曲向列型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-Domain Vertical Alignment，多象限垂直配向型)显示面板。

应当容易地理解，应当按照最宽的方式解释本申请中的“在……上”、“在……以上”和“在……之上”，以使得“在……上”不仅意味着“直接处于某物上”，还包括“在某物上”且其间具有中间特征或层的含义，并且“在……以上”或者“在……之上”不仅包括“在某物以上”或“之上”的含义，还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即，直接处于某物上)的含义。

文中使用的术语“衬底基板”是指在其上添加后续材料层的材料。衬底基板本身可以被图案化。添加到衬底基板顶上的材料可以被图案化，或者可以保持不被图案化。此外，衬底基板可以包括宽范围内的一系列材料，例如，硅、锗、砷化镓、磷化铟等。替代地，衬底基板可以由非导电材料(例如，玻璃、塑料或者蓝宝石晶圆等)制成。

文中使用的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于所述连续结构的顶表面和底表面之间或者所述顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。衬底基板可以是层，可以在其中包括一个或多个层，和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(在其内形成触点、互连线和/或过孔)以及一个或多个电介质层。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种阵列基板，包括衬底基板及依次形成于所述衬底基板上的第一金属层、栅绝缘层、第二金属层、钝化层及导电层，所述第一金属层包括薄膜晶体管的栅极和扫描线，所述第二金属层包括薄膜晶体管的源极和漏极，所述导电层包括导电电极，所述漏极通过第一转接孔与所述导电电极电连接，其特征在于，所述阵列基板还包括：

附加金属层及附加绝缘层，位于所述衬底基板与所述第一金属层之间，且所述附加金属层位于所述衬底基板与所述附加绝缘层之间，所述附加金属层包括数据线，所述数据线与所述扫描线相互交叉以限定子像素，所述数据线通过第二转接孔与所述源极电连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述第二转接孔对应于所述源极贯穿所述栅绝缘层及所述附加绝缘层设置。

3.根据权利要求1所述的阵列基板，其特征在于，所述导电层还包括与所述导电电极间隔且绝缘设置的转接电极，所述第二转接孔对应于所述转接电极贯穿所述钝化层、所述第二金属层、所述栅绝缘层及所述附加绝缘层设置。

4.根据权利要求1所述的阵列基板，其特征在于，所述第一转接孔贯穿所述钝化层设置，所述导电电极为与所述子像素对应的像素电极或者公共电极。

5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板具有显示区和位于所述显示区一侧的扇形走线区，多条所述数据线由所述显示区延伸至所述扇形走线区，且在所述扇形走线区，一部分所述数据线位于所述附加金属层，另一部分所述数据线通过第三转接孔跳线至所述第一金属层和所述第二金属层，且所述附加金属层、所述第一金属层和所述第二金属层的所述数据线在所述衬底基板上的正投影至少部分重叠。

6.一种如权利要求1至5任一项所述的阵列基板的制备方法，其特征在于，包括：

在衬底基板上沉积形成附加金属层，刻蚀形成数据线；

在所述附加金属层上形成附加绝缘层；

在所述附加绝缘层上沉积形成第一金属层，刻蚀形成薄膜晶体管的栅极和扫描线，且所述数据线与所述扫描线相互交叉以限定子像素；

在所述第一金属层上沉积形成栅绝缘层；

在所述栅绝缘层上沉积形成第二金属层，刻蚀形成薄膜晶体管的源极和漏极；

在所述第二金属层上沉积形成钝化层；

在所述钝化层上沉积形成导电层，刻蚀形成导电电极，其中，所述漏极通过贯穿所述钝化层的第一转接孔与所述导电电极电连接，所述数据线通过至少贯穿所述栅绝缘层及所述附加绝缘层的第二转接孔与所述源极电连接。

7.根据权利要求6所述的制备方法，其特征在于，在所述第一金属层上沉积形成栅绝缘层之后、在所述栅绝缘层上沉积形成第二金属层之前，所述制备方法还包括：

通过一次刻蚀工艺形成贯穿所述栅绝缘层及所述附加绝缘层的第二转接孔，且所述第二转接孔与薄膜晶体管的源极对应。

8.根据权利要求6所述的制备方法，其特征在于，在所述第二金属层上沉积形成钝化层之后，所述制备方法还包括：

通过一次刻蚀工艺形成贯穿所述钝化层、所述栅绝缘层及所述附加绝缘层的第二转接孔；

在所述钝化层上沉积形成导电层，刻蚀形成转接电极，所述转接电极与所述第二转接孔对应。

9.根据权利要求6所述的制备方法，其特征在于，所述阵列基板具有显示区和位于所述显示区一侧的扇形走线区，多条所述数据线由所述显示区延伸至所述扇形走线区，在所述附加绝缘层上沉积形成第一金属层和在所述栅绝缘层上沉积形成第二金属层还包括：

在所述扇形走线区分别刻蚀形成部分数据线，且所述部分数据线与形成于所述附加金属层的所述数据线通过第三转接孔电连接。

10.一种显示面板，其特征在于，包括：

如权利要求1至5任一项所述的阵列基板；

对置基板，与所述阵列基板相对设置；以及

液晶层，位于所述阵列基板与所述对置基板之间。

Images