CN218215309U - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN218215309U
CN218215309U CN202222081510.9U CN202222081510U CN218215309U CN 218215309 U CN218215309 U CN 218215309U CN 202222081510 U CN202222081510 U CN 202222081510U CN 218215309 U CN218215309 U CN 218215309U
Authority
CN
China
Prior art keywords
chip
flip
connection side
package structure
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222081510.9U
Other languages
English (en)
Inventor
雷永庆
冯军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mestar Microelectronics Shenzhen Co ltd
Original Assignee
Mestar Microelectronics Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mestar Microelectronics Shenzhen Co ltd filed Critical Mestar Microelectronics Shenzhen Co ltd
Priority to CN202222081510.9U priority Critical patent/CN218215309U/zh
Application granted granted Critical
Publication of CN218215309U publication Critical patent/CN218215309U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开一种芯片封装结构,其包括:基板,其具有连接侧以及用于将所述芯片封装结构与外部电路电信号连接的导电侧;至少一芯片组,所述芯片组包括控制芯片和器件芯片;其中,所述控制芯片和所述器件芯片倒装焊接,所述控制芯片或所述器件芯片与所述连接侧倒装焊接;或者,所述控制芯片与所述器件芯片均与所述连接侧倒装焊接,而无需使用现有技术中的引线键合,以使芯片封装结构的整体厚度仅由基板、控制芯片、器件芯片的厚度决定,从而压缩了芯片封装结构的整体厚度。

Description

芯片封装结构
技术领域
本申请涉及芯片封装领域,特别涉及一种芯片封装结构。
背景技术
现有的芯片封装结构,是将芯片粘接于引线框架。芯片与引线框架皆有数量繁多的导电触点。芯片上的导电触点与引线框架上对应的导电触点引线键合,再通过引线框架上预设的电信号传递路径到芯片封装体的外侧,完成从芯片封装体外侧到芯片封装体内部晶粒直接的电信号传递。
引线键合是用金线(或者是铜线,铝线)将芯片的导电触点和引线框架连接起来。在打线时,先让金线在底端形成一个金球。接着将金球压到芯片的触点上,然后通过施压压力或者改变温度来焊接到触点上,这就会在触点上形成一个圆点,再然后将金线拉升,并且移动到引线框架上方完成键合。
由于金线在芯片和引线框架之间呈弯折状态设置,并于芯片上方发生弯折,从而造成封装后芯片结构的厚度是引线框架的底面和金线最高点之间的距离,如此导致封装后的芯片厚度较厚,不利于芯片的轻薄化。
实用新型内容
本申请要解决的技术问题是提供一种芯片封装结构,能够使封装后的芯片厚度更小。
为解决上述技术问题,本申请采用的技术方案是:
一种芯片封装结构,其包括:
基板,其具有连接侧以及用于将所述芯片封装结构与外部电路电信号连接的导电侧;
至少一芯片组,所述芯片组包括控制芯片和器件芯片;
其中,所述控制芯片和所述器件芯片倒装焊接,所述控制芯片或所述器件芯片与所述连接侧倒装焊接;
或者,所述控制芯片与所述器件芯片均与所述连接侧倒装焊接。
根据本申请一实施方式,所述连接侧凸设有与所述芯片组邻近的止挡凸部。
根据本申请一实施方式,所述止挡凸部于所述连接侧对称设置,所述芯片组设置在所述止挡凸部之间,且所述止挡凸部与所述芯片组之间具有间隙。
根据本申请一实施方式;所述止挡凸部被配置为将所述芯片组包围的边框。
根据本申请一实施方式,所述基板还包括与所述连接侧连接的侧端面,所述止挡凸部在远离所述芯片组的外侧面与所述侧端面平齐。
根据本申请一实施方式,所述止挡凸部的厚度不小于所述芯片组中最小厚度的一半。
根据本申请一实施方式,所述基板还设有孔部,所述孔部被配置为开设于所述连接侧的盲孔,或者,所述孔部被配置为贯穿所述连接侧和所述导电侧的通孔。
根据本申请一实施方式,每一所述芯片组中面向所述连接侧的所述控制芯片或所述器件芯片容置在所述孔部内。
根据本申请一实施方式,所述控制芯片与所述连接侧倒装焊接,所述器件芯片倒装焊接在所述控制芯片面向所述连接侧的一侧,且所述器件芯片容置在所述孔部内。
根据本申请一实施方式,所述控制芯片与所述连接侧倒装焊接,所述器件芯片倒装焊接在所述控制芯片远离所述连接侧的一侧。
本申请的有益效果是:本申请提供的芯片封装结构,芯片组中的控制芯片和器件芯片倒装焊接,控制芯片或器件芯片与连接侧倒装焊接;或者,控制芯片与器件芯片均与连接侧倒装焊接,而无需使用现有技术中的引线键合,从而可以取消现有技术中的引线,以使芯片封装结构的整体厚度仅由基板、控制芯片、器件芯片的厚度决定,从而压缩了芯片封装结构的整体厚度,以顺应芯片轻薄化的发展趋势。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,其中:
图1是本申请提供的芯片封装结构的第一实施例的结构示意图;
图2是本申请提供的芯片封装结构的第二实施例的结构示意图;
图3是本申请提供的芯片封装结构的第三实施例的结构示意图;
图4是本申请提供的芯片封装结构的第四实施例的结构示意图;
图5是本申请提供的芯片封装结构的第五实施例的结构示意图;
图6是图5芯片封装结构的仰视示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
CMOS是Complementary Metal Oxide Semiconductor(互补金属氧化物半导体)的缩写,它是指制造大规模集成电路芯片用的一种技术或用这种技术制造出来的芯片。
MEMS是Micro-Electro-Mechanical System(微机电系统)的缩写,也叫做微电子机械系统、微系统、微机械等。
请参阅图1至图4,图1是本申请提供的芯片封装结构的第一实施例的结构示意图;
图2至图4是本申请提供的芯片封装结构的具体实施例。本申请的一方面,提供了一种芯片封装结构100,该芯片封装结构100包括基板10以及设置在基板10上的至少一芯片组11。芯片组11可为多个,可以根据实际需求进行选择。
基板10具有连接侧10a,及用于将芯片封装结构100于外部电路电信号连接的导电侧10b。导电侧10b与连接侧10a间隔相对设置,当然,导电侧10b与连接侧10a也可以相邻设置。其中,连接侧10a用于与芯片组11连接。可以理解的是,基板10可用于承载芯片组11,可以为PCB板,也可以为硅基板,在此不做具体的限定。
芯片组11包括控制芯片12(CMOS芯片)和器件芯片13(MEMS芯片),其中,控制芯片12和器件芯片13倒装焊接(Flip Chip),控制芯片12与连接侧10a倒装焊接。
需要说明的是,本申请提供的芯片封装结构100中,也可以是器件芯片13与连接侧10a倒装焊接;或者,控制芯片12与器件芯片13均与连接侧10a倒装焊接。而上述图2至图6仅给出了本申请提供的芯片封装结构100的部分实施例,具体地,仅仅是控制芯片12与连接侧10a倒装焊接的部分实施例,其目的是为了以控制芯片12与连接侧10a倒装焊接为例,以便直观讲述本申请提供的芯片封装结构100在该情况下的具体结构。这些附图不应该作为限制本申请保护的范围。
可以理解的是,当一芯片组11中包括多个器件芯片13和控制芯片12焊接时,在一个实施例中,可以是先分别将多个器件芯片13堆叠焊接成一体形成器件芯片组;多个控制芯片12堆叠焊接成一体形成控制芯片组;之后再将器件芯片组最外侧的器件芯片13和控制芯片组最外侧的控制芯片12倒装焊接。在另外的实施例中,也可以是将多个器件芯片13和控制芯片12平铺。
由此,本申请的芯片封装结构100中的控制芯片12与器件芯片13倒装焊接,器件芯片13和/或控制芯片12与基板10之间也采用倒装焊接,从而使得器件芯片13和/或控制芯片12焊接在连接侧10a,并与基板10电信号连接。因此,通过基板10的导电侧10b与外部电路电信号连接,即可使得器件芯片13和/或控制芯片12与外部电路电信号连接。因此,本申请的芯片封装结构100中的器件芯片13和/或控制芯片12与基板10只需要进行倒装焊接即可,而无需使用现有技术中的引线键合,从而可以取消现有技术中的引线,以使芯片封装结构100的整体厚度仅由基板10、控制芯片12、器件芯片13的厚度决定,从而压缩了芯片封装结构100的整体厚度,以顺应芯片轻薄化的发展趋势。
请参照图1,在第一实施例中,芯片封装结构100包括一组芯片组11,该芯片组11由一控制芯片12和一器件芯片13。控制芯片12与基板10的连接侧10a倒装焊接。器件芯片13与控制芯片12倒装焊接,并焊接在远离连接侧10a的一侧。倒装焊接可以通过焊点14连接实现连接件之间的电信号连接和机械连接。其中,控制芯片12的两侧分别是器件芯片13与基板10,可避免基板10对器件芯片13施加各种限制,降低了器件芯片13尺寸及结构的优化难度,提升了其优化空间。
基板10还包括与连接侧10a连接的侧端面10c,侧端面10c用于限定连接侧10a的大小。为了对芯片进行更好的保护,芯片组11倒装焊接在基板10的连接侧10a时芯片组11的侧端不超过侧端面10c所在平面限定的空间,并且可进一步横向压缩芯片封装结构100的尺寸,提升了其优化空间。
需要说明的是,芯片组11的侧端不超过侧端面10c所在平面限定的空间,主要包括如下几种情况:
控制芯片12在器件芯片13上的投影覆盖器件芯片13,控制芯片12在连接侧10a上的投影在连接侧10a内。也即控制芯片12的四周小于等于连接侧10a的四周,器件芯片13的四周小于等于器件芯片13的四周。例如控制芯片12的四周宽于器件芯片13,并且控制芯片12与基板10的侧端面10c平齐。
控制芯片12在器件芯片13上的投影在器件芯片13内,器件芯片13在连接侧10a上的投影在连接侧10a内。也即器件芯片13的四周小于连接侧10a的四周,控制芯片12的四周小于控制芯片12的四周。
可以理解的,在其它实施例中,本申请提供的芯片封装结构100,当器件芯片13与连接侧10a倒装焊接;或者,控制芯片12与器件芯片13均与连接侧10a倒装焊接时;芯片组11和基板10也存在上述的多种尺寸关系。
具体的,在一些具体的实施例中,如图1所示,基板10还设有孔部10d,更为具体的,孔部10d为通孔,也即孔部10d不仅贯穿连接侧10a,还贯穿了与连接侧10a相对设置的导电侧10b。孔部10d被配置为通孔,可起到对芯片组11进行散热之目的。
为了防止控制芯片12和/或器件芯片13在焊接到基板10时,焊料从孔部10d渗漏至导电侧10b而引发短路问题,孔部10d也可被配置为盲孔,也即,孔部10d贯穿连接侧10a并向导电侧10b延伸,但并未贯穿导电侧10b。优选的,孔部10d的设置位置与器件芯片13正对应,其孔部10d的设置不妨碍芯片与连接侧10a的倒装焊接。
可以理解的,在其它实施例中,本申请提供的芯片封装结构100,当器件芯片13与连接侧10a倒装焊接;或者,控制芯片12与器件芯片13均与连接侧10a倒装焊接;或者,多个芯片组11倒装焊接在连接侧10a时;为了散热,基板10也可以设置上述相同结构的孔部10d与芯片对应。
参阅图2,图2是本申请提供的芯片封装结构100的第二实施例的结构示意图。为了进一步保护倒装焊接在基板10的连接侧10a的芯片组11不受到撞击,本申请提供的芯片封装结构100,在第二实施例中除了包括上述第一实施例中的结构之外,还包括在基板10上设置的其它保护结构。
具体地,基板10还包括凸设在连接侧10a的止挡凸部15,其中一种结构,止挡凸部15在连接侧10a上沿着对称位置设置,并将芯片组11环绕其中。止挡凸部15与芯片组11的侧端之间具有间隙以便于芯片组11与连接侧10a的连接。将芯片组11环绕的止挡凸部15可以防止其它部件对芯片的撞击,阻止有害材料从侧方进入。另外,在将芯片组11倒装焊接至基板10的连接侧10a时,焊料遇到止挡凸部15后会有所堆积,从而还可以避免虚焊的问题。
具体的,在一些具体的实施例中,止挡凸部15在连接侧10a上沿着对称位置设置,可以是设置一对对称的止挡凸部15,也可以是多对对称的止挡凸部15,多对止挡凸部15环绕连接侧10a的侧边。一对止挡凸部15和多对止挡凸部15均可间隔设置形成一个非封闭的环形结构。
在另外一些具体的实施例中,止挡凸部15也可形成一个首尾连接的边框,边框环绕连接侧10a的侧边。止挡凸部15的设置具体可根据实际情况进行选择,边框可以是矩形、圆形、椭圆形等形状,在此不做具体的限定。
在一些更为具体的实施例中,止挡凸部15在远离芯片组11件的外侧面与侧端面10c位于同一个平面上。也即止挡凸部15的外侧面与基板10的侧端面10c齐平。
如图2所示,控制芯片12与基板10的连接侧10a倒装焊接。器件芯片13与控制芯片12倒装焊接,并焊接在远离连接侧10a的一侧。倒装焊接可以通过焊点14连接实现连接件之间的电信号连接和机械连接。止挡凸部15被配置为一矩形边框,该止挡凸部15凸设于连接侧10a并将控制芯片12包围。控制芯片12的外侧面与止挡凸部15的内侧面之间留有间隙,以使得控制芯片12能够将热量散发。止挡凸部15的外侧面与基板10的侧端面10c齐平。
止挡凸部15对控制芯片12起到了保护的作用,阻止有害材料从侧方接触控制芯片12,或者有害材料对控制芯片12进行撞击。另外,在将控制芯片12焊接至基板10的连接侧10a时,焊料遇到止挡凸部15后会有所堆积,从而可避免虚焊的问题。
可以理解的是,为了更好的达到止挡凸部15的保护作用,止挡凸部15在凸设方向上上需要具有一定的厚度,具体地,举例来说,止挡凸部15的厚度不小于芯片组11中最小厚度的二分之一,或不小于与连接侧10a倒装焊接的芯片的厚度的二分之一。例如,芯片组11包括一相互倒装焊接的控制芯片12和器件芯片13,控制芯片12倒装焊接在连接侧10a,优选的止挡凸部15的厚度与控制芯片12的厚度相等。
可以理解的,在其它实施例中,本申请提供的芯片封装结构100,当器件芯片13与连接侧10a倒装焊接;或者,控制芯片12与器件芯片13均与连接侧10a倒装焊接时。此时,止挡凸部15在凸设方向上的厚度不小于器件芯片13的二分之一,优选的,与器件芯片13的厚度相等;或者止挡凸部15在凸设方向上的厚度至少不小于平铺的芯片的平均厚度,优选的等于平铺芯片的最大厚度。需要说明的是,在连接侧10a上设置有止挡凸部15时,与连接侧10a直接倒装焊接的芯片的外侧面与止挡凸部15之间具有一定的间隙,而叠设芯片的尺寸与止挡凸部15的厚度有关。例如在图2中,止挡凸部15与控制芯片12等厚,器件芯片13的四周可小于控制芯片12的四周,也可大于等于控制芯片12的四周。
请结合参照图3-5,在第三实施例中,控制芯片12与连接侧10a倒装焊接,器件芯片13与控制芯片12倒装焊接,器件芯片13是倒装焊接在控制芯片12面向基板10的一侧。也即基板10与器件芯片13共同位于控制芯片12的同一侧。除此之外,本申请提供的第三实施例中的芯片封装结构100与上述在第一实施例中的芯片封装结构100相同。
为了使芯片封装结构100的厚度进一步减小。在第三实施例中,器件芯片13容置在孔部10d内。具体的,器件芯片13置于孔部10d内,器件芯片13的外侧面与孔部10d的内侧面留有间隙,且容置在孔部10d中的器件芯片13不超过导电侧10b限定的平面。
由此,芯片封装结构100的整体厚度可仅由基板10的厚度和控制芯片12的厚度决定,也就是说,芯片封装结构100的整体厚度为基板10的厚度和控制芯片12的厚度之和,从而进一步压缩芯片封装结构100的整体厚度。另外,由于基板10与器件芯片13共同位于控制芯片12的同一侧,可在控制芯片12的一侧上进行倒装焊接,可有效降低控制芯片12的加工工艺难度,避免了对控制芯片12使用双面电导通的复杂工艺,同时降低了控制芯片12的制造成本。
可以理解的,在其它实施例中,本申请提供的芯片封装结构100,当器件芯片13与连接侧10a倒装焊接;此时控制芯片12可容置于孔部10d中;或根据孔部10d的深度每一芯片组11可在孔部10d中容置多个芯片。也即每一芯片组11中的用于连接的芯片与连接侧10a连接后,设置在连接芯片并面向基板10一侧的控制芯片12和/或器件芯片13可以容置在孔部10d中,从而进一步减小芯片封装结构100的整体厚度。
请结合参照图4和图5,第四实施例,与第三实施例的区别在于在连接侧10a凸设有止挡凸部15。其中,止挡凸部15的设置与第二实施例相同。由此即可实现止挡凸部15对芯片组11中芯片的保护,又可达到孔部10d容置作用进一步减小芯片封装结构100的厚度,还可利用孔部10d进行散热。
可以理解的是,在其它实施例中,本申请提供的芯片封装结构100,当器件芯片13与连接侧10a倒装焊接;或者,控制芯片12与器件芯片13均与连接侧10a倒装焊接;或者,多个芯片组11倒装焊接在连接侧10a时;基板10也可以设置上述相同结构与芯片对应,综合利用倒装焊接、止挡凸部15及孔部10d的特点及优点的来组合以对芯片封装结构100改进。
请结合参照图5,在第五实施例中,与第四实施例的区别在于孔部10d可被配置为开设在连接侧10a的盲孔,也即,孔部10d贯穿连接侧10a并向导电侧10b延伸,但并未贯穿导电侧10b。如此,孔部10d与导电侧10b之间存在隔离,可以有效避免控制芯片12和/或器件芯片13在焊接到基板10时,焊料从孔部10d渗漏至导电侧10b而引发短路问题。
可以理解的是,在其它实施例中,本申请提供的芯片封装结构100,当器件芯片13与连接侧10a倒装焊接;或者,控制芯片12与器件芯片13均与连接侧10a倒装焊接;或者,多个芯片组11倒装焊接在连接侧10a时;基板10也可以设置上述相同结构与芯片对应。
参阅图6,在一些具体的实施例中,基板10被配置为硅基板,连接侧10a设置有第一接触部(图中未视),第一接触部通过倒装焊接的焊点14与芯片组11电连接。导电侧10b设置有第二接触部10e,第二接触部10e与外部电路进行电连接。第一接触部与第二接触部10e电信号连接。
第一接触部与第二接触部10e电信号连接,可通过TSV(硅通孔技术ThroughSilicon Via,TSV)的方式实现。如此,第一接触部与第二接触部10e分别为TSV的两个连接端,从而缩短了基板10体外侧到芯片组11的电连接路程,降低封装电连接引入的额外的寄生电容及反馈电阻等电路特性,降低电路系统优化难度。
可以理解的是,TSV结构根据实际情况的需求可对应设置为多个。如图6所示,设置4个呈阵列排布的TSV结构。
在一些实施例中,上述器件芯片13可以具有MEMS谐振器以及用于从控制芯片12接收谐振器驱动信号的第一电极和用于向控制芯片12输出谐振器感测信号的第二电极。谐振器驱动信号用于驱动MEMS谐振器进行机械谐振运动,并且谐振器感测信号指示机械谐振运动。
上述控制芯片12可包括电路,电路用于从器件芯片13接收谐振器感测信号,并且基于谐振器感测信号生成谐振器驱动信号。
控制芯片12还可包括用于基于谐振器感测信号生成时钟信号并根据MEMS谐振器的温度灵敏度补偿时钟信号的电路。其中,根据所述MEMS谐振器的温度灵敏度补偿所述时钟信号的电路包括温度传感器。
本申请的另一方面,提供一种电子产品,电子产品包括上述任一实施例的芯片封装结构100,对于芯片封装结构100在此不再赘述。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种芯片封装结构,其特征在于,包括:
基板,其具有连接侧以及用于将所述芯片封装结构与外部电路电信号连接的导电侧;
至少一芯片组,所述芯片组包括控制芯片和器件芯片;
其中,所述控制芯片和所述器件芯片倒装焊接,所述控制芯片或所述器件芯片与所述连接侧倒装焊接;
或者,所述控制芯片与所述器件芯片均与所述连接侧倒装焊接。
2.根据权利要求1所述的芯片封装结构,其特征在于,所述连接侧凸设有与所述芯片组邻近的止挡凸部。
3.根据权利要求2所述的芯片封装结构,其特征在于,所述止挡凸部于所述连接侧对称设置,所述芯片组设置在所述止挡凸部之间,且所述止挡凸部与所述芯片组之间具有间隙。
4.根据权利要求2所述的芯片封装结构,其特征在于;所述止挡凸部被配置为将所述芯片组包围的边框。
5.根据权利要求2所述的芯片封装结构,其特征在于,所述基板还包括与所述连接侧连接的侧端面,所述止挡凸部在远离所述芯片组的外侧面与所述侧端面平齐。
6.根据权利要求2所述的芯片封装结构,其特征在于,所述止挡凸部的厚度不小于所述芯片组中最小厚度的一半。
7.根据权利要求1-6任一项所述的芯片封装结构,其特征在于,所述基板还设有孔部,所述孔部被配置为开设于所述连接侧的盲孔,或者,所述孔部被配置为贯穿所述连接侧和所述导电侧的通孔。
8.根据权利要求7所述的芯片封装结构,其特征在于,每一所述芯片组中面向所述连接侧的所述控制芯片或所述器件芯片容置在所述孔部内。
9.根据权利要求7所述的芯片封装结构,其特征在于,所述控制芯片与所述连接侧倒装焊接,所述器件芯片倒装焊接在所述控制芯片面向所述连接侧的一侧,且所述器件芯片容置在所述孔部内。
10.根据权利要求1-6任一项所述的芯片封装结构,其特征在于,所述控制芯片与所述连接侧倒装焊接,所述器件芯片倒装焊接在所述控制芯片远离所述连接侧的一侧。
CN202222081510.9U 2022-08-03 2022-08-03 芯片封装结构 Active CN218215309U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202222081510.9U CN218215309U (zh) 2022-08-03 2022-08-03 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202222081510.9U CN218215309U (zh) 2022-08-03 2022-08-03 芯片封装结构

Publications (1)

Publication Number Publication Date
CN218215309U true CN218215309U (zh) 2023-01-03

Family

ID=84654250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202222081510.9U Active CN218215309U (zh) 2022-08-03 2022-08-03 芯片封装结构

Country Status (1)

Country Link
CN (1) CN218215309U (zh)

Similar Documents

Publication Publication Date Title
CN100414696C (zh) 引线框及制造方法以及树脂密封型半导体器件及制造方法
US5352632A (en) Multichip packaged semiconductor device and method for manufacturing the same
JP3383081B2 (ja) 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
JPH01155633A (ja) 半導体装置
WO1999028969A1 (en) Integrated circuit chip package and method of making the same
CN108155157B (zh) 包括引线框的集成电路封装体
US11174152B2 (en) Over-under sensor packaging with sensor spaced apart from control chip
KR20080091058A (ko) 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조 방법
JP2006313798A (ja) 半導体装置及びその製造方法
EP2816590A2 (en) Semiconductor device with anchor means for the sealing resin
WO1994024698A1 (en) Semiconductor device
JP2004271312A (ja) 容量型半導体センサ装置
CN212136426U (zh) 倒装芯片和芯片封装结构
CN115241179A (zh) 芯片封装结构
CN218215309U (zh) 芯片封装结构
US20060091511A1 (en) Chip-on-board package having flip chip assembly structure and manufacturing method thereof
KR101196694B1 (ko) 반도체 패키지
JP3567740B2 (ja) 半導体センサ及び実装構造
CN112954559B (zh) 麦克风结构和电子设备
CN212393002U (zh) 微机电传感器连接结构
JP3587001B2 (ja) 圧力センサ
CN219981037U (zh) Mems麦克风及电子设备
JP4033780B2 (ja) 半導体装置とその製造方法
CN216292035U (zh) 线路板焊接结构及其封装结构、屏蔽结构、屏蔽基板
CN220545136U (zh) 骨传导传感器和电子设备

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant