CN218182210U - 一种封装结构 - Google Patents

一种封装结构 Download PDF

Info

Publication number
CN218182210U
CN218182210U CN202222514428.0U CN202222514428U CN218182210U CN 218182210 U CN218182210 U CN 218182210U CN 202222514428 U CN202222514428 U CN 202222514428U CN 218182210 U CN218182210 U CN 218182210U
Authority
CN
China
Prior art keywords
package body
plastic package
metal sheet
lead frame
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222514428.0U
Other languages
English (en)
Inventor
杨亚楠
熊勇
刘焱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Perfect Technology Co ltd
Original Assignee
Chengdu Perfect Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Perfect Technology Co ltd filed Critical Chengdu Perfect Technology Co ltd
Priority to CN202222514428.0U priority Critical patent/CN218182210U/zh
Application granted granted Critical
Publication of CN218182210U publication Critical patent/CN218182210U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了一种封装结构,其特征在于,包括:引线框架,位于所述封装结构底部,所述引线框架的上表面具有至少一个载片台;芯片,位于所述引线框架的载片台上;金属片,位于所述芯片上,并与所述芯片电连接;塑封体,包裹所述引线框架、所述芯片和所述金属片;其中,所述引线框架的下表面设置有凹槽,所述金属片的至少部分上表面裸露于所述塑封体的上表面,所述引线框架的下表面裸露于所述塑封体的下表面。通过在引线框架的背面设置凹槽,并使引线框架背面裸露于塑封体外的设计,以及加厚型金属片并将金属片的至少部分表面也裸露于塑封体的上表面,同时实现防溢料且多面散热的低电阻小型封装结构。

Description

一种封装结构
技术领域
本实用新型涉及封装技术领域,具体涉及一种多面散热的封装结构。
背景技术
随着科技的发展,越来越多的小型电子产品问世。但是电子元器件在运行时会产生大量的热量,所以电子产品的散热关系到电子产品的运行安全和稳定性。科技的进步促使当今的终端电子产品集成度越来越高,电子元器件在运行时产生的大量的热量需要迅速散发到环境中(一般为空气),才能避免因温度过高而烧毁电子元器件。对于小型电子及半导体产品而言,内部空间狭小有限,自然对流散热的效果比较差。常规的半导体器件上只有散热片,对于产品工作时产生的热量无法迅速的散发出去,这对于产品的寿命及使用安全存在较大的影响。
此外,在实现小型封装的封装结构时还同时存在塑封工艺中的溢料的问题,这也会导致产品的外观质量不合格,降低封装合格率。针对同时较多发生在小型封装中的溢料、散热性能差且电阻大的问题。
因此,亟需一种可以同时解决上述问题的封装结构,给目前小型铜片(CLIP)贴片式封装领域提供更多的可能性。
实用新型内容
有鉴于此,本实用新型提供一种封装结构,实现了防溢料且多面散热的低电阻小型封装结构。
为达此目的,本实用新型采用以下技术方案:一种封装结构,包括:引线框架,位于所述封装结构底部,所述引线框架的上表面具有至少一个载片台;芯片,位于所述引线框架的载片台上;金属片,位于所述芯片上,并与所述芯片电连接;塑封体,包裹所述引线框架、所述芯片和所述金属片;其中,所述引线框架的下表面设置有凹槽,所述金属片的至少部分上表面裸露于所述塑封体的上表面,所述引线框架的下表面裸露于所述塑封体的下表面。
优选地,所述芯片的源极通过所述金属片引出至所述塑封体的上表面并至少部分露出于所述塑封体的上表面。
优选地,所述芯片的漏极与所述引线框架相连,所述芯片的漏极通过所述引线框架引出至所述塑封体的下表面。
优选地,与所述源极相连的所述金属片露出所述塑封体的上表面的部分向所述塑封体侧面延伸且未伸出所述塑封体侧面,形成至少一个源极焊盘;与栅极相连的所述金属片露出所述塑封体的上表面并向所述塑封体侧面延伸且未伸出所述塑封体侧面,形成栅极焊盘。
优选地,与所述源极相连的所述金属片露出所述塑封体的上表面的部分向所述塑封体侧面延伸并伸出所述塑封体的侧面,形成至少一个源极引脚;与栅极相连的所述金属片露出所述塑封体的上表面并向所述塑封体侧面延伸且伸出所述塑封体侧面,形成栅极引脚。
优选地,与所述源极相连的所述金属片露出所述塑封体的上表面的部分向所述塑封体侧面延伸且未伸出所述塑封体侧面,形成至少一个源极焊盘;与栅极相连的所述金属片从所述塑封体的内部向所述塑封体侧面延伸并伸出所述塑封体侧面,形成栅极引脚。
优选地,所述金属片沿所述封装结构的厚度方向具有折弯,所述金属片的折弯的高度差为0.475mm~0.525mm。
优选地,所述金属片裸露于所述塑封体的上表面的部分与所述塑封体的上表面齐平或凸出于所述塑封体的上表面0.08mm~0.12mm。
优选地,所述引线框架的凹槽在所述引线框架的下表面呈环形设置。
优选地,所述凹槽呈矩形环状,所述凹槽距离所述引线框架边缘的距离为0.02mm~0.03mm。
优选地,所述凹槽的截面包括V形、弓形、矩形中的至少一种。
优选地,所述金属片朝向所述芯片的一侧设置有凹槽。
优选地,所述引线框架露出所述塑封体的下表面设置有镀层,所述镀层将所述引线框架的凹槽填平。
优选地,所述金属片为铜片,所述铜片的厚度为0.55mm~0.70mm。
本实用新型提供的封装结构,同时实现了防溢料且多面散热的低电阻小型封装结构,通过在引线框架的背面设置凹槽,并使引线框架的背面裸露于塑封体的下表面,不仅增强了该封装结构的散热能力,在进行塑封工序时,凹槽会防止回流的焊锡料、塑封料以及胶水溢流到引线框架的背面的散热区域(芯片所对的位置),避免影响产品的散热能力以及外观质量,提升产品的封装合格率。在后续的电镀工序中,镀锡会使该凹槽不可见,不影响外观。
进一步地,金属片的至少部分上表面也裸露于塑封体外侧,可进一步增强该封装结构的散热能力,该金属片还具有Z字形结构的加厚设计,芯片的源极、栅极通过金属片引出至封装结构的上表面,芯片的漏极通过引线框架引出至封装结构的下表面,增大了应用端与各电极的接触面积,可以减小该封装结构的电阻,以达到更高利用效率。该封装结构还具有贴片式、引脚式或贴片与引脚相组合的形式,可以满足不同应用场景的需求,可广泛应用于小型车载电源、车身域控回路、车灯、电动助力转向(EPS)等领域。
附图说明
通过以下参照附图对本实用新型实施例的描述,本实用新型的上述以及其它目的、特征和优点将更为清楚,在附图中:
图1a是本实用新型第一实施例的封装结构的正面示意图;
图1b是本实用新型第一实施例的封装结构的背面示意图;
图2a是本实用新型第一实施例的封装结构沿A-A截面线截取的截面示意图;
图2b是本实用新型第一实施例的封装结构截面的局部放大示意图;
图3是本实用新型第二实施例的封装结构的截面示意图;
图4是本实用新型第二实施例的封装结构的示意图;
图5是本实用新型第三实施例的封装结构的示意图;
图6是本实用新型第四实施例的封装结构的示意图;
图7是本实用新型第五实施例的封装结构的示意图;
图8是本实用新型第一实施例封装结构中引线框架的拼板示意图;
图9是本实用新型第一实施例封装结构中金属片的拼板示意图;
图10是本实用新型第五实施例封装结构中金属片的拼板示意图;
图11是本实用新型第一实施例封装结构中各部分连接的示意图。
具体实施方式
以下基于实施例对本实用新型进行描述,但是本实用新型并不仅仅限于这些实施例。在下文对本实用新型的细节描述中,详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本实用新型。为了避免混淆本实用新型的实质,公知的方法、过程、流程、元件并没有详细叙述。
图1a和图1b分别示出了本实用新型第一实施例的封装结构的正面和背面的示意图。该第一实施例的封装结构例如为贴片式封装,包括引线框架110,芯片(图中未示出),金属片131、132和塑封体140。其中,塑封体140包裹引线框架110、芯片和金属片131、132,引线框架110中的部分从塑封体140的侧面伸出,芯片位于引线框架110上,金属片131例如在塑封体140中与芯片的源极电连接,金属片132例如在塑封体140中与芯片的栅极电连接,金属片131和金属片132电隔离,从图1a中可见,金属片131和金属片132的部分表面从塑封体140的上表面露出并向塑封体140的侧面延伸且未伸出塑封体140的侧面,金属片131和金属片132从塑封体140的上表面露出不仅可以提供更大的散热面积,金属片131和金属片132还分别作为该封装结构的源极和栅极的连接端口(焊盘)。从图1b中可见,引线框架110的下表面也裸露于塑封体140的下表面,可作为散热片获取更大的散热面积,为其上的芯片提供更好的散热能力,同时,该引线框架110还与芯片的漏极电连接,将漏极从封装结构的下表面引出。本实施例中,金属片131靠近塑封体140一侧边缘的一端分为3个连接端(焊盘),可以理解的是,也可以是1个、2个、4个连接端等,金属片132靠近塑封体140一侧边缘的一端为1个连接端,其也可以是2个、3个或更多个,进一步地,连接端的上表面例如具有凹槽,以便于与锡膏更好的结合。
进一步地,该引线框架110在塑封体140的底面从塑封体140另一侧边缘伸出,其伸出方向与金属片所靠近的塑封体140的一侧边缘相对,该引线框架110在伸出的一端形成三个镂空的矩形,该矩形镂空可起到锁料作用,使形成塑封体140的塑封料与引线框架110更加紧密的结合,当然地,该镂空可以为两个孔或一个孔,其形状也可为非矩形的其他形状。
具体地,该封装结构的俯视视图整体例如为矩形,其边长的尺寸范围是5±0.5mm至6±0.5mm;金属片露出封装结构上表面的面积占整个封装结构上表面面积的25%~35%,其中,与源极相连的金属片131占整个封装结构上表面面积的15%~20%,与栅极相连的金属片132占整个封装结构上表面面积的10%~15%;背面的引线框架110在封装结构背面的露出面积占比为整个封装结构背面面积的70%~80%,引线框架110中镂空部分的面积占比为整个引线框架110面积的6%~10%。
图2a和图2b分别示出了本实用新型第一实施例的封装结构的截面示意图及其截面的局部放大示意图,图2a例如为沿图1a中A-A截面线截取的截面图,从图2a中可见,引线框架110位于整个封装结构的底部,引线框架110的上表面例如具有至少一个载片台,芯片120通过连接材料121固定在引线框架110的载片台上,引线框架110的下表面裸露于塑封体140的下表面,在引线框架110的下表面上设置有凹槽111,凹槽111呈环形设置,例如环绕芯片120在引线框架110上的位置设置,在封装结构的制作过程中,在进行塑封工序形成塑封体140时,该凹槽111可以防止回流的焊料、塑封料或者胶水等溢流到引线框架110的下表面与芯片120相对的位置,避免影响产品散热以及外观质量。
芯片120的上表面也设置有连接材料121,金属片131、132通过连接材料121与芯片120的上表面相连,具体地,该连接材料121例如为导电胶、铅锡焊料等,金属片131、132例如在沿封装结构的厚度方向具有Z字形的折弯设计,使得金属片131、132具有两段高度不同的区域,两段区域之间的高度差h1例如为0.475mm~0.525mm,较低的一段的下表面与芯片120相连,较高的一段的上表面从塑封体140的上表面露出,金属片131、132裸露于塑封体140上表面的部分凸出于塑封体140上表面的高度h2例如为0.08mm~0.12mm。在其他实施例中,金属片131的上表面也可以与塑封体140的上表面齐平。通过金属片131、132可将芯片120的热量更好的传导至塑封体140之外进行散热,还可作为芯片120延伸至封装结构表面的焊盘,该设计可增大应用端与各电极(焊盘)的接触面积,进而减小电阻,减少发热。金属片132与金属片131的Z字结构及突出于塑封体140等的尺寸相类似,具体地,金属片共包括相互隔离的两部分金属片131和金属片132,分别通过连接材料121与芯片120的源极、栅极相连,通过金属片131将芯片120的源极引出至封装结构表面,通过金属片132将芯片120的栅极引出至封装结构表面。金属片131、132的下表面也可设置凹槽133,其作用是为了装片时固定金属片132,当金属片132贴装到芯片120上时,凹槽133可以存储多的连接材料121(铅锡焊料)将金属片132固定于芯片120上,以防止金属片132与芯片120相对位置的偏移。
图2b示出了引线框架110的E区域的局部放大图,以展示凹槽111的截面形状,在该第一实施例的封装结构中,其凹槽111的截面例如为V形,该V形截面的宽度D1例如为18μm~20μm,V形截面中顶部的夹角α的范围为40°~50°,该V形截面的凹槽111的深度H1为15μm~18μm。当然地,凹槽111的截面还可以为弓形、矩形等,当凹槽111的截面为矩形时,该矩形截面的宽度D2例如为15μm~18μm,该矩形截面的凹槽111的深度H2例如为13μm~16μm;当凹槽111的截面为弓形时,该弓形截面的半径例如为9μm~10μm。通过凹槽111来容纳部分溢流出的塑封料或者作为镀层的锡料以及胶水等,可以避免溢出的物料对引线框架110下表面大面积的覆盖和遮挡,保证引线框架110下表面的散热面积和散热能力。在后续的电镀工序中,镀层会将凹槽111填平,使该凹槽111不可见,避免影响产品外观及质量,提升产品的封装合格率。
图3示出了本实用新型第二实施例的封装结构的截面示意图,其与第一实施例图2a的不同之处在于,该第二实施例的封装结构为引脚式封装结构,金属片131在平行于芯片120的方向上并非止于塑封体140的侧面,而是继续向外延伸从塑封体140的侧面伸出,从而形成源极引脚134,具体可参见图4,金属片131的部分上表面从塑封体140的上表面露出,以增强散热能力,且金属片131还从塑封体140的侧面伸出以形成源极引脚134,类似地,金属片132也从塑封体140的侧面伸出,形成栅极引脚135。源极引脚134与栅极引脚135之间的间距d1例如为1.05mm~1.35mm。
图5和图6分别示出了本实用新型第三和第四实施例的封装结构的示意图,相比于图4所示的第二实施例,图5中的金属片131并非整体从塑封体140的侧面伸出,而是分成3个连接端,其最靠近金属片132的一个连接端从塑封体140侧面伸出形成源极引脚136。图6为靠近金属片132的两个连接端从塑封体140侧面伸出分别形成两个源极引脚136、137。可以理解的是,金属片131也可以分成2个或4个连接端等,也可以是远离金属片132的连接端从塑封体140的侧面伸出形成源极引脚134,本申请对此不做限制。
图7为本实用新型第五实施例的封装结构的示意图,该第五实施例与第一实施例的不同之处在于,与芯片栅极相连的金属片132并未从塑封体140的上表面露出,而是直接在塑封体140中延伸并从塑封体140的侧面伸出形成栅极引脚138,而相应的,与芯片源极相连的金属片131的部分上表面裸露于塑封体140的上表面用以散热并可兼做源极焊盘。
图8是本实用新型第一实施例封装结构中引线框架的拼板示意图;在实际生产过程中,该第一实施例封装结构的引线框架采用拼板设计实现批量生产,该引线框架拼板1100例如采用金属材料制成,包括阵列排布的多个引线框架单元F,每个引线框架单元F都具有一个引线框架110,引线框架110通过其侧边的连接筋112与相邻的引线框架单元F和/或拼板的边缘相连,引线框架110的上表面的中间位置设置有载片台,与载片台相对的引线框架110的下表面设置有凹槽111,凹槽111例如呈矩形环,其矩形环的形状和尺寸与载片台上贴装的芯片的尺寸形状相对应,进一步地,该凹槽111距离引线框架110边缘的距离d2例如为0.02mm~0.03mm。
图9是本实用新型第一实施例封装结构中金属片的拼板示意图;类似地,在实际生产过程中,该第一实施例封装结构的金属片也采用拼板设计实现批量生产,金属片拼板1300与引线框架拼版1100的排布方向和尺寸相对应,以实现匹配。优选地,金属片拼板1300的尺寸规格与引线框架拼版1100的尺寸规格完全对应,可实现整版匹配;金属片可采用金属铜,即铜片(CLIP),以获得低电阻和散热性好的效果。金属片拼板1300中包括阵列排布的多个金属片单元G,每个金属片单元G中都具有一对金属片131和132,金属片131的一端例如为与芯片120源极相连的源极连接区1311,金属片132的一端例如为与芯片120栅极相连的栅极连接区1321;金属片131的另一端和金属片132的另一端通过横筋139相连,并通过横筋139与相邻的金属片单元G和/或拼板边缘相连。金属片131和金属片132均位于横筋139的同一侧,金属片131、金属片132的厚度例如为0.55mm~0.70mm。
进一步地,如封装结构采用引脚式设计,参见图10所示的第五实施例封装结构中金属片的拼板,其与第一实施例基本类似,不同之处在于,在横筋139的另一侧,金属片132所对应的位置,沿金属片132的延伸方向设置有用于形成引脚138的栅极引脚片1381,引脚138可通过后续的折弯等工艺由栅极引脚片1381形成;类似的,如设置多个栅极引脚,可相应增加栅极引脚片的数量。
图11是本实用新型第一实施例封装结构中各部分连接的示意图;为了便于描述及各部分清晰可见,仅选取了拼板结构中的单个单元进行示例说明,引线框架拼版1100中的单个单元中包括引线框架110,引线框架110的上表面具有载片台113,通过焊锡(锡膏)作为连接材料,通过贴装机台将芯片120贴装于引线框架110的载片台113上,再在金属片131和金属片132的下表面与芯片对应的源极连接区、源极连接区涂设锡膏,将金属片拼板1300贴装于芯片120上方,并与芯片120的源极、栅极对应连接。进行回流焊,将锡膏熔化,实现芯片120与引线框架110,以及芯片120与金属片131、132的固定连接,且金属片131与芯片120的源极电连接,金属片132与芯片120的栅极电连接。将组合后的拼板置于模具中,形成塑封体140,并对塑封体140的上下表面进行打磨,使金属片131、132部分上表面从塑封体140的上表面裸露,引线框架110的下表面也从塑封体140的下表面露出。然后进行去飞边、电镀、切筋成型等步骤,形成单个的封装结构。进一步地,还可对露出塑封体140中的各金属面设置镀层,以增强其耐磨、抗腐蚀等性能。
本实用新型提供的封装结构,同时实现了防溢料且多面散热的低电阻小型封装结构,通过在引线框架的背面设置凹槽,并使引线框架的背面裸露于塑封体的下表面,不仅增强了该封装结构的散热能力,在进行塑封工序时,凹槽会防止回流的焊锡料、塑封料以及胶水溢流到引线框架的背面的散热区域(芯片所对的位置),避免影响产品的散热能力以及外观质量,提升产品的封装合格率。在后续的电镀工序中,镀锡会使该凹槽不可见,不影响外观。
进一步地,金属片的至少部分上表面也裸露于塑封体外侧,可进一步增强该封装结构的散热能力,该金属片还具有Z字形结构的加厚设计,芯片的源极、栅极通过金属片引出至封装结构的上表面,芯片的漏极通过引线框架引出至封装结构的下表面,增大了应用端与各电极的接触面积,可以减小该封装结构的电阻,以达到更高利用效率。该封装结构还具有贴片式、引脚式或贴片与引脚相组合的形式,可以满足不同应用场景的需求,可广泛应用于小型车载电源、车身域控回路、车灯、电动助力转向(EPS)等领域。
此外,本领域普通技术人员应当理解,在此提供的附图都是为了说明的目的,并且附图不一定是按比例绘制的。
同时,应当理解,示例实施例被提供,以使本公开是全面的,并将其范围充分传达给本领域技术人员。很多特定细节(例如特定部件、设备和方法的示例)被给出以提供对本公开的全面理解。本领域技术人员将明白,不需要采用特定细节,示例实施例可以以很多不同的形式被实施,并且示例实施例不应被理解为限制本公开的范围。在一些示例实施例中,众所周知的设备结构以及众所周知的技术没有详细描述。
当一元件或层被提及为在另一元件或层“上”、“被接合到”、“被连接到”或“被联接到”另一元件或层时,其可直接在另一元件或层上、被直接接合、连接或联接到另一元件或层,或者可存在中间元件或层。相比之下,当一元件被提及为“直接”在另一元件或层“上”、“直接被接合到”、“直接被连接到”或“直接被联接到”另一元件或层时,可不存在中间元件或层。用于描述元件之间关系的其它词语应该以相似方式被解释(例如,“之间”与“直接在之间”,“邻近”与“直接邻近”等)。如在此使用的,术语“和/或”包括一个或更多关联的所列项目中的任一或全部组合。
虽然术语第一、第二、第三等在此可被用于描述各个元件、部件、区域、层和/或区段,但是这些元件、部件、区域、层和/或区段不应该被这些术语限制。这些术语可仅用于将一个元件、部件、区域、层或区段与另一元件、区域、层或区段区分开。诸如“第一”、“第二”的术语和其它数值术语当在此使用时不意味着次序或顺序,除非上下文明确指出。因而,下面讨论的第一元件、部件、区域、层或区段可被称为第二元件、部件、区域、层或区段,而不背离示例实施例的教导。此外,在本实用新型的描述中,除非另有说明,“多个”的含义是两个或两个以上。
以上所述仅为本实用新型的优选实施例,并不用于限制本实用新型,对于本领域技术人员而言,本实用新型可以有各种改动和变化。凡在本实用新型的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。

Claims (14)

1.一种封装结构,其特征在于,包括:
引线框架,位于所述封装结构底部,所述引线框架的上表面具有至少一个载片台;
芯片,位于所述引线框架的载片台上;
金属片,位于所述芯片上,并与所述芯片电连接;
塑封体,包裹所述引线框架、所述芯片和所述金属片;
其中,所述引线框架的下表面设置有凹槽,所述金属片的至少部分上表面裸露于所述塑封体的上表面,所述引线框架的下表面裸露于所述塑封体的下表面。
2.根据权利要求1所述的封装结构,其特征在于,所述芯片的源极通过所述金属片引出至所述塑封体的上表面并至少部分露出于所述塑封体的上表面。
3.根据权利要求1所述的封装结构,其特征在于,所述芯片的漏极与所述引线框架相连,所述芯片的漏极通过所述引线框架引出至所述塑封体的下表面。
4.根据权利要求2所述的封装结构,其特征在于,与所述源极相连的所述金属片露出所述塑封体的上表面的部分向所述塑封体侧面延伸且未伸出所述塑封体侧面,形成至少一个源极焊盘;与栅极相连的所述金属片露出所述塑封体的上表面并向所述塑封体侧面延伸且未伸出所述塑封体侧面,形成栅极焊盘。
5.根据权利要求2所述的封装结构,其特征在于,与所述源极相连的所述金属片露出所述塑封体的上表面的部分向所述塑封体侧面延伸并伸出所述塑封体的侧面,形成至少一个源极引脚;与栅极相连的所述金属片露出所述塑封体的上表面并向所述塑封体侧面延伸且伸出所述塑封体侧面,形成栅极引脚。
6.根据权利要求2所述的封装结构,其特征在于,与所述源极相连的所述金属片露出所述塑封体的上表面的部分向所述塑封体侧面延伸且未伸出所述塑封体侧面,形成至少一个源极焊盘;与栅极相连的所述金属片从所述塑封体的内部向所述塑封体侧面延伸并伸出所述塑封体侧面,形成栅极引脚。
7.根据权利要求1所述的封装结构,其特征在于,所述金属片沿所述封装结构的厚度方向具有折弯,所述金属片的折弯的高度差为0.475mm~0.525mm。
8.根据权利要求1所述的封装结构,其特征在于,所述金属片裸露于所述塑封体的上表面的部分与所述塑封体的上表面齐平或凸出于所述塑封体的上表面0.08mm~0.12mm。
9.根据权利要求1所述的封装结构,其特征在于,所述引线框架的凹槽在所述引线框架的下表面呈环形设置。
10.根据权利要求9所述的封装结构,其特征在于,所述凹槽呈矩形环状,所述凹槽距离所述引线框架边缘的距离为0.02mm~0.03mm。
11.根据权利要求9所述的封装结构,其特征在于,所述凹槽的截面包括V形、弓形、矩形中的至少一种。
12.根据权利要求1所述的封装结构,其特征在于,所述金属片朝向所述芯片的一侧设置有凹槽。
13.根据权利要求1所述的封装结构,其特征在于,所述引线框架露出所述塑封体的下表面设置有镀层,所述镀层将所述引线框架的凹槽填平。
14.根据权利要求1所述的封装结构,其特征在于,所述金属片为铜片,所述铜片的厚度为0.55mm~0.70mm。
CN202222514428.0U 2022-09-22 2022-09-22 一种封装结构 Active CN218182210U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202222514428.0U CN218182210U (zh) 2022-09-22 2022-09-22 一种封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202222514428.0U CN218182210U (zh) 2022-09-22 2022-09-22 一种封装结构

Publications (1)

Publication Number Publication Date
CN218182210U true CN218182210U (zh) 2022-12-30

Family

ID=84626170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202222514428.0U Active CN218182210U (zh) 2022-09-22 2022-09-22 一种封装结构

Country Status (1)

Country Link
CN (1) CN218182210U (zh)

Similar Documents

Publication Publication Date Title
US7528414B2 (en) Light emitting diode package structure
EP2613372B1 (en) Light emitting device, and package array for light emitting device
US9966518B2 (en) Package substrate and LED flip chip package structure
JP5693194B2 (ja) 発光ダイオード
JP2009188187A (ja) 電子部品及びその製造方法
US9370093B2 (en) Wiring board and light emitting device using same
CN208819865U (zh) 开关管及其芯片组件
US8853933B2 (en) Light emitting device, and method for manufacturing circuit board
CN218182210U (zh) 一种封装结构
CN213150803U (zh) 一种半导体封装基板
CN212064498U (zh) 电路板
CN212033002U (zh) 一种qfn封装导热焊盘及具有其的qfn封装结构
JP2004259800A (ja) 配線基板
CN109314087A (zh) 电子模块、连接体的制造方法以及电子模块的制造方法
CN109873072B (zh) 发光装置、发光二极管封装结构及其制造方法
JP2020155623A (ja) 半導体装置
CN218677141U (zh) 功率模块
CN110858583B (zh) 发光二极管封装结构、及芯片承载座与其制造方法
CN213845260U (zh) 一种半导体散热结构
KR101217949B1 (ko) 반사형 발광 다이오드
JP2014150199A (ja) 発光装置及び照明装置
CN216202675U (zh) 照明设备
US11842951B2 (en) Semiconductor device for improving heat dissipation and mounting structure thereof
CN211238236U (zh) 一种高沾润性plus引线框架
CN210629970U (zh) 一种用于机顶盒的高密度线路板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant