CN217933825U - 一种半导体外延结构、led芯片 - Google Patents

Abstract

本实用新型提供了一种半导体外延结构、LED芯片，通过在有源层的表面依次设有空穴存储层、电子阻挡层以及空穴注入层，所述空穴存储层用于提高P型区域的空穴浓度，所述电子阻挡层用于阻挡电子在所述空穴存储层表面的纵向传输，所述空穴注入层用于提供空穴；且所述电子阻挡层的禁带宽度大于所述空穴注入层的禁带宽度，且所述空穴注入层的禁带宽度不小于所述空穴存储层的禁带宽度。从而，通过所述电子阻挡层提高导带势垒高度，从而减少电子溢流；并配合空穴存储层，在避免电子与空穴在非有源层区域进行复合发光的同时，通过空穴存储层的P型掺杂提供更多的空穴，进一步增加空穴在靠近有源层区域的储存及迁移，从而提高LED发光效率。

Description

一种半导体外延结构、LED芯片

技术领域

本实用新型涉及发光二极管领域，尤其涉及一种半导体外延结构、LED 芯片。

背景技术

发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。LED具有效率高、寿命长、体积小、功耗低等优点，可以应用于室内外白光照明、屏幕显示、背光源等领域。

外延片是LED制备过程中的初级成品。现有的LED外延片包括衬底、N型半导体层、有源层和P型半导体层。衬底用于为外延材料提供生长表面， N型半导体层用于提供进行复合发光的电子，P型半导体层用于提供进行复合发光的空穴，有源层用于进行电子和空穴的辐射复合发光。

III-V族氮化物由于其优异的物理和化学特性(禁带宽度大、击穿电场高、电子饱和迁移率高等)，在电学、光学领域受到广泛的关注与应用。然而现实应用中由于材料、结构以及工艺的限制，各类新兴LED产品大规模应用依旧存在许多问题，比如电子束缚不足导致的溢流严重；空穴注入效率低，限制了发光效率的进一步提升；大晶格失配带来的强极化场等等，这些都阻碍了载流子在有源区的高效复合，给LED大规模商业化带来了巨大的挑战。因此，减小电子泄露、增加空穴注入效率、削弱强极化电场、促进载流子在有源区的高效复合，成为提升LED发光效率的关键。

有鉴于此，本发明人专门设计了一种半导体外延结构、LED芯片，本案由此产生。

实用新型内容

本实用新型的目的在于提供一种半导体外延结构、LED芯片，以增加空穴在靠近有源层区域的储存，从而提升LED的发光效率。

为了实现上述目的，本实用新型采用的技术方案如下：

一种半导体外延结构，包括：

衬底；

在所述衬底表面依次堆叠的N型半导体层、有源层、空穴存储层、电子阻挡层以及空穴注入层；

其中，所述N型半导体层用于提供电子，所述空穴注入层用于提供空穴，所述有源层用于进行电子和空穴的辐射复合发光；

所述空穴存储层用于提高P型区域的空穴浓度；

所述电子阻挡层用于阻挡电子在所述空穴存储层表面的纵向传输；

所述电子阻挡层的禁带宽度大于所述空穴注入层的禁带宽度，且所述空穴注入层的禁带宽度不小于所述空穴存储层的禁带宽度。

优选地，所述空穴存储层包括若干个交替堆叠的P型掺杂半导体子层与非掺杂型半导体子层。

优选地，所述P型掺杂半导体子层的厚度为L1，所述非掺杂型半导体子层的厚度为L2，则L1≥3*L2。

优选地，所述空穴存储层、电子阻挡层均包括P型掺杂的半导体材料层，且空穴存储层的P型掺杂浓度为x，电子阻挡层的P型掺杂浓度为y，空穴注入层8的P型掺杂浓度为z，则x≥z＞y。

优选地，所述空穴注入层包括沿第一方向依次堆叠且P型掺杂浓度依次升高的第一掺杂层、第二掺杂层、第三掺杂层以及第四掺杂层；其中，所述第一方向垂直于所述衬底，并由所述衬底指向所述N型半导体层。

优选地，所述第一掺杂层的P型掺杂浓度小于所述电子阻挡层的P型掺杂浓度；所述第二掺杂层的局部区域的掺杂浓度高于所述电子阻挡层的掺杂浓度；所述第三掺杂层的掺杂浓度高于所述电子阻挡层的掺杂浓度；所述第四掺杂层的掺杂浓度分别高于所述空穴存储层、电子阻挡层的掺杂浓度。

优选地，所述第二掺杂层的P型掺杂浓度通过线性增加的方式而获得。

优选地，所述半导体外延结构作为GaN系发光二极管的外延结构，则所述N型半导体层、空穴注入层包括对应掺杂类型的氮化物层或者含铟氮化物层。

优选地，所述空穴存储层的生长温度低于所述电子阻挡层的生长温度。

本实用新型还提供了一种LED芯片，包括；

上述任一项所述的半导体外延结构；

N型电极，所述N型电极与所述N型半导体层形成欧姆接触；

P型电极，所述P型电极与所述P型半导体层形成欧姆接触。

经由上述的技术方案可知，本实用新型提供的LED外延结构，通过在有源层背离N型半导体层的一侧表面依次设有空穴存储层、电子阻挡层以及空穴注入层，所述空穴存储层用于提高P型区域的空穴浓度，所述电子阻挡层用于阻挡电子在所述空穴存储层表面的纵向传输，所述空穴注入层用于提供空穴；且所述电子阻挡层的禁带宽度大于所述空穴注入层的禁带宽度，且所述空穴注入层的禁带宽度不小于所述空穴存储层的禁带宽度。从而，通过所述电子阻挡层可提高导带势垒高度，从而减少电子溢流；并配合空穴存储层，在避免电子与空穴在非有源层区域进行复合发光的同时，通过空穴存储层的 P型掺杂提供更多的空穴，进一步增加空穴在靠近有源层区域的储存及迁移，从而提高LED发光效率。

其次，所述空穴存储层包括若干个交替堆叠的P型掺杂半导体子层与非掺杂型半导体子层；通过空穴存储层的P型掺杂提供更多的空穴，通过空穴存储层的非掺杂型半导体子层形成势阱，起到聚集空穴的作用，可更有效地避免在生长P型掺杂半导体子层时空穴的扩散。

然后，通过设置所述P型掺杂半导体子层的厚度为L1，所述非掺杂型半导体子层的厚度为L2，则L1≥3*L2。在使空穴充分聚焦于由所述非掺杂型半导体子层所形成的势阱内的同时，保证所述P型掺杂半导体子层可提供足够多的空穴。

进一步地，通过：所述空穴注入层包括沿第一方向依次堆叠且P型掺杂浓度依次升高的第一掺杂层、第二掺杂层、第三掺杂层以及第四掺杂层；其中，所述第一方向垂直于所述衬底，并由所述衬底指向所述N型半导体层。进一步地，所述第一掺杂层的P型掺杂浓度小于所述电子阻挡层的P型掺杂浓度；所述第二掺杂层的局部区域的掺杂浓度高于所述电子阻挡层的掺杂浓度；所述第三掺杂层的掺杂浓度高于所述电子阻挡层的掺杂浓度；所述第四掺杂层的掺杂浓度分别高于所述空穴存储层、电子阻挡层的掺杂浓度的设置。可实现电子阻挡层到P型半导体层的平滑过渡，以改善P型半导体层材料的生长质量，有利于提升晶体质量，削弱强极化电场带来的能带弯曲，从而达到提亮发光功率的目的。同时，通过第四掺杂层的高掺设置，可很好地实现半导体层的欧姆接触效果。

最后，通过设置所述空穴存储层的生长温度低于所述电子阻挡层的生长温度，低温生长空穴存储层，可避免电子阻挡层较高的生长温度所造成有源层中的铟原子析出，影响发光二极管的发光效率。

经由上述的技术方案可知，本实用新型提供的LED芯片，通过在上述的半导体外延结构的基础上获得，因此其具有上述半导体外延结构的有益效果的同时，其工艺制作简单便捷，便于生产化。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本实用新型实施例所提供的半导体外延结构的结构示意图；

图2为本实用新型实施例所提供的空穴存储层的结构示意图；

图3为本实用新型实施例所提供的空穴存储层、电子阻挡层以及空穴注入层的P型掺杂浓度沿生长方向的变化示意图；

图4为本实用新型另一实施例所提供的空穴存储层、电子阻挡层以及空穴注入层的P型掺杂浓度沿生长方向的变化示意图；

图5为本发明又一实施例所提供的空穴存储层、电子阻挡层以及空穴注入层的P型掺杂浓度沿生长方向的变化示意图；

图中符号说明：1、衬底，2、缓冲层，3、uGaN层，4、N型半导体层， 5、有源层，6、空穴存储层，7、电子阻挡层，8、空穴注入层。

具体实施方式

为使本实用新型的内容更加清晰，下面结合附图对本实用新型的内容作进一步说明。本实用新型不局限于该具体实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1所示，一种半导体外延结构，包括：

衬底1；

在衬底1表面依次堆叠的N型半导体层4、有源层5、空穴存储层6、电子阻挡层7以及空穴注入层8；

其中，N型半导体层4用于提供电子，空穴注入层8用于提供空穴，有源层5用于进行电子和空穴的辐射复合发光；

空穴存储层6用于提高P型区域的空穴浓度；

电子阻挡层7用于阻挡电子在空穴存储层6表面的纵向传输；

电子阻挡层7的禁带宽度大于空穴注入层8的禁带宽度，且空穴注入层8的禁带宽度不小于空穴存储层6的禁带宽度。

值得一提的是，衬底1的类型在本实施例的半导体外延结构不受限制，例如，衬底1可以是但不限于蓝宝石衬底1、硅衬底1等。另外，N型半导体层4、有源层5、空穴存储层6、电子阻挡层7以及空穴注入层8的具体材料类型在本实施例的半导体外延结构也可以不受限制，例如，N型半导体层 4可以是但不限于氮化镓层，相应地，空穴存储层6、电子阻挡层7以及空穴注入层8可以是但不限于氮化镓层。

本实用新型实施例中，如图2所示，空穴存储层6包括若干个交替堆叠的P型掺杂半导体子层61与非掺杂型半导体子层62。

本实用新型实施例中，P型掺杂半导体子层61的厚度为L1，非掺杂型半导体子层62的厚度为L2，则L1≥3*L2。

值得一提的是，P型掺杂半导体子层与非掺杂型半导体子层的厚度值及层数不受限制，只要满足上述关系，使空穴充分聚焦于非掺杂型半导体子层形成的势阱内的同时，保证P型掺杂半导体子层可提供足够多的空穴即可。

本实用新型实施例中，空穴存储层6、电子阻挡层7均包括P型掺杂的半导体材料层，如图3所示，空穴存储层6的P型掺杂浓度为x，电子阻挡层7的P型掺杂浓度为y，空穴注入层8的P型掺杂浓度为z，则x≥z＞y。

本实用新型实施例中，空穴注入层8包括沿第一方向依次堆叠且P型掺杂浓度z依次升高的第一掺杂层、第二掺杂层、第三掺杂层以及第四掺杂层；其中，第一方向垂直于衬底1，并由衬底1指向N型半导体层4。

进一步地，第一掺杂层的P型掺杂浓度z1小于电子阻挡层7的P型掺杂浓度y；第二掺杂层的局部区域掺杂浓度z2高于电子阻挡层7的掺杂浓度y；第三掺杂层的掺杂浓度z3高于电子阻挡层7的掺杂浓度y；第四掺杂层的掺杂浓度z4分别高于空穴存储层6、电子阻挡层7的掺杂浓度(x，y)。

本实用新型实施例中，第二掺杂层的P型掺杂浓度z2通过线性增加的方式而获得。

在本实用新型的其他实施例中，如图4、5所示，第二掺杂层的P型掺杂浓度z2还可通过曲线增加的方式而获得。

本实用新型实施例中，半导体外延结构作为GaN系发光二极管的外延结构，则N型半导体层4、空穴注入层8包括对应掺杂类型的氮化物层或者含铟氮化物层。进一步地，可在衬底1与N型半导体层4之间设有缓冲层2和 uGaN层3。

本实用新型实施例中，空穴存储层6的生长温度低于电子阻挡层7的生长温度。

本实用新型实施例还提供了一种半导体外延结构的制作方法，制作方法包括如下步骤：

步骤S01、提供一衬底1；

步骤S02、在衬底1表面依次生长N型半导体层4、有源层5、空穴存储层6、电子阻挡层7以及空穴注入层8；

其中，N型半导体层4用于提供电子，空穴注入层8用于提供空穴，有源层5用于进行电子和空穴的辐射复合发光；

空穴存储层6用于提高P型区域的空穴浓度；

电子阻挡层7用于阻挡电子在空穴存储层6表面的纵向传输；

电子阻挡层7的禁带宽度大于空穴注入层8的禁带宽度，且空穴注入层 8的禁带宽度不小于空穴存储层6的禁带宽度。

本实用新型实施例中，空穴存储层6包括若干个交替堆叠的P型掺杂半导体子层61与非掺杂型半导体子层62。

本实用新型实施例中，P型掺杂半导体子层的厚度为L1，非掺杂型半导体子层的厚度为L2，则L1≥3*L2。

本实用新型实施例中，空穴注入层8包括沿生长方向依次堆叠且P型掺杂浓度依次升高的第一掺杂层、第二掺杂层、第三掺杂层以及第四掺杂层。

进一步地，第一掺杂层的P型掺杂浓度小于电子阻挡层7的P型掺杂浓度；第二掺杂层的局部区域的掺杂浓度高于电子阻挡层7的掺杂浓度；第三掺杂层的掺杂浓度高于电子阻挡层7的掺杂浓度；第四掺杂层的掺杂浓度分别高于空穴存储层6、电子阻挡层7的掺杂浓度。

本实用新型实施例还提供了一种LED芯片，包括；

上述任一项的半导体外延结构；

N型电极，N型电极与N型半导体层4形成欧姆接触；

P型电极，P型电极与P型半导体层形成欧姆接触。

经由上述的技术方案可知，本实用新型提供的LED外延结构，通过在有源层5背离N型半导体层4的一侧表面依次设有空穴存储层6、电子阻挡层 7以及空穴注入层8，空穴存储层6用于提高P型区域的空穴浓度，电子阻挡层7用于阻挡电子在空穴存储层6表面的纵向传输，空穴注入层8用于提供空穴；且电子阻挡层7的禁带宽度大于空穴注入层8的禁带宽度，且空穴注入层8的禁带宽度不小于空穴存储层6的禁带宽度。从而，通过电子阻挡层7可提高导带势垒高度，从而减少电子溢流；并配合空穴存储层6，在避免电子与空穴在非有源层5区域进行复合发光的同时，通过空穴存储层6的 P型掺杂提供更多的空穴，进一步增加空穴在靠近有源层5区域的储存及迁移，从而提高LED发光效率。

其次，空穴存储层6包括若干个交替堆叠的P型掺杂半导体子层61与非掺杂型半导体子层62；通过空穴存储层6的P型掺杂提供更多的空穴，通过空穴存储层6的非掺杂型半导体子层62形成势阱，起到聚集空穴的作用，可更有效地避免在生长P型掺杂半导体子层时空穴的扩散。

然后，通过设置P型掺杂半导体子层的厚度为L1，非掺杂型半导体子层的厚度为L2，则L1≥3*L2。在使空穴充分聚焦于由非掺杂型半导体子层所形成的势阱内的同时，保证P型掺杂半导体子层可提供足够多的空穴。

进一步地，通过：空穴注入层8包括沿第一方向依次堆叠且P型掺杂浓度依次升高的第一掺杂层、第二掺杂层、第三掺杂层以及第四掺杂层；其中，第一方向垂直于衬底1，并由衬底1指向N型半导体层4。进一步地，第一掺杂层的P型掺杂浓度z1小于电子阻挡层7的P型掺杂浓度y；第二掺杂层的局部区域掺杂浓度z2高于电子阻挡层7的掺杂浓度y；第三掺杂层的掺杂浓度z3高于电子阻挡层7的掺杂浓度y；第四掺杂层的掺杂浓度z4分别高于空穴存储层6、电子阻挡层7的掺杂浓度(x，y)的设置。可实现电子阻挡层7到P型半导体层的平滑过渡，以改善P型半导体层材料的生长质量，有利于提升晶体质量，削弱强极化电场带来的能带弯曲，从而达到提亮发光功率的目的。同时，通过第四掺杂层的高掺设置，可很好地实现半导体层的欧姆接触效果。

最后，通过设置空穴存储层6的生长温度低于电子阻挡层7的生长温度，低温生长空穴存储层6，可避免电子阻挡层7较高的生长温度所造成有源层5 中的铟原子析出，影响发光二极管的发光效率。

经由上述的技术方案可知，本实用新型提供的半导体外延结构的制作方法，在实现上述半导体外延结构的有益效果的同时，其工艺制作简单便捷，便于生产化。

经由上述的技术方案可知，本实用新型提供的LED芯片，通过在上述的半导体外延结构的基础上获得，因此其具有上述半导体外延结构的有益效果的同时，其工艺制作简单便捷，便于生产化。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (5)

1.一种半导体外延结构，其特征在于，包括：

衬底；

在所述衬底表面依次堆叠的N型半导体层、有源层、空穴存储层、电子阻挡层以及空穴注入层；

其中，所述N型半导体层用于提供电子，所述空穴注入层用于提供空穴，所述有源层用于进行电子和空穴的辐射复合发光；

所述空穴存储层用于提高P型区域的空穴浓度；

所述电子阻挡层用于阻挡电子在所述空穴存储层表面的纵向传输；

所述电子阻挡层的禁带宽度大于所述空穴注入层的禁带宽度，且所述空穴注入层的禁带宽度不小于所述空穴存储层的禁带宽度。

2.根据权利要求1所述的半导体外延结构，其特征在于，所述空穴存储层包括若干个交替堆叠的P型掺杂半导体子层与非掺杂型半导体子层。

3.根据权利要求2所述的半导体外延结构，其特征在于，所述P型掺杂半导体子层的厚度为L1，所述非掺杂型半导体子层的厚度为L2，则L1≥3*L2。

4.根据权利要求1所述的半导体外延结构，其特征在于，所述半导体外延结构作为GaN系发光二极管的外延结构，则所述N型半导体层、空穴注入层包括对应掺杂类型的氮化物层或者含铟氮化物层。

5.一种LED芯片，其特征在于，包括；

权利要求1-4任一项所述的半导体外延结构；

N型电极，所述N型电极与所述N型半导体层形成欧姆接触；

P型电极，所述P型电极与所述P型半导体层形成欧姆接触。

Images