CN217933801U - 显示面板以及具备其的显示装置 - Google Patents

显示面板以及具备其的显示装置 Download PDF

Info

Publication number
CN217933801U
CN217933801U CN202221064412.8U CN202221064412U CN217933801U CN 217933801 U CN217933801 U CN 217933801U CN 202221064412 U CN202221064412 U CN 202221064412U CN 217933801 U CN217933801 U CN 217933801U
Authority
CN
China
Prior art keywords
electrode
pixel circuit
substrate
display element
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221064412.8U
Other languages
English (en)
Inventor
金贤贞
金广海
崔允眉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN217933801U publication Critical patent/CN217933801U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08148—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area protruding from the surface of the body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本实用新型为了配置组件的区域的分辨率得到改善的显示面板以及具备其的显示装置，提供一种显示面板，包括：基板，具有第一面以及与所述第一面相对的第二面；第一像素电路，配置于所述基板的所述第一面上；第一贯通电极，贯通所述基板而与所述第一像素电路连接；第一焊盘电极，配置于所述基板的所述第二面上，并与所述第一贯通电极连接；对电极，配置于所述基板的所述第一面上，并配置于所述第一像素电路上；第二贯通电极，贯通所述基板而与所述对电极连接；以及第二焊盘电极，配置于所述基板的所述第二面上，并与所述第二贯通电极连接。

Description

显示面板以及具备其的显示装置
技术领域
本实用新型涉及一种显示面板以及具备其的显示装置。
背景技术
显示装置是可视地显示数据的装置。显示装置也被用作移动电话等之类小型产品的显示器，也被用作电视机等之类大型产品的显示器。
这样的显示装置包括划分为显示区域和非显示区域的基板，在显示区域中栅极线和数据线相互绝缘而形成。多个像素区域界定于显示区域，分别配置于多个像素区域的像素为了向外部显示图像而从彼此交叉的栅极线以及数据线接收电信号来发光。在各像素区域(each pixel region or each of pixel regions(像素区域的每个))中配置薄膜晶体管以及与所述薄膜晶体管电连接的像素电极，在所述像素区域中共同配置对电极。在非显示区域中可以配置向显示区域内的像素传输电信号的各种布线、栅极驱动部以及能够连接数据驱动部和控制部的焊盘等。
近来，显示装置的用途正在多样化。另外，由于显示装置的厚度变薄且重量轻，其使用范围正在趋于广泛。随着显示装置的多样化应用，设计显示装置的形态可以有各种方法，另外，能够嫁接或连接到显示装置的功能正在增加。
实用新型内容
本实用新型用于解决各种问题，目的在于提供一种显示区域扩展成在配置作为电子要件的组件的区域中也能够显示图像的显示面板以及具备其的显示装置。然而，这样的课题为示例性的，本实用新型的范围并不限于此。
根据本实用新型的一方面，提供一种显示面板，包括：基板，具有第一面以及第二面；第一像素电路，配置于所述基板的所述第一面上；第一贯通电极，贯通所述基板而与所述第一像素电路连接；第一焊盘电极，配置于所述基板的所述第二面上，并与所述第一贯通电极连接；对电极，配置于所述基板的所述第一面上，并配置于所述第一像素电路上；第二贯通电极，贯通所述基板而与所述对电极连接；以及第二焊盘电极，配置于所述基板的所述第二面上，并与所述第二贯通电极连接。
根据一实施例，可以是，所述显示面板还包括：第一显示要件，配置于所述基板的所述第一面上，并与所述第一像素电路连接。
根据一实施例，可以是，所述显示面板还包括：第二像素电路，配置于所述基板的所述第一面上；以及第二显示要件，配置于所述基板的所述第一面上，并与所述第二像素电路连接，在所述基板中界定组件区域以及围绕所述组件区域的至少一部分的主区域，所述第一像素电路配置于所述组件区域或者所述主区域，所述第一显示要件、所述第一焊盘电极以及所述第二焊盘电极配置于所述组件区域，所述第二像素电路以及所述第二显示要件配置于所述主区域。
根据一实施例，可以是，当所述第一像素电路配置于所述组件区域时，所述第一像素电路和所述第一显示要件以及所述第二像素电路和所述第二显示要件分别彼此至少一部分重叠，当所述第一像素电路配置于所述主区域时，所述第一像素电路和所述第二显示要件彼此至少一部分重叠。
根据一实施例，可以是，所述显示面板还包括：第二像素电路，配置于所述基板的所述第一面上；以及第二显示要件，配置于所述基板的所述第一面上，并与所述第二像素电路连接，所述第一像素电路包括：第一驱动晶体管，控制流向所述第一焊盘电极的电流；第一扫描晶体管，响应第一扫描信号而将第一数据电压传输到所述第一驱动晶体管；以及第一存储电容器，具有第一电极以及连接于所述第一驱动晶体管的栅极的第二电极，所述第二像素电路包括：第二驱动晶体管，控制流向所述第二显示要件的电流；第二扫描晶体管，响应第二扫描信号而将第二数据电压传输到所述第二驱动晶体管；以及第二存储电容器，具有第三电极以及连接于所述第二驱动晶体管的栅极的第四电极。
根据一实施例，可以是，所述第一驱动晶体管的沟道的宽度相对于长度的比率小于所述第二驱动晶体管的沟道的宽度相对于长度的比率。
根据一实施例，可以是，所述显示面板还包括：连接线，向第一方向延伸而将所述第一贯通电极连接于所述第一像素电路。
根据本实用新型的另一方面，提供一种显示装置，包括：基板，具有第一面以及第二面；第一像素电路，配置于所述基板的所述第一面上；第一贯通电极，贯通所述基板而与所述第一像素电路连接；第一焊盘电极，配置于所述基板的所述第二面上，并与所述第一贯通电极连接；以及第一显示要件，配置于所述基板的所述第二面上，并与所述第一焊盘电极连接。
根据一实施例，可以是，所述显示装置还包括：对电极，配置于所述基板的所述第一面上，所述第一显示要件与所述对电极连接。
根据一实施例，可以是，所述显示装置还包括：第二贯通电极，贯通所述基板而与所述对电极连接；以及第二焊盘电极，配置于所述基板的所述第二面上，并与所述第二贯通电极连接，所述第一显示要件包括与所述第一焊盘电极连接的第一导电焊盘电极以及与所述第二焊盘电极连接的第二导电焊盘电极。
根据一实施例，可以是，所述显示装置还包括：第二显示要件，配置于所述基板的所述第一面上，并与所述第一像素电路连接。
根据一实施例，可以是，所述第一显示要件的发光层包含无机物，所述第二显示要件的发光层包含有机物。
根据一实施例，可以是，所述第一显示要件的发光面积小于所述第二显示要件的发光面积。
根据一实施例，可以是，所述第一显示要件以及所述第二显示要件分别构成为多个，多个所述第一显示要件以及多个所述第二显示要件沿着第一方向彼此交替配置。
根据一实施例，可以是，所述显示装置还包括：第二像素电路，配置于所述基板的所述第一面上；以及第二显示要件，配置于所述基板的所述第一面上，并与所述第二像素电路连接，所述第一像素电路包括：第一驱动晶体管，控制流向所述第一显示要件的电流；第一扫描晶体管，响应第一扫描信号而将第一数据电压传输到所述第一驱动晶体管；以及第一存储电容器，具有第一电极以及连接于所述第一驱动晶体管的栅极的第二电极，所述第二像素电路包括：第二驱动晶体管，控制流向所述第二显示要件的电流；第二扫描晶体管，响应第二扫描信号而将第二数据电压传输到所述第二驱动晶体管；以及第二存储电容器，具有第三电极以及连接于所述第二驱动晶体管的栅极的第四电极。
根据一实施例，可以是，所述第一驱动晶体管的沟道的宽度相对于长度的比率小于所述第二驱动晶体管的沟道的宽度相对于长度的比率。
根据一实施例，可以是，所述第一显示要件的发光层包含无机物，所述第二显示要件的发光层包含有机物。
根据一实施例，可以是，所述第一显示要件的发光面积小于所述第二显示要件的发光面积。
根据一实施例，可以是，在平面上，所述第一显示要件和所述第一像素电路彼此隔开配置。
根据一实施例，可以是，所述显示装置还包括：组件，配置于所述基板的所述第二面上，所述第一显示要件配置于所述基板和所述组件之间。
除了前述之外的其它方面、特征以及优点通过下面的用于实施实用新型的具体内容、权利要求书以及附图将变得明确。
这样的常规且具体的方面可以使用系统、方法、计算机程序或者任何系统、方法、计算机程序的组合来实施。
根据如上所述那样构成的本实用新型的一实施例，在与配置组件的区域对应的基板下方配置显示要件，从而能够实现配置组件的区域的分辨率得到改善的显示面板以及具备其的显示装置。当然，本实用新型的范围并不是因为这样的效果而被限定。
附图说明
图1是概要示出根据本实用新型的一实施例的显示装置的截面图。
图2是概要示出根据本实用新型的另一实施例的显示装置的截面图。
图3是概要示出根据本实用新型的一实施例的能够适用于显示面板的像素的等效电路图。
图4是概要示出根据本实用新型的一实施例的显示装置的适用例的立体图。
图5是概要示出图4的一部分的放大平面图。
图6是将图5的第一至第三像素分别沿着II-II'以及III-III'截取的示例性的截面图。
图7是将图5的第二像素以及第三像素沿着III-III'截取的示例性的截面图。
图8是概要示出图4的一部分的放大平面图。
图9是概要示出图4的一部分的放大平面图。
图10是将图9的第一至第三像素分别沿着IV-IV'以及V-V'截取的示例性的截面图。
图11是概要示出图4的一部分的放大平面图。
图12是将图11的第二像素以及第三像素沿着VI-VI'截取的示例性的截面图。
图13是概要示出图4的一部分的放大平面图。
图14是概要示出图4的一部分的放大平面图。
图15是概要示出图4的一部分的放大平面图。
(附图标记说明)
1、1'、1a、1a'、1c、1d：显示装置
10、10'、10a、10a'、10c、10d：显示面板
20：组件
100：基板
100a：基板的第一面
100b：基板的第二面
230：对电极
TE：贯通电极
TE1、TE2：第一以及第二贯通电极
PE：焊盘电极
PE1、PE2、PE3：第一至第三焊盘电极
PX：像素
PX1、PX2、PX3：第一至第三像素
PC：像素电路
PC1、PC2、PC3：第一至第三像素电路
DE：显示要件
DE1、DE2、DE3：第一至第三显示要件
具体实施方式
本实用新型可以施加各种变换，可以具有多种实施例，将特定实施例例示于附图并在详细的说明中进行详细说明。若参照与附图一起详细后述的实施例，则本实用新型的效果及特征以及实现它们的方法将变得明确。但是，本实用新型不限于以下公开的实施例，可以以多种形式实现。
以下，将参照所附的附图详细地说明本实用新型的实施例，当参照附图进行说明时，相同或对应的构成要件将赋予相同的附图标记，省略对此的重复说明。
在以下的实施例中，第一、第二等的用语不是限制性的含义，而是以将一个构成要件与其他构成要件区分开的目的使用。
在以下的实施例中，除非在文脉上明确表示不同，否则单数表达包括复数表达。
在以下的实施例中，包括或具有等的用语意指存在说明书中记载的特征或构成要件，并不预先排除附加一个以上的其他特征或构成要件的可能性。
在以下的实施例中，当说到膜、区域、构成要件等部分在其他部分之上或上时，不仅包括直接在其他部分之上的情况，也包括其中间介有其他膜、区域、构成要件等的情况。
在附图中，为了便于说明，可以放大或缩小构成要件的其尺寸。例如，由于附图中示出的各构成要件的尺寸以及厚度为了便于说明而任意示出，因此本实用新型不是必须限于此。
在某实施例可以不同地实现的情况下，特定的工艺顺序也可以与说明的顺序不同地执行。例如，连续说明的两工艺也可以实质上同时执行，可以以与说明的顺序相反的顺序进行。
在本说明书中，“A以及/或B”表示A、或B、或A和B的情况。另外，“A以及B中的至少一个”表示A、或B、或A和B的情况。
在以下的实施例中，当说到膜、区域、构成要件等连接时，包括膜、区域、构成要件直接连接的情况，或者/以及也包括在膜、区域、构成要件中间介有其他膜、区域、构成要件而间接连接的情况。例如，在本说明书中，当说到膜、区域、构成要件等电连接时，表示膜、区域、构成要件等直接电连接的情况，以及/或者在其中间介有其他膜、区域、构成要件等而间接电连接的情况。
x轴、y轴以及z轴不限于直角坐标系上的三个轴，可以解释为包括此的广含义。例如，x轴、y轴以及z轴也可以彼此正交，但是也可以指称彼此不正交的彼此不同的方向。
图1是概要示出根据本实用新型的一实施例的显示装置的截面图。
参照图1，显示装置1可以包括显示面板10以及显示要件DE。
显示面板10可以包括基板100、像素电路PC、绝缘层IL、贯通电极TE以及焊盘电极PE。
基板100可以具有第一面100a以及与第一面100a相对的第二面100b。基板100可以由玻璃、石英、高分子树脂等绝缘物质形成。基板100可以是刚性(rigid)基板或者可以弯曲(bending)、折叠(folding)、卷曲(rolling)等的柔性(flexible)基板。
在基板100的第一面100a上可以配置像素电路PC。像素电路PC可以如后述的图3所示那样包括至少一个晶体管以及存储电容器。例如，像素电路PC可以包括控制流向显示要件DE的电流的驱动晶体管。
在像素电路PC上可以配置绝缘层IL。绝缘层IL可以包含氧化硅(SiO2)、氮化硅(SiNX)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或者氧化锌(ZnO)等。作为另一例，绝缘层IL可以包含有机物质。例如，也可以包含BCB(Benzocyclobutene，苯并环丁烯)、聚酰亚胺(polyimide)、HMDSO(Hexamethyldisiloxane，六甲基二硅氧烷)、聚甲基丙烯酸甲酯(Polymethylmethacrylate，PMMA)或者聚苯乙烯(Polystyrene，PS)之类一般通用高分子、具有酚类基的高分子衍生物、丙烯酸类高分子、酰亚胺类高分子、芳基醚类高分子、酰胺类高分子、氟类高分子、对二甲苯类高分子、乙烯醇类高分子以及它们的混合物等。
在图1中示出为绝缘层IL配置于像素电路PC上，但作为另一实施例，绝缘层IL也可以配置于像素电路PC内。
贯通电极TE可以贯通基板100而与像素电路PC连接。贯通电极TE可以包含含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，并可以以包含上述的材料的多层或者单层形成。作为一例，贯通电极TE可以以Ti/Al/Ti的多层结构形成。
在基板100的第二面100b上可以配置焊盘电极PE。焊盘电极PE可以与贯通电极TE连接。焊盘电极PE可以通过贯通电极TE与像素电路PC连接。焊盘电极PE可以包含含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，并可以以包含上述的材料的多层或者单层形成。作为一例，焊盘电极PE可以以Ti/Al/Ti的多层结构形成。
贯通电极TE和焊盘电极PE可以是一体。焊盘电极PE的至少一部分可以埋入形成于基板100的孔中，埋入所述孔中的焊盘电极PE的至少一部分可以指称为贯通电极TE。
显示要件DE可以配置于基板100的第二面100b上。在显示要件DE和像素电路PC之间可以配置基板100。
显示要件DE可以包括发光层，所述发光层可以包含无机物或者有机物。显示要件DE可以是无机发光二极管(或者微型LED，m-LED)或者有机发光二极管(Organic LightEmitting Diode，OLED)。
显示要件DE可以与焊盘电极PE连接。显示要件DE的阳极可以连接于焊盘电极PE。显示要件DE可以通过焊盘电极PE以及贯通电极TE与像素电路PC连接。显示要件DE可以被像素电路PC驱动。
虽未在图1中示出，但是在显示要件DE的阴极可以施加特定电压。例如，在显示要件DE的阴极可以施加后述的图3中示出的第二驱动电压ELVSS。显示要件DE的阴极可以是被施加第二驱动电压ELVSS的公共电极。
图2是概要示出根据本实用新型的另一实施例的显示装置的截面图。
参照图2，显示装置1'可以包括显示面板10'以及显示要件DE'。
显示面板10'可以包括基板100、像素电路PC、绝缘层IL、对电极230、第一贯通电极TE1、第二贯通电极TE2、第一焊盘电极PE1以及第二焊盘电极PE2。
基板100可以具有第一面100a以及与第一面100a相对的第二面100b。在基板100的第一面100a上可以配置像素电路PC。在像素电路PC上可以配置绝缘层IL。
在绝缘层IL上可以配置对电极230。对电极230可以是透光性电极或者反射电极。在一些实施例中，对电极230可以是透明或者半透明电极，并可以由包含Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg以及它们的化合物的功函数小的金属薄膜形成。另外，在金属薄膜之上可以还配置ITO、IZO、ZnO或者In2O3等的TCO(transparent conductive oxide，透明导电氧化物)膜。
第一贯通电极TE1可以贯通基板100而与像素电路PC连接。第二贯通电极TE2可以贯通基板100而与对电极230连接。第一贯通电极TE1以及第二贯通电极TE2可以包含含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，并可以以包含上述的材料的多层或者单层形成。作为一例，第一贯通电极TE1以及第二贯通电极TE2可以以Ti/Al/Ti的多层结构形成。
在基板100的第二面100b上可以配置第一焊盘电极PE1以及第二焊盘电极PE2。可以是，第一焊盘电极PE1与第一贯通电极TE1连接，第二焊盘电极PE2与第二贯通电极TE2连接。可以是，第一焊盘电极PE1通过第一贯通电极TE1与像素电路PC连接，第二焊盘电极PE2通过第二贯通电极TE2与对电极230连接。
第一焊盘电极PE1以及第二焊盘电极PE2可以包含含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，并可以以包含上述的材料的多层或者单层形成。作为一例，第一焊盘电极PE1以及第二焊盘电极PE2可以以Ti/Al/Ti的多层结构形成。
第一贯通电极TE1和第一焊盘电极PE1可以是一体。第一焊盘电极PE1的至少一部分可以埋入形成于基板100的孔中，埋入所述孔中的第一焊盘电极PE1的至少一部分可以指称为第一贯通电极TE1。
第二贯通电极TE2和第二焊盘电极PE2可以是一体。第二焊盘电极PE2的至少一部分可以埋入形成于基板100的孔中，埋入所述孔中的第二焊盘电极PE2的至少一部分可以指称为第二贯通电极TE2。
显示要件DE'可以配置于基板100的第二面100b上。在显示要件DE'和像素电路PC之间可以配置基板100。显示要件DE'可以包括发光层，所述发光层可以包含无机物或者有机物。显示要件DE'可以是无机发光二极管(或者微型LED，m-LED)或者有机发光二极管。
可以是，显示要件DE'的一端连接于第一焊盘电极PE1，显示要件DE'的另一端连接于第二焊盘电极PE2。可以是，显示要件DE'的阳极连接于第一焊盘电极PE1，显示要件DE'的阴极连接于第二焊盘电极PE2。
可以是，显示要件DE'的一端(或者，阳极)通过第一焊盘电极PE1以及第一贯通电极TE1与像素电路PC连接，显示要件DE'的另一端(或者，阴极)通过第二焊盘电极PE2以及第二贯通电极TE2与对电极230连接。
图3是概要示出根据本实用新型的一实施例的能够适用于显示面板的像素的等效电路图。
参照图3，像素PX可以包括连接于扫描线SL和数据线DL的像素电路PC以及连接于像素电路PC的显示要件DE。显示要件DE的阴极可以是被施加第二驱动电压ELVSS的公共电极。可以是，图3的像素电路PC与图1以及图2的像素电路PC相对应，图3的显示要件DE与图1的显示要件DE以及图2的显示要件DE'相对应。
像素电路PC可以包括第一晶体管T1、第二晶体管T2以及存储电容器Cst。
可以是，第一晶体管T1是根据栅极-源极电压来确定漏极电流的大小的驱动晶体管，第二晶体管T2是根据栅极-源极电压，实质上栅极电压来导通/截止的开关晶体管。第一晶体管T1以及第二晶体管T2可以由薄膜晶体管形成。
可以是，第一晶体管T1指称为驱动晶体管，第二晶体管T2指称为扫描晶体管。
存储电容器Cst可以连接于电源线PL和驱动晶体管T1的栅极之间。存储电容器Cst可以具有连接于电源线PL的第二电极CE2以及连接于驱动晶体管T1的栅极的第一电极CE1。存储电容器Cst可以存储相当于从扫描晶体管T2接收的电压和供应于电源线PL的第一驱动电压ELVDD之差的电压。
驱动晶体管T1可以根据栅极-源极电压控制从电源线PL流向显示要件DE的驱动电流Id的大小。显示要件DE可以通过驱动电流Id发出具有预定的亮度的光。驱动晶体管T1可以具有连接于存储电容器Cst的第一电极CE1的栅极、连接于电源线PL的源极、连接于显示要件DE的漏极。
扫描晶体管T2可以响应扫描信号Sn而将数据电压Dm传输到驱动晶体管T1的栅极。扫描晶体管T2可以具有连接于扫描线SL的栅极、连接于数据线DL的源极以及连接于驱动晶体管T1的栅极的漏极。
在图3中说明了像素电路PC包括2个晶体管以及1个存储电容器的情况，但本实用新型不限于此。例如，像素电路PC可以包括3个以上晶体管及/或2个以上存储电容器。作为一实施例，像素电路PC可以包括7个晶体管以及1个存储电容器。
图4是概要示出根据本实用新型的一实施例的显示装置的适用例的立体图。
参照图4，显示装置1a可以包括显示区域DA和显示区域DA外侧的周边区域PA。显示区域DA可以包括组件区域CA和将组件区域CA至少局部围绕的主区域MA。组件区域CA和主区域MA各自可以个别地或者一起显示图像。周边区域PA可以是未配置显示要件的一种非显示区域。显示区域DA可以被周边区域PA整体围绕。
图4示出在主区域MA内设置一个组件区域CA。作为另一实施例，显示装置1a可以具有2个以上组件区域CA，多个组件区域CA的形状以及大小可以彼此不同。当从大致垂直于显示装置1a的上面的方向观察时，组件区域CA的形状可以具有圆形、椭圆形、四边形等多边形、星状或者钻石形状等各种形状。而且，在图4中示出为当从大致垂直于显示装置1a的上面的方向观察时在具有大致四边形形状的主区域MA的(+y方向)上侧中央配置组件区域CA，但组件区域CA也可以配置于四边形主区域MA的一侧，例如右上侧或者左上侧。
显示装置1a可以利用配置于显示区域DA的多个像素PX提供图像。显示装置1a可以利用配置于主区域MA的多个第一像素PX1和配置于组件区域CA的多个第二像素PX2以及多个第三像素PX3提供图像。
第一像素PX1、第二像素PX2以及第三像素PX3各自可以具备显示要件。各像素PX可以通过显示要件发出例如红色、绿色、蓝色或者白色的光。各像素PX意指分别发出彼此不同颜色的光的子像素(Sub-Pixel)，各像素PX可以是例如红色子像素、绿色子像素以及蓝色子像素中的一个。
在一实施例中，第三像素PX3可以具有前述的图1或者图2中示出的显示装置1、1'的结构。即，第三像素PX3的显示要件可以配置于显示面板的下方，并通过贯通显示面板的基板的贯通电极与像素电路连接。关于此，将在图6中更详细地说明。
在一实施例中，第一像素PX1、第二像素PX2以及第三像素PX3各自可以具备彼此不同种类的显示要件。例如，可以是，第一像素PX1以及第二像素PX2各自作为显示要件包括有机发光二极管，第三像素PX3各自作为显示要件包括无机发光二极管。换句话说，可以是，第一像素PX1以及第二像素PX2各自的显示要件的发光层包含有机物，第三像素PX3各自的显示要件的发光层包含无机物。
在另一实施例中，第一像素PX1、第二像素PX2以及第三像素PX3各自可以具备相同种类的显示要件。例如，第一像素PX1、第二像素PX2以及第三像素PX3各自可以作为显示要件包括有机发光二极管或者无机发光二极管。
在一实施例中，每单位面积第二像素PX2的数量可以少于每单位面积第一像素PX1的数量。每单位面积第三像素PX3的数量可以少于每单位面积第一像素PX1的数量。
每单位面积第二像素PX2以及第三像素PX3的数量可以少于每单位面积第一像素PX1的数量。在组件区域CA中未配置第二像素PX2以及第三像素PX3的区域中可以透过光及/或音响。
另外，虽然每单位面积第二像素PX2的数量以及每单位面积第三像素PX3的数量分别少于每单位面积第一像素PX1的数量，但在组件区域CA中全部配置第二像素PX2以及第三像素PX3，从而能够改善组件区域CA中显示的图像的分辨率和主区域MA中显示的图像的分辨率差异。
在一实施例中，第三像素PX3的尺寸可以小于第二像素PX2的尺寸。每单位面积第三像素PX3所占的空间可以小于每单位面积第二像素PX2所占的空间。如此，由于每单位面积第三像素PX3所占的空间小，能够确保组件区域CA中的光及/或音响的透过率。
可以是，第二像素PX2包括有机发光二极管，第三像素PX3包括无机发光二极管。在这种情况下，即使第三像素PX3小于第二像素PX2，第三像素PX3也可以发出与第二像素PX2相同的亮度的光。
在根据本实用新型的一实施例的显示装置1a的情况下，当通过组件区域CA使光透过时，透光率可以是约10％以上，更优选为40％以上，或者25％以上，或者50％以上，或者85％以上，或者90％以上。
在组件区域CA中，如参照图6后述那样，可以对应于组件区域CA，在显示面板的下方配置作为电子要件的组件20。组件20也可以作为利用红外线或者可见光等的相机，具备拍摄元件。或者，组件20可以是太阳能电池、闪光灯(flash)、照度传感器、接近传感器、虹膜传感器。或者，组件20也可以具有接收音响的功能。
图5是概要示出图4的一部分Ia的放大平面图。
参照图5，显示装置1a(图4)可以包括配置于主区域MA的第一像素PX1以及配置于组件区域CA的第二像素PX2以及第三像素PX3。
可以是，各个第一像素PX1包括第一像素电路PC1以及第一显示要件DE1，各个第二像素PX2包括第二像素电路PC2以及第二显示要件DE2，各个第三像素PX3包括第二像素电路PC2以及第三显示要件DE3。第二像素PX2和第三像素PX3可以共享第二像素电路PC2。
可以是，第一显示要件DE1被第一像素电路PC1驱动，第二显示要件DE2和第三显示要件DE3被第二像素电路PC2同时驱动。
在图5中示出为第三显示要件DE3连接于配置在与第三显示要件DE3相同的列的第二像素电路PC2，但作为另一实施例，第三显示要件DE3也可以连接于配置在与第三显示要件DE3相同的行的第二像素电路PC2。
另外，在图5中示出为第三显示要件DE3分别与第二像素电路PC2连接，但作为另一实施例，第三显示要件DE3也可以分别与第一像素电路PC1连接。作为又另一实施例，也可以是，第三显示要件DE3中的一部分与第一像素电路PC1连接，另一部分与第二像素电路PC2连接。
可以是，第一像素电路PC1和第一显示要件DE1彼此至少一部分重叠，第二像素电路PC2和第二显示要件DE2彼此至少一部分重叠。第二像素电路PC2和第三显示要件DE3可以彼此不重叠。换句话说，在平面上，第二像素电路PC2和第三显示要件DE3可以彼此隔开配置。
在图5中将第一像素电路PC1、第一显示要件DE1、第二像素电路PC2、第二显示要件DE2以及第三显示要件DE3各自的平面形状示出为矩形，但第一像素电路PC1、第一显示要件DE1、第二像素电路PC2、第二显示要件DE2以及第三显示要件DE3各自的平面形状可以以钻石形状、圆形、椭圆形、多边形等多样地变形。
另外，在图5中示出为第二像素电路PC2配置于组件区域CA，但作为另一实施例，第二像素电路PC2也可以配置于主区域MA。关于此，在图9中进行后述。
在一实施例中，如图5所示，第三显示要件DE3的发光区域可以小于第二显示要件DE2的发光区域。第一显示要件DE1的发光区域可以小于第二显示要件DE2的发光区域。
第一显示要件DE1可以沿着第一方向(例如，±x方向)以及第二方向(例如，±y方向)排列。第二显示要件DE2和第三显示要件DE3可以沿着第一方向(例如，±x方向)彼此交替地配置。第二显示要件DE2和第三显示要件DE3可以沿着第二方向(例如，±y方向)彼此交替地配置。
另一方面，可以是，组件区域CA中配置有第二显示要件DE2的区域指称为第一区域AR1，除第一区域AR1之外的剩余区域指称为第二区域AR2。第二像素电路PC2以及第二显示要件DE2彼此重叠地配置于第一区域AR1，发光区域(或者，尺寸)小的第三显示要件DE3配置于第二区域AR2，因此第二区域AR2的每单位面积平均透过率可以大于第一区域AR1的每单位面积平均透过率。
如此，将发光区域(或者，尺寸)小的第三显示要件DE3配置于组件区域CA，从而能够在确保组件区域CA的透射率的同时，改善组件区域CA中显示的图像的分辨率和主区域MA中显示的图像的分辨率差异。
图6是将图5的第一至第三像素分别沿着II-II'以及III-III'截取的示例性的截面图。
参照图6，显示装置1a可以包括显示面板10a、第三显示要件DE3以及组件20。可以是，组件20配置于显示面板10a下方，第三显示要件DE3配置于显示面板10a和组件20之间。
显示面板10a可以包括配置于主区域MA的第一显示要件DE1和第一像素电路PC1以及配置于组件区域CA的第二显示要件DE2和第二像素电路PC2。显示面板10a可以包括配置于组件区域CA的第一贯通电极TE1、第二贯通电极TE2、第一焊盘电极PE1以及第二焊盘电极PE2。
第一像素电路PC1以及第二像素电路PC2可以配置于基板100的第一面100a上。第一显示要件DE1可以配置于第一像素电路PC1上，并与第一像素电路PC1连接。第二显示要件DE2可以配置于第二像素电路PC2上，并与第二像素电路PC2连接。第三显示要件DE3可以配置于基板100的第二面100b上，并与第二像素电路PC2连接。
例如，如图6所示，第二显示要件DE2和第三显示要件DE3可以与连接于第二像素电路PC2的连接线CL连接。第二像素电路PC2可以同时驱动第二显示要件DE2和第三显示要件DE3。
第一像素电路PC1以及第二像素电路PC2可以如前述的图3中示出那样包括至少一个晶体管以及存储电容器。例如，可以是，第一像素电路PC1包括控制流向第一显示要件DE1的电流的第一驱动晶体管，第二像素电路PC2包括控制流向第二显示要件DE2以及第三显示要件DE3的电流的第二驱动晶体管。所述至少一个晶体管可以由薄膜晶体管形成。
可以是，第一像素电路PC1和第一显示要件DE1彼此至少一部分重叠，第二像素电路PC2和第二显示要件DE2彼此至少一部分重叠。第二像素电路PC2和第三显示要件DE3可以彼此不重叠。
第一显示要件DE1、第二显示要件DE2以及第三显示要件DE3各自的发光层可以包含彼此不同的物质。例如，可以是，第一显示要件DE1以及第二显示要件DE2各自的发光层包含有机物，第三显示要件DE3的发光层包含无机物。
第一贯通电极TE1可以贯通基板100而与第二像素电路PC2连接。第一贯通电极TE1可以通过向第二方向(例如，±y方向)延伸的连接线CL与第二像素电路PC2连接。第二贯通电极TE2可以贯通基板100而与对电极230连接。
在基板100的第二面100b上可以配置第一焊盘电极PE1以及第二焊盘电极PE2。可以是，第一焊盘电极PE1与第一贯通电极TE1连接，第二焊盘电极PE2与第二贯通电极TE2连接。可以是，第一焊盘电极PE1通过第一贯通电极TE1与第二像素电路PC2连接，第二焊盘电极PE2通过第二贯通电极TE2与对电极230连接。
第一贯通电极TE1和第一焊盘电极PE1可以是一体。第一焊盘电极PE1的至少一部分可以埋入形成于基板100的孔中，埋入所述孔中的第一焊盘电极PE1的至少一部分可以指称为第一贯通电极TE1。虽然以第一贯通电极TE1和第一焊盘电极PE1为基准进行了说明，但可以同样地还适用于第二贯通电极TE2和第二焊盘电极PE2。
第三显示要件DE3可以包括第一导电焊盘电极240、中间层250以及第二导电焊盘电极260。可以是，第一导电焊盘电极240与第一焊盘电极PE1连接，第二导电焊盘电极260与第二焊盘电极PE2连接。中间层250的两末端可以分别连接于第一导电焊盘电极240和第二导电焊盘电极260。
中间层250可以包括第一半导体层251、第二半导体层253以及第一半导体层251和第二半导体层253之间的发光层252。
第一半导体层251可以例如以p型半导体层来实现。p型半导体层可以选自具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体材料，例如GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN等中，并可以掺杂Mg、Zn、Ca、Sr、Ba等p型掺杂物。第一半导体层251可以通过第一导电焊盘电极240接通于第二像素电路PC2。
第二半导体层253可以例如包括n型半导体而形成。n型半导体可以选自具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体材料，例如GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN等中，并可以掺杂Si、Ge、Sn等n型掺杂物。第二半导体层253可以通过第二导电焊盘电极260接通于对电极230。本实用新型不限于此，作为另一实施例，可以是，第一半导体层251包括n型半导体层，第二半导体层253包括p型半导体层。
发光层252可以电子和空穴随着向电子和空穴复合的区域复合而跃迁到低能级，并发出具有与其相应的波长的光(例，蓝色光)。发光层252可以包含具有例如InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体材料而形成，并可以以单个量子阱结构或者多重量子阱结构(MQW；Multi Quantum Well)形成。另外，也可以包括量子线(Quantumwire)结构或者量子点(Quantum dot)结构。
在一实施例中，第一导电焊盘电极240和第二导电焊盘电极260可以沿着第二方向(±y方向)彼此并排配置。与第一导电焊盘电极240以及第二导电焊盘电极260分别连接的第一焊盘电极PE1以及第二焊盘电极PE2也可以沿着第二方向(±y方向)彼此并排配置。第一焊盘电极PE1以及第二焊盘电极PE2可以配置于相同的层上。换句话说，第三显示要件DE3可以是水平型或者折叠型发光二极管。
在图6中示出为第一导电焊盘电极240和第二导电焊盘电极260沿着第二方向(±y方向)彼此并排配置，但作为另一实施例，第一导电焊盘电极240和第二导电焊盘电极260可以以中间层250为中心位于彼此相反侧。关于此，在图7中进行后述。
以下，参照图6将包括在显示面板10a中的结构按照层叠结构更详细地说明。
基板100可以包含玻璃或者高分子树脂。高分子树脂可以包含聚醚砜(polyethersulfone)、聚丙烯酸酯(polyacrylate)、聚醚酰亚胺(polyetherimide)、聚萘二甲酸乙二醇酯(polyethylene naphthalate)、聚对苯二甲酸乙二醇酯(polyethyleneterephthalate)、聚苯硫醚(polyphenylene sulfide)、聚芳酯(polyarylate)、聚酰亚胺(polyimide)、聚碳酸酯(polycarbonate)或者醋酸丙酸纤维素(cellulose acetatepropionate)等。包含高分子树脂的基板100可以具有柔性、卷曲或者弯曲特性。基板100可以是包括包含前述的高分子树脂的层以及无机层(未图示)的多层结构。
缓冲层111可以减少或者阻断异物、湿气或者外部空气渗透到基板100的下方，并可以在基板100上提供平坦面。缓冲层111可以包含氧化物或者氮化物之类无机物，或者有机物，或者有机无机复合物，并可以由无机物和有机物的单层或者多层结构形成。
在基板100和缓冲层111之间可以还包括阻挡层(未图示)。阻挡层可以起到防止或最小化来自基板100等的杂质向激活层Act渗透的作用。阻挡层可以包含氧化物或者氮化物之类无机物或者有机物或者有机无机复合物，并可以由无机物和有机物的单层或者多层结构形成。
在缓冲层111上可以配置激活层Act。激活层Act可以包含非晶硅或者多晶硅。作为另一实施例，激活层Act可以包含选自包括铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)以及锌(Zn)的组中的至少一种物质的氧化物。
激活层Act可以包括沟道区域和配置于所述沟道区域两侧的源极区域以及漏极区域。激活层Act可以以单层或者多层构成。
在基板100上可以层叠配置第一栅极绝缘层113以及第二栅极绝缘层115以覆盖激活层Act。第一栅极绝缘层113以及第二栅极绝缘层115可以包含氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或者氧化锌(ZnO)等。
在第一栅极绝缘层113上可以配置栅极电极G以与激活层Act至少一部分重叠。栅极电极G可以包含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等，并由单层或者多层形成。作为一例，栅极电极G可以是Mo的单层。
在图6中示出为栅极电极G配置于第一栅极绝缘层113上面，但作为另一实施例，栅极电极G可以配置于第二栅极绝缘层115上面。
在一实施例中，存储电容器Cst可以用第一电极CE1以及第二电极CE2配置，并且如图6所示那样与薄膜晶体管TFT重叠。例如，薄膜晶体管TFT的栅极电极G可以执行作为存储电容器Cst的第一电极CE1的功能。与此不同地，存储电容器Cst也可以与薄膜晶体管TFT不重叠，而单独存在。
存储电容器Cst的第二电极CE2隔着第二栅极绝缘层115与第一电极CE1重叠，并形成电容。在此情况下，第二栅极绝缘层115可以起到存储电容器Cst的电介质层的功能。
在第二栅极绝缘层115上可以配置存储电容器Cst的第二电极CE2。存储电容器Cst的第二电极CE2可以包含含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，并以包含上述的材料的多层或者单层形成。
在第二栅极绝缘层115上可以配置层间绝缘层117以覆盖存储电容器Cst的第二电极CE2。层间绝缘层117可以包含氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或者氧化锌(ZnO)等。
在层间绝缘层117上方可以配置源极电极及/或漏极电极以及连接线CL。
源极电极、漏极电极以及连接线CL可以包含含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，并以包含上述的材料的多层或者单层形成。作为一例，源极电极、漏极电极以及连接线CL可以以Ti/Al/Ti的多层结构形成。源极电极、漏极电极以及连接线CL可以通过接触孔接通于激活层Act。
源极电极，漏极电极以及连接线CL可以用无机保护层(未图示)覆盖。无机保护层可以是氮化硅(SiNx)和氧化硅(SiOx)的单膜或者多层膜。无机保护层可以是为了覆盖并保护配置于层间绝缘层117上的一部分布线而导入的。
在图6中示出为连接线CL配置于层间绝缘层117上，但作为另一实施例，连接线CL可以配置于缓冲层111上而以与激活层Act相同的物质形成。作为又另一实施例，连接线CL也可以配置于第一栅极绝缘层113上而以与栅极电极G相同的物质形成或者配置于第二栅极绝缘层115上而以与存储电容器Cst的第二电极CE2相同的物质形成。
在一实施例中，连接线CL可以以透明的导电物质配置。例如，连接线CL可以以透明的导电氧化物(transparent conducting oxide，TCO)配置。连接线CL可以包含氧化铟锡(ITO；indium tin oxide)、氧化铟锌(IZO；indium zinc oxide)、氧化锌(ZnO；zincoxide)、氧化铟(In2O3；indium oxide)、氧化铟镓(IGO；indium gallium oxide)或者氧化铝锌(AZO；aluminum zinc oxide)之类导电氧化物。
配置平坦化层119以覆盖源极电极、漏极电极以及连接线CL，平坦化层119包括用于分别连接第一像素电路PC1和第一像素电极210a以及第二像素电路PC2和第二像素电极210b的接触孔。
平坦化层119可以是由有机物质构成的膜以单层或者多层形成，并提供平坦的上面。这样的平坦化层119可以包含BCB(Benzocyclobutene)、聚酰亚胺(polyimide)、HMDSO(Hexamethyldisiloxane)、聚甲基丙烯酸甲酯(Polymethylmethacrylate，PMMA)或者聚苯乙烯(Polystyrene，PS)之类一般通用高分子、具有酚类基的高分子衍生物、丙烯酸类高分子、酰亚胺类高分子、芳基醚类高分子、酰胺类高分子、氟类高分子、对二甲苯类高分子、乙烯醇类高分子以及它们的混合物等。
在平坦化层119上可以配置第一显示要件DE1以及第二显示要件DE2。可以是，第一显示要件DE1包括第一像素电极210a、包括有机发光层的第一中间层220a以及对电极230，第二显示要件DE2包括第二像素电极210b、包括有机发光层的第二中间层220b以及对电极230。第一显示要件DE1以及第二显示要件DE2可以各自通过形成于平坦化层119的接触孔与第一像素电路PC1以及第二像素电路PC2连接。
第一像素电极210a可以是(半)透光性电极或者反射电极。在一些实施例中，第一像素电极210a可以具备由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr以及它们的化合物等形成的反射层、形成于反射层上的透明或者半透明电极层。透明或者半透明电极层可以具备选自包括氧化铟锡(ITO；indium tin oxide)、氧化铟锌(IZO；indium zinc oxide)、氧化锌(ZnO；zinc oxide)、氧化铟(In2O3；indium oxide)、氧化铟镓(IGO；indium gallium oxide)以及氧化铝锌(AZO；aluminum zinc oxide)的组中的至少一种。在一些实施例中，第一像素电极210a可以配置为ITO/Ag/ITO。虽然以第一像素电极210a为基准进行了说明，但可以同样地还适用于第二像素电极210b。
在基板100的显示区域DA(图4)中，在平坦化层119上可以配置像素界定膜121。像素界定膜121可以具备覆盖第一像素电极210a的边缘且暴露第一像素电极210a的中央部的开口。像素界定膜121可以具备覆盖第二像素电极210b的边缘且暴露第二像素电极210b的中央部的开口。
像素界定膜121通过增加第一像素电极210a的边缘和第一像素电极210a上方的对电极230之间的距离，能够起到防止第一像素电极210a的边缘处产生电弧等的作用。虽然以第一像素电极210a为基准进行了说明，但可以同样的还适用于第二像素电极210b。
像素界定膜121可以用选自由聚酰亚胺、聚酰胺(Polyamide)、丙烯酸树脂、苯并环丁烯以及酚树脂组成的组中的一种以上有机绝缘物质通过旋涂等方法形成。
在一实施例中，如图6所示，配置于基板100的第一面100a上的绝缘层的一部分可以被去除而暴露与组件区域CA相对应的基板100的一部分。随着与组件区域CA相对应的绝缘层的一部分被去除，能够改善组件区域CA的透过率。
在图6中示出为与组件区域CA相对应的绝缘层的一部分被去除，但作为另一实施例，可以去除绝缘层中的至少一个的一部分。作为又另一实施例，如后述的图10所示，也可以不去除绝缘层的一部分。
第一中间层220a可以配置于通过像素界定膜121形成的开口内，并包括有机发光层。有机发光层可以包含含有发出红色、绿色、蓝色或者白色的光的荧光或者磷光物质的有机物。有机发光层可以是低分子有机物或者高分子有机物，并在有机发光层之下以及之上可以选择性地还配置空穴传输层(HTL；hole transport layer)、空穴注入层(HIL；holeinjection layer)、电子传输层(ETL；electron transport layer)或者电子注入层(EIL；electron injection layer)等之类功能层。虽然以第一中间层220a为基准进行了说明，但可以同样地还适用于第二中间层220b。
对电极230可以是透光性电极或者反射电极。在一些实施例中，对电极230可以是透明或者半透明电极，并可以由包含Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg以及它们的混合物的功函数小的金属薄膜形成。另外，在金属薄膜之上可以还配置ITO、IZO、ZnO或者In2O3等的TCO(transparent conductive oxide，透明导电氧化物)膜。对电极230可以跨显示区域DA而配置，并配置于第一中间层220a和第二中间层220b以及像素界定膜121的上方。对电极230可以在多个显示要件中一体地形成并与多个像素电极相对应。
由于包括有机发光层的第一显示要件DE1以及第二显示要件DE2容易被来自外部的水分或氧气损坏，封装层(未图示)可以将这样的第一显示要件DE1以及第二显示要件DE2覆盖而将其保护。封装层可以覆盖显示区域DA且延伸至周边区域PA(图4)的至少一部分。这样的封装层可以包括第一无机封装层、有机封装层以及第二无机封装层。
图7是将图5的第二像素以及第三像素沿着III-III'截取的示例性的截面图。图7作为图6的变形实施例，在第三显示要件的结构上存在区别。以下，用图6的说明代替重复的内容，并以区别点为主进行说明。
参照图7，与前述的图6不同地，可以省略第二贯通电极TE2和第二焊盘电极PE2。代替地，在组件20上可以配置第三焊盘电极PE3。第三焊盘电极PE3可以与对电极230连接。例如，第三焊盘电极PE3可以通过贯通电极与对电极230连接。或者，第三焊盘电极PE3可以配置于显示装置1a(图4)的周边区域PA(图4)，并与连接于对电极230的外围布线或者外围电路连接。
第三显示要件DE3可以如图6中前述那样包括第一导电焊盘电极240、中间层250以及第二导电焊盘电极260。可以是，第一导电焊盘电极240与第一焊盘电极PE1连接，第二导电焊盘电极260与第二焊盘电极PE2连接。中间层250可以配置于第一导电焊盘电极240和第二导电焊盘电极260之间。第一导电焊盘电极240和第二导电焊盘电极260可以以中间层250为中心位于彼此相反侧。
中间层250可以包括第一半导体层251、第二半导体层253以及第一半导体层251和第二半导体层253之间的发光层252。可以是，第一半导体层251通过第一导电焊盘电极240以及第一焊盘电极PE1接通于第二像素电路PC2，第二半导体层253通过第二导电焊盘电极260以及第三焊盘电极PE3接通于对电极230。
图8是概要示出图4的一部分Ib的放大平面图。
参照图8，3个第二像素PX2可以配置于组件区域CA的第一区域AR1。3个第二像素电路PC2以及3个第二显示要件DE2可以配置于组件区域CA的第一区域AR1。与3个第二像素电路PC2分别连接的3个第三显示要件DE3可以配置于组件区域CA的第二区域AR2。
配置于第一区域AR1的3个第二像素PX2可以分别发出红色、绿色、蓝色的光，并可以配置成条纹(stripe)结构。配置于第二区域AR2的3个第三像素PX3可以分别发出红色、绿色、蓝色的光，并可以配置成条纹(stripe)结构。
在图8中示出为3个第二像素PX2配置于第一区域AR1，但作为另一实施例，配置于第一区域AR1的第二像素PX2的数量可以多样。虽然以第二像素PX2为基准进行了说明，但可以同样地还适用于第三像素PX3。
另外，在图8中示出为第二像素PX2以及第三像素PX3配置成条纹(stripe)结构，但作为另一实施例，第二像素PX2及/或第三像素PX3可以配置成五格矩阵(Pentile Matrix)结构(或者，五格结构)、马赛克(mosaic)排列结构、德尔塔(delta)排列结构等各种形状。
另一方面，配置于主区域MA的第一像素PX1也可以配置成条纹(stripe)结构、五格矩阵(Pentile Matrix)结构(或者，五格结构)、马赛克(mosaic)排列结构、德尔塔(delta)排列结构等各种形状。
图9是概要示出图4的一部分Ic的放大平面图，图10是将图9的第一至第三像素分别沿着IV-IV'以及V-V'截取的示例性的截面图。图9以及图10分别为图5以及图6的变形实施例，在第二像素电路的结构上存在区别。以下，用图5以及图6的说明代替重复的内容，并以区别点为主进行说明。
参照图9，与前述的图5不同地，第二像素电路PC2可以配置于主区域MA。例如，第二像素电路PC2可以配置于与主区域MA和组件区域CA的边界相邻的主区域MA。可以是，第二像素电路PC2和第二显示要件DE2彼此不重叠，第二像素电路PC2和第三显示要件DE3彼此不重叠。
在一实施例中，第一像素电路PC1和第一显示要件DE1可以根据主区域MA中配置的位置而彼此至少一部分重叠或者不重叠。例如，如图9所示，与第二像素电路PC2相邻的第一像素电路PC1可以与连接于第一像素电路PC1的第一显示要件DE1不重叠，第一显示要件DE1可以与第二像素电路PC2至少一部分重叠。虽未在图9中示出，与第二像素电路PC2不相邻的第一像素电路PC1可以与第一显示要件DE1至少一部分重叠。
虽未在图9中示出，根据第一像素电路PC1和第二像素电路PC2之间的隔开距离，第一像素电路PC1和第一显示要件DE1所重叠的面积可以不同。当第一像素电路PC1和第二像素电路PC2之间的隔开距离相对大时，第一像素电路PC1和第一显示要件DE1所重叠的面积也可以相对大。换句话说，第一像素电路PC1的位置越远离组件区域CA，第一像素电路PC1和第一显示要件DE1所重叠的面积可以越增加。
另一方面，参照图10，第二显示要件DE2和第三显示要件DE3可以通过向第一方向(±x方向)延伸的连接线CL与第二像素电路PC2连接。
在图10中示出为第二显示要件DE2以及第三显示要件DE3通过一个连接线CL与第二像素电路PC2连接，但作为另一实施例，第二显示要件DE2以及第三显示要件DE3可以分别通过单独的连接线与第二像素电路PC2连接。
图11是概要示出图4的一部分Id的放大平面图，图12是将图11的第二像素以及第三像素沿着VI-VI'截取的示例性的截面图。图11以及图12分别为图5以及图6的变形实施例，在第三像素电路的结构上存在区别。以下，用图5以及图6的说明代替重复的内容，并以区别点为主进行说明。
参照图11，与前述的图5不同地，第三像素PX3'可以包括第三像素电路PC3以及第三显示要件DE3。第三显示要件DE3可以被第三像素电路PC3驱动，因此可以与第二显示要件DE2分开驱动。
在图11中示出为第三显示要件DE3连接于配置在与第三显示要件DE3相同的列的第三像素电路PC3，但作为另一实施例，第三显示要件DE3也可以连接于配置在与第三显示要件DE3相同的行的第三像素电路PC3。
另外，在图11中示出为第二像素电路PC2以及第三像素电路PC3配置于组件区域CA，但作为另一实施例，第二像素电路PC2及/或第三像素电路PC3也可以配置于主区域MA。关于此，在图13至图15中进行后述。
可以是，第一像素电路PC1和第一显示要件DE1彼此至少一部分重叠，第二像素电路PC2和第二显示要件DE2彼此至少一部分重叠。第三像素电路PC3和第三显示要件DE3可以彼此不重叠。
另一方面，参照图12，可以是，第三像素电路PC3配置于基板100的第一面100a上，第三显示要件DE3配置于基板100的第二面100b上。第三显示要件DE3可以与第三像素电路PC3连接。例如，如图12所示，第三显示要件DE3可以通过第一焊盘电极PE1、第一贯通电极TE1以及连接线CL与第三像素电路PC3连接。
第三像素电路PC3可以如前述的图3所示那样包括至少一个晶体管以及存储电容器。例如，第三像素电路PC3可以包括控制流向第三显示要件DE3的电流的第三驱动晶体管。所述至少一个晶体管可以由薄膜晶体管形成。
在一实施例中，第三像素电路PC3的第三驱动晶体管的沟道的宽度相对于长度的比率可以小于第二像素电路PC2的第二驱动晶体管的沟道的宽度相对于长度的比率。
当以相同的驱动晶体管来控制分别流过无机发光二极管和有机发光二极管的电流时，通过翘曲效应(kink effect)而无机发光二极管可以发出大于有机发光二极管的亮度的光。
根据本实用新型的一实施例，控制流向能够由无机发光二极管形成的第三显示要件DE3的电流的第三驱动晶体管和控制流向能够由有机发光二极管形成的第二显示要件DE2的电流的第二驱动晶体管可以具有彼此不同的结构。第三驱动晶体管的沟道的宽度相对于长度的比率可以小于第二驱动晶体管的沟道的宽度相对于长度的比率。在这样的情况下，作为无机发光二极管的第三显示要件DE3的亮度和作为有机发光二极管的第二显示要件DE2的亮度可以实质上相同。
图13至图15是概要示出图4的一部分Ie、If、Ig的放大平面图。图13至图15作为图11的变形实施例，在第二像素电路以及第三像素电路的结构上存在区别。以下，用图11的说明代替重复的内容，并以区别点为主进行说明。
首先，参照图13，与前述的图11不同地，第二像素电路PC2和第三像素电路PC3可以配置于主区域MA。可以是，第二像素电路PC2和第二显示要件DE2彼此不重叠，第三像素电路PC3和第三显示要件DE3彼此不重叠。
在一实施例中，第一像素电路PC1和第一显示要件DE1可以根据配置于主区域MA的位置而彼此至少一部分重叠或者不重叠。例如，如图13所示，与第二像素电路PC2以及第三像素电路PC3相邻的第一像素电路PC1可以与连接于第一像素电路PC1的第一显示要件DE1不重叠。第一显示要件DE1可以与第二像素电路PC2及/或第三像素电路PC3至少一部分重叠。
虽未在图13中示出，根据第一像素电路PC1和组件区域CA之间的隔开距离，第一像素电路PC1和第一显示要件DE1所重叠的面积可以不同。当第一像素电路PC1和组件区域CA之间的隔开距离相对大时，第一像素电路PC1和第一显示要件DE1所重叠的面积也可以相对大。换句话说，第一像素电路PC1的位置越远离组件区域CA，第一像素电路PC1和第一显示要件DE1所重叠的面积可以越增加。
在一实施例中，如图14所示，可以是，第二像素电路PC2配置于主区域MA，第三像素电路PC3配置于组件区域CA。
在图14中示出为第三显示要件DE3连接于配置在与第三显示要件DE3相同的列的第三像素电路PC3，但作为另一实施例，第三显示要件DE3也可以连接于配置在与第三显示要件DE3相同的行的第三像素电路PC3。
在另一实施例中，如图15所示，也可以是，第二像素电路PC2配置于组件区域CA，第三像素电路PC3配置于主区域MA。
到此为止，主要仅针对显示面板以及显示装置进行了说明，但本实用新型不限于此。例如，用于制造这样的显示面板的显示面板的制造方法以及用于制造显示装置的显示装置的制造方法也应属于本实用新型的范围。
本实用新型以附图所示的实施例为参考进行了说明，但这仅是示例性的，在相应技术领域中具有通常知识的人会理解能够基于此进行各种变形以及等同的其他实施例。因此，本实用新型的真正的技术保护范围应通过所附的权利要求书的技术构思来确定。

Claims (10)

1.一种显示面板，其中，包括：
基板，具有第一面以及第二面；
第一像素电路，配置于所述基板的所述第一面上；
第一贯通电极，贯通所述基板而与所述第一像素电路连接；
第一焊盘电极，配置于所述基板的所述第二面上，并与所述第一贯通电极连接；
对电极，配置于所述基板的所述第一面上，并配置于所述第一像素电路上；
第二贯通电极，贯通所述基板而与所述对电极连接；以及
第二焊盘电极，配置于所述基板的所述第二面上，并与所述第二贯通电极连接。
2.根据权利要求1所述的显示面板，其中，
所述显示面板还包括：第一显示要件，配置于所述基板的所述第一面上，并与所述第一像素电路连接。
3.根据权利要求2所述的显示面板，其中，
所述显示面板还包括：
第二像素电路，配置于所述基板的所述第一面上；以及
第二显示要件，配置于所述基板的所述第一面上，并与所述第二像素电路连接，
在所述基板中界定组件区域以及围绕所述组件区域的至少一部分的主区域，
所述第一像素电路配置于所述组件区域或者所述主区域，
所述第一显示要件、所述第一焊盘电极以及所述第二焊盘电极配置于所述组件区域，
所述第二像素电路以及所述第二显示要件配置于所述主区域。
4.根据权利要求3所述的显示面板，其中，
当所述第一像素电路配置于所述组件区域时，所述第一像素电路和所述第一显示要件以及所述第二像素电路和所述第二显示要件分别彼此至少一部分重叠，
当所述第一像素电路配置于所述主区域时，所述第一像素电路和所述第二显示要件彼此至少一部分重叠。
5.根据权利要求1所述的显示面板，其中，
所述显示面板还包括：
第二像素电路，配置于所述基板的所述第一面上；以及
第二显示要件，配置于所述基板的所述第一面上，并与所述第二像素电路连接，
所述第一像素电路包括：
第一驱动晶体管，控制流向所述第一焊盘电极的电流；
第一扫描晶体管，响应第一扫描信号而将第一数据电压传输到所述第一驱动晶体管；以及
第一存储电容器，具有第一电极以及连接于所述第一驱动晶体管的栅极的第二电极，
所述第二像素电路包括：
第二驱动晶体管，控制流向所述第二显示要件的电流；
第二扫描晶体管，响应第二扫描信号而将第二数据电压传输到所述第二驱动晶体管；以及
第二存储电容器，具有第三电极以及连接于所述第二驱动晶体管的栅极的第四电极。
6.根据权利要求5所述的显示面板，其中，
所述第一驱动晶体管的沟道的宽度相对于长度的比率小于所述第二驱动晶体管的沟道的宽度相对于长度的比率。
7.根据权利要求1所述的显示面板，其中，
所述显示面板还包括：连接线，向第一方向延伸而将所述第一贯通电极连接于所述第一像素电路。
8.一种显示装置，其中，包括：
基板，具有第一面以及第二面；
第一像素电路，配置于所述基板的所述第一面上；
第一贯通电极，贯通所述基板而与所述第一像素电路连接；
第一焊盘电极，配置于所述基板的所述第二面上，并与所述第一贯通电极连接；以及
第一显示要件，配置于所述基板的所述第二面上，并与所述第一焊盘电极连接。
9.根据权利要求8所述的显示装置，其中，
所述显示装置还包括：对电极，配置于所述基板的所述第一面上，
所述第一显示要件与所述对电极连接。
10.根据权利要求9所述的显示装置，其中，
所述显示装置还包括：
第二贯通电极，贯通所述基板而与所述对电极连接；以及
第二焊盘电极，配置于所述基板的所述第二面上，并与所述第二贯通电极连接，
所述第一显示要件包括与所述第一焊盘电极连接的第一导电焊盘电极以及与所述第二焊盘电极连接的第二导电焊盘电极。
CN202221064412.8U 2021-05-07 2022-05-06 显示面板以及具备其的显示装置 Active CN217933801U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210059506A KR20220152483A (ko) 2021-05-07 2021-05-07 표시 패널 및 이를 구비하는 표시 장치
KR10-2021-0059506 2021-05-07

Publications (1)

Publication Number Publication Date
CN217933801U true CN217933801U (zh) 2022-11-29

Family

ID=81585322

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210486739.2A Pending CN115312568A (zh) 2021-05-07 2022-05-06 显示面板以及具备其的显示装置
CN202221064412.8U Active CN217933801U (zh) 2021-05-07 2022-05-06 显示面板以及具备其的显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210486739.2A Pending CN115312568A (zh) 2021-05-07 2022-05-06 显示面板以及具备其的显示装置

Country Status (4)

Country Link
US (1) US20220359480A1 (zh)
EP (1) EP4086970A1 (zh)
KR (1) KR20220152483A (zh)
CN (2) CN115312568A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255850A (ja) * 2002-03-05 2003-09-10 Pioneer Electronic Corp 表示パネル基板及び表示装置
KR101275792B1 (ko) * 2010-07-28 2013-06-18 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
JP2015197544A (ja) * 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
KR102667851B1 (ko) * 2016-02-22 2024-05-23 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
CN115312568A (zh) 2022-11-08
US20220359480A1 (en) 2022-11-10
KR20220152483A (ko) 2022-11-16
EP4086970A1 (en) 2022-11-09

Similar Documents

Publication Publication Date Title
US20210167323A1 (en) Organic light-emitting display apparatus
US11715426B2 (en) Display panel and display apparatus including the same
US9299759B2 (en) Organic light-emitting display device and method of manufacturing the same
CN111326554A (zh) 显示装置
KR20190030798A (ko) 디스플레이 장치
CN109390354A (zh) 显示设备
US20210118974A1 (en) Display device having a trench portion
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20200108212A (ko) 표시 패널
CN112713170A (zh) 显示装置
KR20220044173A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US20220005900A1 (en) Display apparatus and method of manufacturing the same
KR20220111814A (ko) 표시장치
CN112825324A (zh) 显示装置及其制造方法
KR20220070135A (ko) 표시 장치
CN113644088A (zh) 显示装置
KR20210134175A (ko) 표시 장치
CN217933801U (zh) 显示面板以及具备其的显示装置
KR20200117098A (ko) 표시 장치
US20220181411A1 (en) Display apparatus and method of manufacturing the same
CN110943104A (zh) 有机发光二极管显示屏及电子设备
US11495650B2 (en) Display apparatus
CN220342753U (zh) 显示装置
KR20220002792A (ko) 디스플레이 장치와, 이의 제조방법
US11765953B2 (en) Display apparatus including overlapping elements

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant