CN217904393U - 一种宽阈值的mmic正电压控制单刀双掷开关 - Google Patents

Abstract

本实用新型公开了一种宽阈值的MMIC正电压控制单刀双掷开关，包括开关电路和控制逻辑转换电路；所述开关电路包括所述端口IN和两路相同的输出电路；所述控制逻辑转换电路用于在控制电压VC的控制下对VDD电源提供的电压进行转换，得到控制电平V1、控制电平V2和工作电压VS提供给开关电路，以实现对开关电路的控制。本实用新型提供的单刀双掷开关，仅使用正电压即可控制整个开关的切换，并且能够提高控制电压的阈值范围。

Description

一种宽阈值的MMIC正电压控制单刀双掷开关

技术领域

本实用新型涉及单刀双掷开关，特别是涉及一种宽阈值的MMIC正电压控制单刀双掷开关。

背景技术

开关是雷达、通信、测量等领域的重要控制元件，在系统中，开关是起收发切换、选择和隔离等一系列作用，是整机系统的重要组成元件；

在工程应用中受到广泛关注，目前已有的一些MMIC开关多使用负电压控制，或者同时需要正电压和负电压控制。在具体的工程应用中，通常正电压是很容易实现的，而负电压一般需要特殊提供，使得供电装置的复杂度升高，不利于提高开关的应用范围。

实用新型内容

本实用新型的目的在于克服现有技术的不足，提供一种宽阈值的MMIC正电压控制单刀双掷开关，仅使用正电压即可控制整个开关的切换，并且能够提高控制电压的阈值范围。

本实用新型的目的是通过以下技术方案来实现的：一种宽阈值的MMIC正电压控制单刀双掷开关，包括开关电路和控制逻辑转换电路；所述开关电路包括端口IN和两路相同的输出电路；

每一路输出电路均包括输出端口第一晶体管~第四晶体管；在每一路输出电路中，所述第一晶体管的源极与输入端口连接，第一晶体管的漏极与第四晶体管的源极连接，第四晶体管的漏极连接到输出该路输出电路的输出端口，所述第一晶体管的栅极通过第一栅极电阻接入控制电平V1；所述第四晶体的栅极通过第四栅极电阻接入控制电平V1，所述第四晶体管的源极和漏极之间还连接有电阻R_SD；所述第二晶体管的漏极与第一晶体管的漏极连接，第二晶体管的源极通过隔直电容C1接地，第二晶体管的栅极通过第二栅极电阻接入控制电平V2，所述第三晶体管的漏极与第四晶体管的源极连接，第三晶体管的源极通过隔直电容C2接地，第三晶体管的栅极通过第三栅极电阻连接控制电平V2；所述第二晶体管的源极和第三晶体管的源极相连，且连接的公共端接入工作电压VS；

所述控制逻辑转换电路用于在控制电压VC的控制下对VDD电源提供的电压进行转换，得到控制电平V1、控制电平V2提供给开关电路，以实现对开关电路的控制，并将（+5V）VDD电源输出的电压作为工作电压VS，直接向所述开关电路提供工作电压。

优选地，所述第一晶体管~第四晶体管均为赝调制掺杂异质结场效应晶体管PHEMT。所述第一栅极电阻~第四栅极电阻采用阻值相同的电阻Rg。所述电阻R_SD采用50Ω的电阻。

其中，所述控制逻辑转换电路包括LEF管、第一LDF管和第二LDF管，所述第一LDF管的漏极和栅极之间连接有第一电阻R1，所述第二LDF管的漏极和栅极之间连接有第二电阻R2，所述LEF管的栅极通过第三电阻R3连接控制电压VC的输入端，所述第三电阻R3和控制电压VC输入端之间连接有控制电平V2的输出端口，用于向开关电路提供控制电平V2；所述LEF管的源极与第一LDF管的栅极连接，且LEF管的源极与第一LDF管的栅极之间连接有控制电平V1的输出端口，用于向开关电路提供控制电平V1；所述LEF管的漏极与第二LDF管的栅极连接；所述第二LDF管的源极接地；所述第一LDF管的源极连接到VDD电源，且第一LDF管的源极还连接有工作电压VS的输出端口，用于向所述开关电路提供工作电压。

其中，所述控制逻辑转换电路还包括第四电阻R4，所述第四电阻R4的一端连接在第三电阻R3和LEF管的栅极之间，第四电阻R4的另一端接地。所述控制逻辑转换电路还包括第五电阻R5，所述第五电阻R5的一端与VDD电源连接，第一电阻R5的与第一LDF管的源极连接。

本实用新型的有益效果是：本实用新型仅使用正电压即可控制整个开关的切换，应用范围广，并且通过第四电阻R4和第五电阻R5能够提高控制电压的阈值范围，实现宽阈值的MMIC正电压控制单刀双掷开关控制。

附图说明

图1为本实用新型的原理示意图；

图2为控制电平逻辑转换电路示意图；

图3为控制电平转换曲线示意图；

图4为加入电阻R4和电阻R5后的控制电平逻辑转换电路示意图；

图5为并联电阻R4后的控制电平转换曲线示意图；

图6为串联电阻R5后的控制电平转换曲线示意图；

图7为实施例中IN端驻波曲线示意图；

图8为实施例中OUT1端驻波曲线示意图；

图9为实施例中OUT2端驻波曲线示意图；

图10为实施例中IN-OUT1端传输损耗曲线示意图；

图11为实施例中IN-OUT2端传输损耗曲线示意图。

具体实施方式

下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围不局限于以下所述。

如图1所示，一种宽阈值的MMIC正电压控制单刀双掷开关，包括开关电路和控制逻辑转换电路；所述开关电路包括端口IN和两路相同的输出电路；

每一路输出电路均包括输出端口第一晶体管~第四晶体管；在每一路输出电路中，所述第一晶体管的源极与输入端口连接，第一晶体管的漏极与第四晶体管的源极连接，第四晶体管的漏极连接到输出该路输出电路的输出端口，所述第一晶体管的栅极通过第一栅极电阻接入控制电平V1；所述第四晶体的栅极通过第四栅极电阻接入控制电平V1，所述第四晶体管的源极和漏极之间还连接有电阻RSD；所述第二晶体管的漏极与第一晶体管的漏极连接，第二晶体管的源极通过隔直电容C1接地，第二晶体管的栅极通过第二栅极电阻接入控制电平V2，所述第三晶体管的漏极与第四晶体管的源极连接，第三晶体管的源极通过隔直电容C2接地，第三晶体管的栅极通过第三栅极电阻连接控制电平V2；所述第二晶体管的源极和第三晶体管的源极相连，且连接的公共端接入工作电压VS；

所述控制逻辑转换电路用于在控制电压VC的控制下对VDD电源提供的电压进行转换，得到控制电平V1、控制电平V2提供给开关电路，以实现对开关电路的控制，并将（+5V）VDD电源输出的电压作为工作电压VS，直接向所述开关电路提供工作电压。

在本申请的实施例中，所述第一栅极电阻~第四栅极电阻采用阻值相同的电阻Rg,Rg可以采用阻值为20kΩ的电阻；所述电阻RSD采用50Ω的电阻。所述第一晶体管~第四晶体管均为赝调制掺杂异质结场效应晶体管PHEMT，具体来说，是采用GaAs赝配高电子迁移率晶体管。栅源电压≥0V时开启，≤-3V时关闭。在传统负电压控制开关的基础上，采用片上集成隔直电容C1和C2，在PHEMT源极供Vs工作电压为+5V，形成正电压控制的单刀双掷开关，如图1所示，第一路输出电路的输出端为OUT1，另一路输出电路的输出端为OUT2，栅极电压V1和V2作为一高一低电平将输入端RFin切换到一路输出端OUT1或OUT2。V1=+5V、V2=0V时，V1-Vs=0V、V2-Vs=-5V,IN输出到OUT1；V1=0V、V2=+5V时,V1-Vs=-5V、V2-Vs=0时, IN输出到OUT2。

如图2所示，所述控制逻辑转换电路包括LEF管、第一LDF管和第二LDF管，所述第一LDF管的漏极和栅极之间连接有第一电阻R1，所述第二LDF管的漏极和栅极之间连接有第二电阻R2，所述LEF管的栅极通过第三电阻R3连接控制电压VC的输入端，所述第三电阻R3和控制电压VC输入端之间连接有控制电平V2的输出端口，用于向开关电路提供控制电平V2；所述LEF管的源极与第一LDF管的栅极连接，且LEF管的源极与第一LDF管的栅极之间连接有控制电平V1的输出端口，用于向开关电路提供控制电平V1；所述LEF管的漏极与第二LDF管的栅极连接；所述第二LDF管的源极接地；所述第一LDF管的源极连接到VDD电源，且第一LDF管的源极还连接有工作电压VS的输出端口，用于向所述开关电路提供工作电压；其中，LEF为增强型FET，LDF为耗尽型FET。

高低电平V1和V2是由控制电压VC提供，需经过电平逻辑转换，控制电压为VC一方面直接供给PHEMT栅极电压V2，另一方面供给电平逻辑转换电路。+5V电源VDD一方面直接供给PHEMT源极Vs，另一方面供给电平逻辑转换电路。V1由电平逻辑转换电路输出，当LEF栅源电压＞0V时，LEF开启，V1=0V；反之，V1=+5V。VC=0～+0.2V时，LEF管关闭，V1=+5V，V1-Vs=0V,V2-Vs=-5V，输出OUT1； VC＞0.4V时，LEF管开启，V1=0V ，V1-Vs=-5V，OUT1断开；当VC=+5V时，LEF管开启，V1=0V，V1-Vs=-5V，V2-Vs=0V，输出OUT2。电平转换曲线如图3所示。此时VC阈值范围很窄，输出OUT1时的VC范围仅为0～+0.2V，输出OUT2时的VC仅为≥5V。

可以进一步对电平逻辑转换电路进行改进，使VC阈值范围加宽，改进后的控制电平逻辑转换电路如图4所示。

具体地，所述控制逻辑转换电路还包括第四电阻R4，所述第四电阻R4的一端连接在第三电阻R3和LEF管的栅极之间，第四电阻R4的另一端接地。所述控制逻辑转换电路还包括第五电阻R5，所述第五电阻R5的一端与VDD电源连接，第一电阻R5的与第一LDF管的源极连接。

采用在VC控制端加入并联电阻R4的方式，可加宽输出OUT1时的VC阈值范围。并联电阻R4后，使LEF逻辑管栅极电压被拉低，这样开启LEF管的VC值增大，输出OUT1时的VC阈值范围加宽。当R4=10KΩ时，电平转换曲线如图5所示，VC=0～+1.2V时，LEF管关闭，V1=5V，V1-Vs=0V, V2-Vs=-5～-3.8V，输出OUT1； VC＞1.4V时，LEF管开启，V1=0V ，V1-Vs=-5V，OUT1断开；当VC=+5V时，LEF管开启，V1=0V，V1-Vs=-5V，V2-Vs=0V，输出OUT2。

采用在在VDD工作电源端串联电阻R5的方式，可加宽输出OUT2时的VC阈值范围。串联电阻R5后， LEF开启时， PHEMT源极电压Vs由+5V被拉低,此时开启PHEMT的栅极电压值降低。R5=320KΩ时，PHEMT源极电压Vs由+5V被拉低到+3V,此时开启PHEMT的栅极电压值由+5V降低为+3V，电平转换曲线如图6所示，VC=0～+1.2V时，LEF管关闭，V1=5V，V1-Vs=0V, V2-Vs=-5～-3.8V，输出OUT1；VC＞1.4V时，LEF管开启，V1=0V ，V1-Vs=-3V，OUT1断开；当VC=+3V时，LEF管开启，V1=0V，V1-Vs=-3V，V2-Vs=0V，输出OUT2。至此，VC阈值范围加宽，输出OUT1时的VC范围为0～+1.2V，输出OUT2时的VC为≥+3V。

在本申请的实施例中，利用ADS软件对设计的宽控制电压阈值的正电压控制MMIC单刀双掷开关进行建模、仿真，得到控制电压VC为低电平（VC=0～+1.2V）、高电平（VC=+3～+5V）两种状态下的仿真曲线，如图7～图11所示；图7（a），图8（a），图9（a），图10（a），图11（a）体现的是控制电压VC为低电平（VC=0～+1.2V）的仿真曲线，图7（b），图8（b），图9（b），图10（b），图11（b）体现的是控制电压VC为高电平（VC=+3～+5V）的仿真曲线。通过仿真结果可以看出，该MMIC单刀双掷开关为正电压控制，控制电平为低电平VC=0～+1.2V时，输出OUT1；高电平VC=+3～+5V，输出OUT2，具有较宽的控制电压阈值。在200MHz~7GHz内隔离度＞47.5dB，损耗＜1.25dB，输入输出驻波优于1.3，性能良好。

以上所述是本实用新型的优选实施方式，应当理解本实用新型并非局限于本文所披露的形式，不应该看作是对其他实施例的排除，而可用于其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本实用新型的精神和范围，则都应在本实用新型所附权利要求的保护范围内。

Claims (7)

1.一种宽阈值的MMIC正电压控制单刀双掷开关，其特征在于：包括开关电路和控制逻辑转换电路；所述开关电路包括端口IN和两路相同的输出电路；

每一路输出电路均包括输出端口第一晶体管~第四晶体管；在每一路输出电路中，所述第一晶体管的源极与输入端口连接，第一晶体管的漏极与第四晶体管的源极连接，第四晶体管的漏极连接到输出该路输出电路的输出端口，所述第一晶体管的栅极通过第一栅极电阻接入控制电平V1；所述第四晶体的栅极通过第四栅极电阻接入控制电平V1，所述第四晶体管的源极和漏极之间还连接有电阻R_SD；所述第二晶体管的漏极与第一晶体管的漏极连接，第二晶体管的源极通过隔直电容C1接地，第二晶体管的栅极通过第二栅极电阻接入控制电平V2，所述第三晶体管的漏极与第四晶体管的源极连接，第三晶体管的源极通过隔直电容C2接地，第三晶体管的栅极通过第三栅极电阻连接控制电平V2；所述第二晶体管的源极和第三晶体管的源极相连，且连接的公共端接入工作电压VS；

所述控制逻辑转换电路用于在控制电压VC的控制下对VDD电源提供的电压进行转换，得到控制电平V1、控制电平V2提供给开关电路，以实现对开关电路的控制，并将VDD电源输出的电压作为工作电压VS，直接向所述开关电路提供工作电压。

2.根据权利要求1所述的一种宽阈值的MMIC正电压控制单刀双掷开关，其特征在于：所述第一晶体管~第四晶体管均为赝调制掺杂异质结场效应晶体管PHEMT。

3.根据权利要求1所述的一种宽阈值的MMIC正电压控制单刀双掷开关，其特征在于：所述第一栅极电阻~第四栅极电阻采用阻值相同的电阻Rg。

4.根据权利要求1所述的一种宽阈值的MMIC正电压控制单刀双掷开关，其特征在于：所述电阻R_SD采用50Ω的电阻。

5.根据权利要求1所述的一种宽阈值的MMIC正电压控制单刀双掷开关，其特征在于：所述控制逻辑转换电路包括LEF管、第一LDF管和第二LDF管，所述第一LDF管的漏极和栅极之间连接有第一电阻R1，所述第二LDF管的漏极和栅极之间连接有第二电阻R2，所述LEF管的栅极通过第三电阻R3连接控制电压VC的输入端，所述第三电阻R3和控制电压VC输入端之间连接有控制电平V2的输出端口，用于向开关电路提供控制电平V2；所述LEF管的源极与第一LDF管的栅极连接，且LEF管的源极与第一LDF管的栅极之间连接有控制电平V1的输出端口，用于向开关电路提供控制电平V1；所述LEF管的漏极与第二LDF管的栅极连接；所述第二LDF管的源极接地；所述第一LDF管的源极连接到VDD电源，且第一LDF管的源极还连接有工作电压VS的输出端口，用于向所述开关电路提供工作电压；其中，LEF管为增强型FET管，第一LDF管和第二LDF管均为耗尽型FET管。

6.根据权利要求5所述的一种宽阈值的MMIC正电压控制单刀双掷开关，其特征在于：所述控制逻辑转换电路还包括第四电阻R4，所述第四电阻R4的一端连接在第三电阻R3和LEF管的栅极之间，第四电阻R4的另一端接地。

7.根据权利要求5所述的一种宽阈值的MMIC正电压控制单刀双掷开关，其特征在于：所述控制逻辑转换电路还包括第五电阻R5，所述第五电阻R5的一端与VDD电源连接，第一电阻R5的与第一LDF管的源极连接。

Images