CN217880289U - 一种小型化fpga仿真器 - Google Patents

Abstract

本实用新型公开了一种小型化FPGA仿真器，包括壳体，所述壳体上开设有多个接口，所述壳体内设置有多个与所述接口对应连接的芯片，所述芯片包括USB芯片、CPLD芯片和电平转换芯片，所述USB芯片、CPLD芯片和电平转换芯片依次连接。本实用新型相较于目前市面上的FPGA仿真器，具有结构简单、体积小巧的特点，可满足特定的狭小空间环境下需要在线调试的需求，本实用新型便于维修，可节约维修时间和成本，极大程度上提升工程的施工效率。

Description

一种小型化FPGA仿真器

技术领域

本实用新型涉及电子通信技术领域，尤其涉及一种小型化FPGA仿真器。

背景技术

FPGA（Field Programmable Gate Array）是在PAL （可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输入输出模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。 现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。

一些特定场合需要在狭小空间中在线调试FPGA，就需要用到FPGA仿真器小型化设计实现方案；虽然目前市面上有较多的FPGA仿真器，但大多数FPGA仿真器体积过大，还是无法满足一些特定的狭小空间环境在线调试的需求。

故通过硬件设计、编程和Xilinx官方提供的驱动，将FPGA仿真器进行小型化设计，以满足特定的狭小空间环境下需要在线调试的需求，为工程实现提供有效支撑；小型化后，可自行生产，节约了大量购买和维修的时间及成本。

实用新型内容

本实用新型的目的是提供一种小型化FPGA仿真器，以解决如何将FPGA仿真器进行小型化设计，以满足特定的狭小空间环境下需要在线调试的需求，为工程实现提供有效支撑的技术问题。

本实用新型的目的是采用以下技术方案实现的：一种小型化FPGA仿真器，包括壳体，所述壳体上开设有多个接口，所述壳体内设置有多个与所述接口对应连接的芯片，所述芯片包括USB芯片、CPLD芯片和电平转换芯片，所述USB芯片、CPLD芯片和电平转换芯片依次连接。

进一步的，所述壳体包括上壳体和下壳体，所述上壳体设置于下壳体上，所述上壳体和下壳体一体成型或通过螺纹连接。

进一步的，所述上壳体上设置有双排JTAG接口，所述双排JTAG接口与电平转换芯片相连接。

进一步的，所述上壳体上设置有LED指示灯，所述LED指示灯与CPLD芯片相连接。

进一步的，所述下壳体上设置有USB接口和单排JTAG接口，所述USB接口与USB芯片相连接，所述单排JTAG接口与电平转换芯片相连接。

进一步的，所述USB芯片的型号为CY7C68013A。

进一步的，所述CPLD芯片的型号为XC2C256。

本实用新型的有益效果在于：本实用新型相较于目前市面上的FPGA仿真器，具有结构简单、体积小巧的特点，可满足特定的狭小空间环境下需要在线调试的需求，本实用新型便于维修，可节约维修时间和成本，极大程度上提升工程的施工效率。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本实用新型正视图；

图2为本实用新型左视图；

图3为本实用新型右视图；

图4为本实用新型原理图；

图5为本实用新型PCB原理图；

图中，1-上壳体，2-下壳体，3-LED指示灯，4-双排JTAG接口，5-USB接口，6-单排JTAG接口。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例1：

参阅图1至图4，一种小型化FPGA仿真器，包括壳体，所述壳体上开设有多个接口，所述壳体内设置有多个与所述接口对应连接的芯片，所述芯片包括USB芯片、CPLD芯片和电平转换芯片，所述USB芯片、CPLD芯片和电平转换芯片通过I/O接口依次连接。

在本实施例当中，所述壳体包括上壳体1和下壳体2，所述上壳体1设置于下壳体2上，所述上壳体1和下壳体2一体成型或通过螺纹连接。

在本实施例当中，所述上壳体1上设置有双排JTAG接口4（14芯），所述双排JTAG接口4与电平转换芯片相连接。

在本实施例当中，所述上壳体1上设置有LED指示灯3，所述LED指示灯3与CPLD芯片相连接，用以指示FPGA仿真器电源状态。

在本实施例当中，所述下壳体2上设置有USB接口5和单排JTAG接口6（6芯），所述USB接口5与USB芯片相连接，所述单排JTAG接口6与电平转换芯片相连接。所述USB接口5为方型结构。

在本实施例当中，所述USB芯片的型号为CY7C68013A，所述USB芯片外还设置有24MHz外部晶振和存储器EEPROM。计算机通过USB接口5连接到FPGA仿真器上，24MHz外部晶振为USB芯片提供工作时钟。USB芯片CY7C68013A主要提供USB设备的PID和VID描述符，根据Xilinx官方提供的驱动Xilinx仿真器的PID为0x0007，VID为0x03FD。当USB芯片通过此PID和VID自举以后，即可认得“Platform Cable USB Firmware Loader”设备，存储器EEPROM用来存储USB芯片识别及自举程序。

在本实施例当中，所述CPLD芯片的型号为XC2C256，通过Xilinx iMPACT或Vivado下载CPLD程序，整个CPLD程序都随着Xilinx ISE软件的更新而更新，再通过电平转换芯片，将程序下载到需要开发或使用的芯片中即可。CPLD采用CMOS EPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件，CPLD主要由逻辑块、可编程互连通道和I/O块三部分构成。

在本实施例当中，所述电平转换芯片的型号可为MS6212D。

本实用新型的技术要求包括：VCC兼容 2.5V—3.3V；可配置所有Xilinx器件；支持VIVADO、iMPACT 和ChipScope；支持JTAG和Slave Serial配置模式；下载时钟可选，最高可达24 MHz；使用方便，只有要USB 口的计算机都可以，无需并口。本实用新型的技术指标包括即插即用设备，通过USB总线供电（无需外接电源）；与全速（Full-Speed）和（Hi-Speed）USB端口兼容；固件软件ISE v14.7支持iMPACT 和 ChipScope，支持固件软件VIVADO(以上软件仅供Windows系统)；持边界扫描和Slave Serial配置模式。

本实用新型正常工作需要烧写两个芯片的程序（现有成熟技术），一个是USB芯片CY7C68013A，一个是CPLD芯片XC2C256。其中，USB芯片CY7C68013A程序烧写为cy3684_ez_usb_fx2lp_development_kit_15.exe软件。CPLD芯片XC2C256程序烧写为Xilinx_11.1_Pgm_Tools_SFD软件。当两个程序成功烧写完毕时，小型化FPGA仿真器即可正常工作。

本实用新型的PCB原理图见图5。

本实用新型相较于目前市面上的FPGA仿真器，具有结构简单、体积小巧的特点，可满足特定的狭小空间环境下需要在线调试的需求，本实用新型便于维修，可节约维修时间和成本，极大程度上提升工程的施工效率。

需要说明的是，对于前述的实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某一些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例属于优选实施例，所涉及的动作并不一定是本申请所必须的。

此外，术语“连接”、“设置”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“连接”、“设置”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“连接”、“设置”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。

上述实施例中，描述了本实用新型的基本原理和主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本领域人员所进行的改动和变化不脱离本实用新型的精神和范围，则都应在本实用新型所附权利要求的保护范围内。

Claims (7)

1.一种小型化FPGA仿真器，其特征在于，包括壳体，所述壳体上开设有多个接口，所述壳体内设置有多个与所述接口对应连接的芯片，所述芯片包括USB芯片、CPLD芯片和电平转换芯片，所述USB芯片、CPLD芯片和电平转换芯片依次连接。

2.如权利要求1所述的一种小型化FPGA仿真器，其特征在于，所述壳体包括上壳体（1）和下壳体（2），所述上壳体（1）设置于下壳体（2）上，所述上壳体（1）和下壳体（2）一体成型或通过螺纹连接。

3.如权利要求2所述的一种小型化FPGA仿真器，其特征在于，所述上壳体（1）上设置有双排JTAG接口（4），所述双排JTAG接口（4）与电平转换芯片相连接。

4.如权利要求2所述的一种小型化FPGA仿真器，其特征在于，所述上壳体（1）上设置有LED指示灯（3），所述LED指示灯（3）与CPLD芯片相连接。

5.如权利要求2所述的一种小型化FPGA仿真器，其特征在于，所述下壳体（2）上设置有USB接口（5）和单排JTAG接口（6），所述USB接口（5）与USB芯片相连接，所述单排JTAG接口（6）与电平转换芯片相连接。

6.如权利要求1所述的一种小型化FPGA仿真器，其特征在于，所述USB芯片的型号为CY7C68013A。

7.如权利要求1所述的一种小型化FPGA仿真器，其特征在于，所述CPLD芯片的型号为XC2C256。

Images