CN217847961U

CN217847961U - 显示装置和电子装置

Info

Publication number: CN217847961U
Application number: CN202221484303.1U
Authority: CN
Inventors: 车明根; 具素英; 沈栋焕; 崔相虔
Original assignee: Samsung Display Co Ltd
Current assignee: Samsung Display Co Ltd
Priority date: 2021-06-16
Filing date: 2022-06-14
Publication date: 2022-11-18
Anticipated expiration: 2032-06-14
Also published as: KR20220168639A; EP4358148A1; CN115483256A; WO2022265310A1; US20220406877A1

Abstract

本申请提供一种显示装置和电子装置。一种显示装置包括第一像素和第二像素。第二像素的发光元件和像素电路位于第二区域中。第一像素包括位于第二区域中的硅晶体管和氧化物晶体管。第一像素包括将硅晶体管和氧化物晶体管中的一个电连接到第一区域中的发光元件的连接线。连接线与氧化物半导体图案位于同一层并且包括透明导电氧化物。

Description

显示装置和电子装置

技术领域

本公开的一些实施例的各方面涉及显示装置和包括显示装置的电子装置。

背景技术

电子装置可以包括例如显示面板和电子模块的各种电子部件。电子模块包括相机模块、红外传感器或接近传感器。电子模块可以设置在显示面板下方。显示面板的一些区域可以具有比显示面板的其他区域的透射率高的透射率。电子模块可以通过具有相对高的透射率的区域接收光信号或输出光信号。

在本背景技术部分中公开的以上信息仅用于增强对背景技术的理解，并且因此，在本背景技术部分中讨论的信息不一定构成现有技术。

实用新型内容

本公开的一些实施例的各方面涉及包括光信号透过的显示区域的显示装置、包括显示装置的电子装置以及制造显示装置的方法。

本公开的一些实施例的各方面包括具有简单堆叠结构的显示装置。

本公开的一些实施例的各方面包括包含显示装置的电子装置。

本公开的一些实施例的各方面包括被简化的制造显示装置的方法。

本发明构思的一些实施例的各方面包括一种显示装置，显示装置包括显示面板，显示面板包括：基底层，包括显示区域以及与显示区域邻近的外围区域，显示区域包括第一区域以及与第一区域邻近的第二区域；绝缘层，位于基底层上；以及第一像素和第二像素，位于基底层上。第一像素包括：第一发光元件，位于第一区域中；以及第一像素电路，电连接到第一发光元件。第二像素包括：第二发光元件，位于第二区域中；以及第二像素电路，电连接到第二发光元件并且位于第二区域中。第一像素电路包括：第一晶体管，包括包含漏区、有源区和源区的氧化物半导体图案以及与有源区重叠的栅极，并且第一晶体管位于第二区域或外围区域中；第二晶体管，包括包含漏区、有源区和源区的硅半导体图案以及与硅半导体图案的有源区重叠的栅极，并且第二晶体管位于第二区域或外围区域中；以及连接线，将第一晶体管或第二晶体管电连接到第一发光元件，至少与第一区域重叠，并且与氧化物半导体图案位于同一层。

根据一些实施例，显示区域进一步包括与第二区域邻近的第三区域，显示面板进一步包括位于第三区域中的第三像素，第三像素包括位于第三区域中的第三发光元件以及电连接到第三发光元件并且位于第三区域中的第三像素电路，并且基于单位面积，第一发光元件的数量小于第三发光元件的数量。

根据一些实施例，绝缘层包括第一绝缘层和第二绝缘层，氧化物半导体图案位于第一绝缘层上，硅半导体图案位于第一绝缘层下方，并且第二绝缘层覆盖氧化物半导体图案。

根据一些实施例，第二绝缘层覆盖连接线。

根据一些实施例，第二绝缘层具有穿过第二绝缘层限定为与第一区域相对应的开口，并且连接线的至少一部分被暴露而不被第二绝缘层覆盖。

根据一些实施例，绝缘层进一步包括填充在开口中并且位于第二绝缘层上的第三绝缘层。

根据一些实施例，第一像素电路进一步包括连接电极，并且连接电极位于第三绝缘层上并且经由穿过第三绝缘层限定的接触孔连接到连接线。

根据一些实施例，绝缘层包括与第一晶体管的栅极重叠并且位于第一晶体管的栅极与第一晶体管的有源区之间的绝缘图案，并且第一晶体管的漏区和源区在平面中被暴露而不被绝缘图案覆盖。

根据一些实施例，连接线进一步与第二区域重叠。

根据一些实施例，第一像素电路进一步包括连接电极，第一发光元件包括具有椭圆形的第一电极，连接电极直接连接到连接线，并且第一发光元件的第一电极直接连接到连接电极。

根据一些实施例，第二发光元件包括具有弯曲边缘的第一电极，并且第二发光元件的第一电极具有比第一发光元件的第一电极的面积小的面积。

本发明构思的一些实施例的各方面包括一种电子装置，包括：显示装置，包括光信号透过的感测区域、与感测区域邻近的显示区域以及与显示区域邻近的外围区域；以及电子模块，位于显示装置下方，与感测区域重叠，并且接收光信号。感测区域包括与发光元件重叠的元件区域以及不与发光元件重叠的透射区域。显示装置包括第一像素。第一像素包括：第一发光元件，位于元件区域中；以及第一像素电路，电连接到第一发光元件。第一像素电路包括：晶体管，包括氧化物半导体图案并且位于显示区域或外围区域中；以及连接线，将晶体管电连接到第一发光元件，至少与显示区域重叠，并且与氧化物半导体图案位于同一层。

根据一些实施例，显示装置进一步包括第二像素。第二像素包括位于显示区域中的第二发光元件以及电连接到第二发光元件并且位于显示区域中的第二像素电路。

根据本公开的一些实施例，可以不使用用于将第一像素电路和第一发光元件连接的附加透明导电层。另外，连接线可以通过与用于形成氧化物半导体图案的制造工艺当中的至少一个工艺相同的工艺形成。因此，可以相对简化显示装置的堆叠结构。

根据一些实施例，连接线具有相对大的电导率，并且因此，与数据信号相对应的驱动电流被施加到第一区域中的发光元件。

附图说明

通过参考以下结合附图考虑时的详细描述，根据本公开的实施例的上述及其他特征将变得易于明白，附图中：

图1是示出根据本公开的一些实施例的电子装置的透视图；

图2是示出根据本公开的一些实施例的电子装置的一些部件的分解透视图；

图3是示出根据本公开的一些实施例的显示装置的截面图；

图4是示出根据本公开的一些实施例的像素的等效电路图；

图5A是示出根据本公开的一些实施例的显示面板的平面图；

图5B是示出图5A的显示面板的一部分的放大平面图；

图5C是示出图5B的显示面板的一部分的放大平面图；

图5D是示出图5B的显示面板的一部分的放大平面图；

图5E是示出根据本公开的一些实施例的显示面板的平面图；

图6A和图6B是示出根据本公开的一些实施例的显示装置的第三区域的截面图；

图7是示出根据本公开的一些实施例的显示装置的第一区域和第二区域的截面图；

图8A和图8B是示出图5A的显示面板的一部分的放大平面图；

图9是示出根据本公开的一些实施例的显示装置的第一区域和第二区域的截面图；并且

图10A至图10H是示出根据本公开的一些实施例的制造显示装置的方法的截面图。

具体实施方式

在本公开中，将理解，当元件或层被称为“在”另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，该元件或层可直接在另一元件或层上、直接连接或耦接到另一元件或层，或者可以存在居间元件或层。

相同的附图标记自始至终指代相同的元件。在附图中，为了有效地描述技术内容，夸大了部件的厚度、比率和尺寸。如本文中所使用的，术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。

将理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，下面讨论的第一元件可以被称为第二元件，而不背离本公开的教导。如本文中所使用的，单数形式“一”和“该(所述)”旨在也包括复数形式，除非上下文另有明确指示。

为了易于描述，本文中可以使用诸如“下面”、“下方”、“下”、“上方”和“上”等的空间相对术语，来描述如附图中所示的一个元件或特征与另一(些)元件或特征的关系。

将进一步理解，术语“包括”和/或“包含”当在本说明书中使用时，指明所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或它们的组的存在和/或添加。

除非另有定义，否则本文中所使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常所理解的含义相同的含义。将进一步理解，诸如那些在常用词典中所定义的术语应被解释为具有与它们在相关领域的背景中的含义一致的含义，并且将不以理想化或过度正式的意义来解释，除非本文中明确地如此定义。

在下文中，将参考附图描述本公开的实施例。

图1是示出根据本公开的一些实施例的电子装置1000的透视图。

参考图1，电子装置1000可以是包括显示装置的任何合适的电子装置，并且在本实施例中，移动电话被示出为代表性示例。然而，电子装置1000不应限于移动电话，并且电子装置1000可以是平板计算机、监视器、电视机、汽车导航单元、游戏单元、可穿戴装置或任何其他合适的电子装置。

电子装置1000可以在显示区域1000A处显示图像。显示区域1000A可以包括由第一方向DR1和第二方向DR2限定的平面。显示区域1000A可以进一步包括从该平面的至少两侧弯曲的曲面。然而，显示区域1000A的形状不限于此或由此限制。例如，显示区域1000A可以仅包括平面，或者显示区域1000A可以进一步包括两个或更多个曲面，例如分别从该平面的四侧弯曲的四个曲面。

显示区域1000A的一区域可以被限定为感测区域1000SA。图1示出一个感测区域1000SA作为代表性示例，但是感测区域1000SA的数量不限于此或由此限制。感测区域1000SA可以是显示区域1000A的一部分，但是针对光信号，感测区域1000SA可以具有比显示区域1000A的其他区域的透射率高的透射率。因此，可以通过感测区域1000SA显示图像，并且可以通过感测区域1000SA提供光信号。

电子装置1000可以包括设置在与感测区域1000SA重叠的区域中的电子模块。电子模块可以通过感测区域1000SA接收从外部提供的光信号，或者可以通过感测区域1000SA输出光信号。作为示例，电子模块可以是相机模块、测量物体与移动电话之间的距离的传感器(例如，接近传感器)、识别用户身体的一部分(例如指纹、虹膜或面部)的传感器或输出光的小灯，然而，实施例不受特别限制，并且电子模块可以包括任何合适的电子器件。

第三方向DR3可以指示显示区域1000A的法线方向，即，电子装置1000的厚度方向。电子装置1000的每个构件的前(或上)表面和后(或下)表面可以相对于第三方向DR3彼此区分开。

图2是示出根据本公开的一些实施例的电子装置1000的一些部件的分解透视图。

参考图2，电子装置1000可以包括显示装置DD和相机模块CM。显示装置DD可以生成图像并且可以感测外部输入。相机模块CM可以设置在显示装置DD下方。当显示装置DD被定义为电子装置1000的第一电子模块时，相机模块CM可以被定义为第二电子模块。

显示装置DD可以包括显示区域100A和外围区域100N。显示区域100A可以对应于图1中示出的显示区域1000A。显示装置DD的一区域可以被限定为感测区域100SA，并且感测区域100SA可以具有比显示区域100A的其他区域(在下文中，被称为主显示区域)的透射率高的透射率。因此，感测区域100SA可以将外部自然光提供给相机模块CM。感测区域100SA可以是显示区域100A的一部分，并且因此可以通过感测区域100SA显示图像。

像素PX可以设置在显示区域100A中。发光元件设置在显示区域100A中，并且发光元件不设置在外围区域100N中。像素PX可以设置在感测区域100SA和主显示区域中的每一个中。然而，设置在感测区域100SA中的像素PX和设置在主显示区域中的像素PX可以具有彼此不同的结构，并且这将在稍后更详细地描述。

图3是示出根据本公开的一些实施例的显示装置DD的截面图。

参考图3，显示装置DD可以包括显示面板100、感测器层200、抗反射层300和窗口400。抗反射层300可以通过粘合层AD与窗口400联接。

显示面板100可以具有实质上生成图像的配置。显示面板100可以是发光类型的显示面板。例如，显示面板100可以是有机发光显示面板、无机发光显示面板、微型LED显示面板或纳米LED显示面板。显示面板100可以被称为显示层。

显示面板100可以包括基底层110、电路层120、发光元件层130和封装层140。

基底层110可以是提供基底表面的构件，电路层120设置在基底表面上。基底层110可以是刚性基板或者可以是可弯曲、可折叠或可卷曲的柔性基板。基底层110可以是玻璃基板、金属基板或聚合物基板，然而，根据本公开的实施例不限于此或由此限制。根据一些实施例，基底层110可以是无机层、有机层或复合材料层。

基底层110可以具有多层结构。例如，基底层110可以包括第一合成树脂层、具有单层或多层结构的无机层以及设置在具有单层或多层结构的无机层上的第二合成树脂层。第一合成树脂层和第二合成树脂层中的每一个可以包括聚酰亚胺类树脂，然而，其不应受特别限制。

电路层120可以设置在基底层110上。电路层120可以包括绝缘层、半导体图案、导电图案和信号线。

发光元件层130可以设置在电路层120上。发光元件层130可以包括发光元件。例如，发光元件可以包括有机发光材料、无机发光材料、有机-无机发光材料、量子点、量子棒、微型LED或纳米LED。

封装层140可以设置在发光元件层130上。封装层140可以保护发光元件层130免受湿气、氧气和诸如灰尘颗粒的异物的影响。封装层140可以包括至少一个无机层。封装层140可以包括其中无机层、有机层和无机层顺序地堆叠的堆叠结构。

感测器层200可以设置在显示面板100上。感测器层200可以感测从外部施加到其的外部输入。例如，外部输入可以是用户输入。用户输入可以包括各种外部输入，例如用户身体的一部分、光、热、笔或压力。

感测器层200可以通过连续工艺形成在显示面板100上。在这种情况下，感测器层200可以直接设置在显示面板100上。在本公开中，表述“感测器层200直接设置在显示面板100上”是指在感测器层200与显示面板100之间不存在居间元件。即，在感测器层200与显示面板100之间可以不设置单独的粘合构件。

抗反射层300可以直接设置在感测器层200上。抗反射层300可以降低从外部入射到显示装置DD的外部光的反射率。抗反射层300可以通过连续工艺形成在感测器层200上。抗反射层300可以包括滤色器。滤色器可以按一排布(例如，设定或预定排布)布置。可以通过考虑从包括在显示面板100中的像素发射的光的颜色来确定滤色器的排布。另外，抗反射层300可以进一步包括与滤色器邻近的黑矩阵。稍后将详细描述抗反射层300。

根据一些实施例，可以省略感测器层200。在这种情况下，抗反射层300可以直接设置在显示面板100上。根据一些实施例，感测器层200和抗反射层300的位置可以互换。

根据一些实施例，显示装置DD可以进一步包括设置在抗反射层300上的光学层。作为示例，光学层可以通过连续工艺形成在抗反射层300上。光学层可以控制从显示面板100入射的光的方向，以提高显示装置DD的正面亮度。作为示例，光学层可以包括有机绝缘层以及高折射率层，开口穿过有机绝缘层被限定为分别与包括在显示面板100中的像素的发光区域相对应，高折射率层覆盖有机绝缘层并且填充在开口中。高折射率层可以具有比有机绝缘层的折射率高的折射率。

窗口400可以形成或放置在光学层或抗反射层300上。窗口400可以提供电子装置1000的前表面。窗口400可以包括玻璃膜或合成树脂膜作为其基底膜。窗口400可以进一步包括抗反射层或抗指纹层。窗口400可以包括玻璃膜或合成树脂膜。窗口400可以进一步包括与显示面板100的外围区域DP-NA(参考图5A)重叠的边框图案BZ(参考图5E)。

图4是示出根据本公开的一些实施例的像素PX的等效电路图。

图4示出了图2中示出的像素PX当中的一个像素PX的等效电路图。像素PX可以包括发光元件LD和像素电路PC。发光元件LD可以是包括在图3的发光元件层130中的部件，并且像素电路PC可以是包括在图3的电路层120中的部件。

像素电路PC可以包括多个晶体管(或薄膜晶体管)T1至T7以及存储电容器Cst。晶体管T1至T7和存储电容器Cst可以电连接到信号线SL1、SL2、SL3、SL1+1、EL和DL、第一初始化电压线VL1、第二初始化电压线VL2(或被称为阳极初始化电压线)以及驱动电压线PL。

晶体管T1至T7可以包括驱动晶体管T1(或被称为第一晶体管)、开关晶体管T2(或被称为第二晶体管)、补偿晶体管T3(或被称为第三晶体管)、第一初始化晶体管T4(或被称为第四晶体管)、操作控制晶体管T5(或被称为第五晶体管)、发射控制晶体管T6(或被称为第六晶体管)和第二初始化晶体管T7(或被称为第七晶体管)。

发光元件LD可以包括第一电极(例如，阳极电极或像素电极)和第二电极(例如，阴极电极或公共电极)。发光元件LD的第一电极可以经由发射控制晶体管T6连接到驱动晶体管T1以接收驱动电流I_LD，并且第二电极可以接收低电源电压ELVSS。发光元件LD可以生成具有与驱动电流I_LD相对应的亮度的光。

晶体管T1至T7中的一些晶体管可以是n沟道MOSFET(NMOS)，并且晶体管T1至T7中的其他晶体管可以是p沟道MOSFET(PMOS)。作为示例，晶体管T1至T7当中的补偿晶体管T3和第一初始化晶体管T4可以是n沟道MOSFET(NMOS)，并且晶体管T1至T7中的其他晶体管可以是p沟道MOSFET(PMOS)。

根据一些实施例，在晶体管T1至T7当中，补偿晶体管T3、第一初始化晶体管T4和第二初始化晶体管T7可以是NMOS，并且其他晶体管可以是PMOS。根据一些实施例，在晶体管T1至T7当中，可以只有一个晶体管是NMOS，并且其他晶体管可以是PMOS。根据一些实施例，所有晶体管T1至T7可以是NMOS或PMOS。

信号线可以包括传输第一扫描信号Sn的第一当前扫描线SL1、传输第二扫描信号Sn'的第二当前扫描线SL2、将第三扫描信号Si传输到第一初始化晶体管T4的第三扫描线SL3、将发射控制信号En传输到操作控制晶体管T5和发射控制晶体管T6的发射控制线EL、将下一扫描信号Sn+1传输到第二初始化晶体管T7的下一扫描线SL1+1以及与第一当前扫描线SL1交叉并且传输数据信号Dm的数据线DL。第一扫描信号Sn可以是当前扫描信号，并且下一扫描信号Sn+1可以是紧跟第一扫描信号Sn之后的扫描信号。

驱动电压线PL可以将驱动电压ELVDD传输到驱动晶体管T1，第一初始化电压线VL1可以传输初始化电压Vint1，以初始化驱动晶体管T1，并且第二初始化电压线VL2可以传输阳极初始化电压Vint2，以初始化发光元件LD的第一电极。

驱动晶体管T1的栅极可以连接到存储电容器Cst，驱动晶体管T1的源极可以经由操作控制晶体管T5连接到驱动电压线PL，并且驱动晶体管T1的漏极可以经由发射控制晶体管T6电连接到发光元件LD的第一电极。驱动晶体管T1可以响应于开关晶体管T2的开关操作而接收数据信号Dm，并且可以将驱动电流I_LD供应给发光元件LD。

开关晶体管T2的栅极可以连接到传输第一扫描信号Sn的第一当前扫描线SL1，开关晶体管T2的源极可以连接到数据线DL，并且开关晶体管T2的漏极可以连接到驱动晶体管T1的源极并且可以经由操作控制晶体管T5连接到驱动电压线PL。开关晶体管T2可以响应于通过第一当前扫描线SL1提供的第一扫描信号Sn而导通，并且可以执行开关操作，以将施加到数据线DL的数据信号Dm传输到驱动晶体管T1的源极。

补偿晶体管T3的栅极可以连接到第二当前扫描线SL2。补偿晶体管T3的漏极可以连接到驱动晶体管T1的漏极并且可以经由发射控制晶体管T6连接到发光元件LD的第一电极。补偿晶体管T3的源极可以连接到存储电容器Cst的第一电极CE10和驱动晶体管T1的栅极。另外，补偿晶体管T3的源极可以连接到第一初始化晶体管T4的漏极。

补偿晶体管T3可以响应于经由第二当前扫描线SL2施加到其的第二扫描信号Sn'而导通，并且可以将驱动晶体管T1的栅极和漏极电连接，以允许驱动晶体管T1以二极管配置被连接。

第一初始化晶体管T4的栅极可以连接到第三扫描线SL3。第一初始化晶体管T4的源极可以连接到第一初始化电压线VL1。第一初始化晶体管T4的漏极可以连接到存储电容器Cst的第一电极CE10、补偿晶体管T3的源极和驱动晶体管T1的栅极。第一初始化晶体管T4可以响应于通过第三扫描线SL3施加到其的第三扫描信号Si而导通，并且可以将初始化电压Vint1传输到驱动晶体管T1的栅极，以执行对驱动晶体管T1的栅极的电压进行初始化的初始化操作。

操作控制晶体管T5的栅极可以连接到发射控制线EL，操作控制晶体管T5的源极可以连接到驱动电压线PL，并且操作控制晶体管T5的漏极可以连接到驱动晶体管T1的源极和开关晶体管T2的漏极。

发射控制晶体管T6的栅极可以连接到发射控制线EL，发射控制晶体管T6的源极可以连接到驱动晶体管T1的漏极和补偿晶体管T3的漏极，并且发射控制晶体管T6的漏极可以连接到第二初始化晶体管T7的漏极以及发光元件LD的第一电极。

操作控制晶体管T5和发射控制晶体管T6可以响应于经由发射控制线EL施加到其的发射控制信号En而基本上同时(或并发地)导通，并且驱动电压ELVDD可以被施加到发光元件LD，以允许驱动电流I_LD流过发光元件LD。

第二初始化晶体管T7的栅极可以连接到下一扫描线SL1+1，第二初始化晶体管T7的漏极可以连接到发射控制晶体管T6的漏极以及发光元件LD的第一电极，并且第二初始化晶体管T7的源极可以连接到第二初始化电压线VL2，以接收阳极初始化电压Vint2。第二初始化晶体管T7可以响应于经由下一扫描线SL1+1施加到其的下一扫描信号Sn+1而导通，以初始化发光元件LD的第一电极。

根据一些实施例，第二初始化晶体管T7可以连接到发射控制线EL并且可以响应于发射控制信号En而被驱动。同时，源极和漏极的位置可以取决于晶体管的类型(例如，p型或n型)而互换。

存储电容器Cst可以包括第一电极CE10和第二电极CE20。存储电容器Cst的第一电极CE10可以连接到驱动晶体管T1的栅极，并且存储电容器Cst的第二电极CE20可以连接到驱动电压线PL。存储电容器Cst可以被充有与驱动晶体管T1的栅极的电压与驱动电压ELVDD之间的差相对应的电荷。

升压电容器Cbs可以包括第一电极CE11和第二电极CE21。升压电容器Cbs的第一电极CE11可以连接到存储电容器Cst的第一电极CE10，并且升压电容器Cbs的第二电极CE21可以接收第一扫描信号Sn。升压电容器Cbs可以在第一扫描信号Sn的提供被停止的时间点对驱动晶体管T1的栅极的电压进行升压，并且从而可以补偿栅极的电压降。

根据一些实施例的每个像素PX的详细操作如下。

当在初始化时段期间经由第三扫描线SL3提供第三扫描信号Si时，第一初始化晶体管T4可以响应于第三扫描信号Si而导通，并且驱动晶体管T1可以被从第一初始化电压线VL1提供的初始化电压Vint1初始化。

当在数据编程时段期间经由第一当前扫描线SL1和第二当前扫描线SL2提供第一扫描信号Sn和第二扫描信号Sn'时，开关晶体管T2和补偿晶体管T3可以分别响应于第一扫描信号Sn和第二扫描信号Sn'而导通。在这种情况下，驱动晶体管T1可以通过导通的补偿晶体管T3以二极管配置被连接并且可以被正向偏置。

然后，可以将通过从自数据线DL提供的数据信号Dm减去驱动晶体管T1的阈值电压Vth而获得的补偿电压Dm+Vth(Vth是负(-)值)施加到驱动晶体管T1的栅极。

可以分别将驱动电压ELVDD和补偿电压Dm+Vth施加到存储电容器Cst的两端，并且存储电容器Cst可以被充有与其两端之间的电压差相对应的电荷。

在发光时段期间，操作控制晶体管T5和发射控制晶体管T6可以被从发射控制线EL提供的发射控制信号En导通。可以生成根据驱动晶体管T1的栅极的电压与驱动电压ELVDD之间的差的驱动电流I_LD，并且可以经由发射控制晶体管T6将驱动电流I_LD供应给发光元件LD。

根据一些实施例，晶体管T1至T7中的至少一个晶体管可以包括包含氧化物的半导体层，并且晶体管T1至T7中的其他晶体管可以包括包含硅的半导体层。

例如，直接影响显示装置的亮度的驱动晶体管T1可以包括包含具有高可靠性的多晶硅的半导体层，并且从而可以实现具有高分辨率的显示装置。

同时，因为氧化物半导体具有相对高的载流子迁移率和相对低的泄漏电流，所以即使驱动时间可能相对长，电压降也不大。即，即使当像素PX以相对低的频率被驱动时，由于电压降而引起的图像的颜色变化也可能不大，并且因此，像素PX可以以相对低的频率被驱动。

如上所述，因为氧化物半导体具有相对低的泄漏电流，所以连接到驱动晶体管T1的栅极的补偿晶体管T3和第一初始化晶体管T4中的至少一个可以包括氧化物半导体。因此，可以防止或减小流到驱动晶体管T1的栅极的泄漏电流，并且可以降低整体功耗。

尽管在图4中的上述像素PX中图示了各种电路部件，但是根据本公开的实施例不限于图示的电路配置。例如，一些实施例可以包括附加的部件或更少的部件，而不背离根据本公开的实施例的精神和范围。

图5A是示出根据本公开的一些实施例的显示面板DP的平面图。图5B是示出图5A的显示面板DP的部分10A的放大平面图。图5C是示出图5B的显示面板DP的部分200A的放大平面图。图5D是示出图5B的显示面板DP的部分300A的放大平面图。图5E是示出根据本公开的一些实施例的显示面板DP的平面图。

参考图5A，显示面板DP可以包括显示区域DP-A和外围区域DP-NA。外围区域DP-NA可以与显示区域DP-A邻近限定并且可以围绕显示区域DP-A的至少一部分。显示面板DP可以对应于图3中示出的显示面板100。

显示区域DP-A可以包括第一区域DP-A1、第二区域DP-A2和第三区域DP-A3。第一区域DP-A1可以与图1中示出的感测区域1000SA或图2中示出的感测区域100SA重叠或相对应。根据一些实施例，第一区域DP-A1被示出为圆形，然而，第一区域DP-A1的形状不应限于此或由此限制。根据显示面板DP的设计，第一区域DP-A1可以具有各种形状，例如多边形、椭圆形、具有至少一个弯曲边的图形、不规则形状或任何合适的形状。

显示面板DP可以包括多个像素PX。显示面板DP可以包括：包括设置在第一区域DP-A1中的发光元件的第一像素PX1；包括设置在第二区域DP-A2中的发光元件的第二像素PX2；以及包括设置在第三区域DP-A3中的发光元件的第三像素PX3。第一像素PX1、第二像素PX2和第三像素PX3中的每一个可以包括图4中示出的像素电路PC。图5A中示出的第一像素PX1、第二像素PX2和第三像素PX3是关于对应的发光元件LD(参考图4)的位置被图示的。

第一像素PX1、第二像素PX2和第三像素PX3中的每一个可以提供成多个。在这种情况下，第一像素PX1、第二像素PX2和第三像素PX3中的每一个可以包括红色像素、绿色像素和蓝色像素，并且根据一些实施例，可以进一步包括白色像素。

第一区域DP-A1、第二区域DP-A2和第三区域DP-A3可以通过透射率或分辨率彼此区分开。可以基于单位面积测量透射率和分辨率。

第一区域DP-A1可以具有比第二区域DP-A2和第三区域DP-A3的透射率高的透射率。这是因为相比于在第二区域DP-A2和第三区域DP-A3中，在第一区域DP-A1中由稍后更详细描述的遮光结构占据的区域与整个区域的比率较低。不设置遮光结构的区域可以与光信号穿过的透射区域相对应。遮光结构可以包括电路层的导电图案、像素限定层和稍后描述的像素限定图案。

第三区域DP-A3可以具有比第一区域DP-A1和第二区域DP-A2的分辨率高的分辨率。相比于在第一区域DP-A1和第二区域DP-A2中，在第三区域DP-A3中设置在单位面积(或相同尺寸的区域)中的发光元件的数量可以较大。

当基于透射率进行区分时，第一区域DP-A1可以是第一透射区域，并且第二区域DP-A2和第三区域DP-A3可以对应于与第一透射区域区分开的第二透射区域的不同部分。第二区域DP-A2可以具有与第三区域DP-A3的透射率基本上相同的透射率。即使第二区域DP-A2的透射率与第三区域DP-A3的透射率不同，但是因为第一区域DP-A1的透射率显著高于第二区域DP-A2和第三区域DP-A3中的每一个的透射率，所以当第一区域DP-A1被定义为第一透射区域时，第二区域DP-A2和第三区域DP-A3可以被定义为第二透射区域。

当基于分辨率进行区分时，第一区域DP-A1和第二区域DP-A2可以与第一分辨率区域的不同部分相对应，并且第三区域DP-A3可以是与第一分辨率区域区分开的第二分辨率区域。第一区域DP-A1的每单位面积的发光元件的数量可以与第二区域DP-A2的每单位面积的发光元件的数量基本上相同。

参考图5B，第一像素PX1可以包括第一发光元件LD1和电连接到第一发光元件LD1的第一像素电路PC1。第二像素PX2可以包括第二发光元件LD2和用于驱动第二发光元件LD2的第二像素电路PC2，并且第三像素PX3可以包括第三发光元件LD3和用于驱动第三发光元件LD3的第三像素电路PC3。

第一发光元件LD1可以设置在第一区域DP-A1中，并且第一像素电路PC1可以设置在第二区域DP-A2中。第二发光元件LD2和第二像素电路PC2可以设置在第二区域DP-A2中。第三发光元件LD3和第三像素电路PC3可以设置在第三区域DP-A3中。

第一像素电路PC1可以不设置在第一区域DP-A1中而是设置在第二区域DP-A2中，以提高第一区域DP-A1的透射率。通过从第一区域DP-A1去除诸如晶体管的遮光结构可以增大透射区域的占有率，并且结果，可以提高第一区域DP-A1的透射率。第一像素电路PC1可以不设置在第二区域DP-A2中而是设置在外围区域DP-NA中。

图5B示出了两种类型的第一像素PX1作为代表性示例。一个第一像素PX1可以包括在第一方向DR1上与第一像素电路PC1间隔开的第一发光元件LD1。另一个第一像素PX1可以包括在第二方向DR2上与第一像素电路PC1间隔开的第一发光元件LD1。根据一些实施例，设置在第一区域DP-A1的右侧的第一像素PX1的第一发光元件LD1与第一像素电路PC1之间的排布关系可以类似于设置在第一区域DP-A1的左侧的第一像素PX1的第一发光元件LD1与第一像素电路PC1之间的排布关系。另外，设置在第一区域DP-A1的下侧的第一像素PX1的第一发光元件LD1与第一像素电路PC1之间的排布关系可以类似于设置在第一区域DP-A1的上侧的第一像素PX1的第一发光元件LD1与第一像素电路PC1之间的排布关系。

在图5C中，发光元件的第一电极AE1、AE2和AE3被示出为第一发光元件LD1、第二发光元件LD2和第三发光元件LD3的代表。每单位面积的第一发光元件LD1的数量小于每单位面积的第三发光元件LD3的数量，以提高第一区域DP-A1的透射率。作为示例，第一区域DP-A1的分辨率可以是第三区域DP-A3的分辨率的大约1/2、3/8、1/3、1/4、2/9、1/8、1/9或1/16。例如，第三区域DP-A3的分辨率可以等于或大于大约400ppi，并且第一区域DP-A1的分辨率可以是大约200ppi或大约100ppi。然而，这仅仅是一个示例，并且根据本公开的实施例不限于此或由此限制。然而，第一发光元件LD1的第一电极AE1可以具有比第三发光元件LD3的第一电极AE3的面积大的面积。

第一区域DP-A1中的其中不设置第一发光元件LD1的区域可以被定义为透射区域。作为示例，第一区域DP-A1中的其中不设置第一发光元件LD1的第一电极AE1的区域可以被定义为透射区域。

基于单位面积，第二发光元件LD2的数量可以小于第三发光元件LD3的数量，以确保第二区域DP-A2中的布置第一像素电路PC1的区域。在第二区域DP-A2中，第一像素电路PC1可以设置在第二像素电路PC2不被设置的区域中。

第一发光元件LD1可以经由连接线TWL电连接到第一像素电路PC1。连接线TWL可以与第一区域DP-A1和第二区域DP-A2重叠。连接线TWL可以与透射区域TA重叠(参考图9)。连接线TWL的至少一部分可以包括透明导电材料。在图5C的第一区域DP-A1中，第一电极AE1不设置在其中的区域可以是透射区域TA。将参考图9更详细地描述透射区域TA。

第一电极AE1、AE2和AE3可以包括弯曲边缘。具有弯曲边缘的第一电极AE1、AE2和AE3可以减少光的衍射。特别地，第一发光元件LD1的第一电极AE1可以最小化穿过透射区域TA的光的衍射。

第一发光元件LD1的第一电极AE1在平面中可以具有椭圆形。第一电极AE1可以确保发光区域，并且可以基本上同时(或并发地)确保连接线TWL的连接区域。

图5D示出了具有三种颜色的第一发光元件LD1。第一电极AE1-R、第一电极AE1-G和第一电极AE1-B被分别图示为具有第一颜色的第一发光元件LD1、具有第二颜色的第一发光元件LD1和具有第三颜色的第一发光元件LD1的代表。第一颜色可以是红色，第二颜色可以是绿色，并且第三颜色可以是蓝色，然而，它们不应限于此或由此限制。根据一些实施例，第一颜色、第二颜色和第三颜色可以是其他三种原色。

图5D中示出了设置在第一区域DP-A1中的第一发光元件行PXL1、第二发光元件行PXL2、第三发光元件行PXL3和第四发光元件行PXL4。具有第二颜色的第一电极AE1-G可以沿着第一方向DR1布置在第一发光元件行PXL1和第三发光元件行PXL3中的每一个中。具有第一颜色的第一电极AE1-R和具有第三颜色的第一电极AE1-B可以沿着第一方向DR1彼此交替地布置在第二发光元件行PXL2和第四发光元件行PXL4中的每一个中。在第二方向DR2上，具有第一颜色并且布置在第二发光元件行PXL2中的第一电极AE1-R可以与具有第三颜色并且布置在第四发光元件行PXL4中的第一电极AE1-B对准。第一发光元件行PXL1至第四发光元件行PXL4的这种布置可以应用于第二区域DP-A2和第三区域DP-A3。

设置在区域300A1中的第一电极AE1-R、AE1-G和AE1-B可以与设置在图5B中示出的第一区域DP-A1的左侧的第一像素PX1的第一电极相对应，并且设置在其他区域300A2中的第一电极AE1-R、AE1-G和AE1-B可以与设置在图5B中示出的第一区域DP-A1的上侧的第一像素PX1的第一电极相对应。连接线TWL的延伸方向可以取决于第一电极AE1-R、AE1-G和AE1-B的位置而不同。

参考图5E，第一像素电路PC1可以设置在第四区域而不是第一区域DP-A1、第二区域DP-A2和第三区域DP-A3中。如图5E中所示，第一像素电路PC1可以设置在外围区域DP-NA中。连接线TWL可以与第一区域DP-A1、第二区域DP-A2、第三区域DP-A3和外围区域DP-NA重叠。

图6A和图6B是示出根据本公开的一些实施例的显示装置DD的第三区域DP-A3的截面图。图7是示出根据本公开的一些实施例的显示装置DD的第一区域DP-A1和第二区域DP-A2的截面图。

图6A和图6B示出了第三发光元件LD3以及第三像素电路PC3(参考图5C)的硅晶体管S-TFT和氧化物晶体管O-TFT。在图4中示出的等效电路中，第三晶体管T3和第四晶体管T4可以是氧化物晶体管O-TFT，并且其他晶体管可以是硅晶体管S-TFT。图7示出了第一发光元件LD1、第一像素电路PC1的一部分、第二发光元件LD2和第二像素电路PC2的一部分。图7中示出的硅晶体管S-TFT可以是图4中示出的第六晶体管T6。

缓冲层10br可以设置在基底层110上。缓冲层10br可以防止或减少金属原子或杂质从基底层110向上扩散到第一半导体图案SP1的情况。第一半导体图案SP1可以包括硅晶体管S-TFT的有源区AC1。在用于形成第一半导体图案SP1的结晶工艺期间，缓冲层10br可以控制供热速率，使得可以均匀地形成第一半导体图案SP1。

第一后表面金属层BMLa可以设置在硅晶体管S-TFT下方，并且第二后表面金属层BMLb可以设置在氧化物晶体管O-TFT下方。第一后表面金属层BMLa和第二后表面金属层BMLb可以被布置成与第一像素电路PC1、第二像素电路PC2和第三像素电路PC3重叠。第一后表面金属层BMLa和第二后表面金属层BMLb可以防止或减少外部光到达第一像素电路PC1、第二像素电路PC2和第三像素电路PC3。

第一后表面金属层BMLa可以被布置为与第一像素电路PC1、第二像素电路PC2和第三像素电路PC3(参考图5C)中的每一个的至少一部分相对应。第一后表面金属层BMLa可以被布置成与由硅晶体管S-TFT实现的驱动晶体管T1(参考图4)重叠。

第一后表面金属层BMLa可以设置在基底层110与缓冲层10br之间。根据一些实施例，在第一后表面金属层BMLa与缓冲层10br之间可以进一步设置无机阻挡层。第一后表面金属层BMLa可以连接到电极或布线，并且可以从电极或布线接收恒定电压或信号。根据一些实施例，第一后表面金属层BMLa可以是与其他电极或布线隔离的浮置电极。

第二后表面金属层BMLb可以设置在氧化物晶体管O-TFT下方。第二后表面金属层BMLb可以设置在第二绝缘层20与第三绝缘层30之间。第二后表面金属层BMLb可以与存储电容器Cst的第二电极CE20设置在同一层。第二后表面金属层BMLb可以连接到接触电极BML2-C以接收恒定电压或信号。接触电极BML2-C可以与氧化物晶体管O-TFT的栅极GT2设置在同一层。

第一后表面金属层BMLa和第二后表面金属层BMLb中的每一个可以包括反射金属。作为示例，第一后表面金属层BMLa和第二后表面金属层BMLb中的每一个可以包括银(Ag)、包含银(Ag)的合金、钼(Mo)、包含钼(Mo)的合金、铝(Al)、包含铝(Al)的合金、氮化铝(AlN)、钨(W)、氮化钨(W_xN_y)、铜(Cu)或p+掺杂的非晶硅等。第一后表面金属层BMLa和第二后表面金属层BMLb可以包括相同的材料或者可以包括不同的材料。

根据一些实施例，可以省略第二后表面金属层BMLb。第一后表面金属层BMLa可以延伸并且可以设置在氧化物晶体管O-TFT下方，并且第一后表面金属层BMLa可以防止或减少光入射到氧化物晶体管O-TFT的下部。

第一半导体图案SP1可以设置在缓冲层10br上。第一半导体图案SP1可以包括硅半导体。作为示例，硅半导体可以包括非晶硅或多晶硅。例如，第一半导体图案SP1可以包括低温多晶硅。

图6A和图6B仅示出了设置在缓冲层10br上的第一半导体图案SP1的一部分，并且第一半导体图案SP1可以进一步设置在其他区域中。第一半导体图案SP1可以以特定规则遍及各像素布置。第一半导体图案SP1可以取决于其是否被掺杂或者其是否被掺杂有n型掺杂剂或p型掺杂剂而具有不同的电特性。第一半导体图案SP1可以包括具有相对高的电导率的第一区域以及具有相对低的电导率的第二区域。第一区域可以被掺杂有n型掺杂剂或p型掺杂剂。p型晶体管可以包括被掺杂有p型掺杂剂的区域，并且n型晶体管可以包括被掺杂有n型掺杂剂的区域。第二区域可以是非掺杂区域或者以比第一区域的浓度低的浓度被掺杂的区域。

第一区域可以具有比第二区域的电导率大的电导率，并且可以基本上用作电极或信号线。第二区域可以基本上与晶体管的有源区(或沟道)相对应。换句话说，第一半导体图案SP1的一部分可以是晶体管的有源区，第一半导体图案SP1的另一部分可以是晶体管的源极或漏极，并且第一半导体图案SP1的其他部分可以是连接电极或连接信号线。

硅晶体管S-TFT的源区SE1(或源极)、有源区AC1(或沟道)和漏区DE1(或漏极)可以由第一半导体图案SP1形成。源区SE1和漏区DE1在截面中可以在彼此相反的方向上从有源区AC1延伸。

第一绝缘层10可以设置在缓冲层10br上。第一绝缘层10可以与各像素公共地重叠，并且可以覆盖第一半导体图案SP1。第一绝缘层10可以是无机层和/或有机层，并且可以具有单层或多层结构。第一绝缘层10可以包括氧化铝、氧化钛、氧化硅、氮化硅、氧氮化硅、氧化锆和氧化铪中的至少一种。根据一些实施例，第一绝缘层10可以具有氧化硅层的单层结构。不仅第一绝缘层10，而且稍后描述的电路层120的绝缘层也可以是无机层和/或有机层，并且可以具有单层或多层结构。无机层可以包括上述材料中的至少一种，然而，根据本公开的实施例不限于此或由此限制。

硅晶体管S-TFT的栅极GT1可以设置在第一绝缘层10上。栅极GT1可以是金属图案的一部分。栅极GT1可以与有源区AC1重叠。在对第一半导体图案SP1进行掺杂的工艺中，栅极GT1可以用作掩模。栅极GT1可以包括钛(Ti)、银(Ag)、包含银(Ag)的合金、钼(Mo)、包含钼(Mo)的合金、铝(Al)、包含铝(Al)的合金、氮化铝(AlN)、钨(W)、氮化钨(W_xN_y)、铜(Cu)、氧化铟锡(ITO)或氧化铟锌(IZO)等，然而，根据本公开的实施例不受特别限制。

第二绝缘层20可以设置在第一绝缘层10上并且可以覆盖栅极GT1。第三绝缘层30可以设置在第二绝缘层20上。存储电容器Cst的第二电极CE20可以设置在第二绝缘层20与第三绝缘层30之间。另外，存储电容器Cst的第一电极CE10可以设置在第一绝缘层10与第二绝缘层20之间。

第二半导体图案SP2可以设置在第三绝缘层30上。第二半导体图案SP2可以包括稍后描述的氧化物晶体管O-TFT的有源区AC2。第二半导体图案SP2可以包括氧化物半导体。第二半导体图案SP2可以包括透明导电氧化物(TCO)，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化锌(ZnO)或氧化铟(In₂O₃)。

氧化物半导体可以包括取决于金属氧化物是否被还原而彼此区分开的多个区域。其中金属氧化物被还原的区域(在下文中，被称为“还原区域”)具有比其中金属氧化物未被还原的区域(在下文中，被称为“非还原区域”)的电导率大的电导率。还原区域可以基本上充当晶体管的源极/漏极或信号线。非还原区域可以基本上与晶体管的半导体区域(或有源区或沟道)相对应。换句话说，第二半导体图案SP2的一部分可以是晶体管的半导体区域，第二半导体图案SP2的另一部分可以是晶体管的源区/漏区，并且第二半导体图案SP2的其他部分可以是信号传输区域。

氧化物晶体管O-TFT的源区SE2(或源极)、有源区AC2(或沟道)和漏区DE2(或漏极)可以由第二半导体图案SP2形成。源区SE2和漏区DE2在截面中可以在彼此相反的方向上从有源区AC2延伸。

第四绝缘层40可以设置在第三绝缘层30上。如图6A中所示，第四绝缘层40可以是与氧化物晶体管O-TFT的栅极GT2重叠并且暴露氧化物晶体管O-TFT的源区SE2和漏区DE2的绝缘图案。如图6B中所示，第四绝缘层40可以与各像素公共地重叠并且可以覆盖第二半导体图案SP2。

如图6A和图6B中所示，氧化物晶体管O-TFT的栅极GT2可以设置在第四绝缘层40上。氧化物晶体管O-TFT的栅极GT2可以是金属图案的一部分。氧化物晶体管O-TFT的栅极GT2可以与有源区AC2重叠。

第五绝缘层50可以设置在第四绝缘层40上并且可以覆盖栅极GT2。第一连接电极CNE1可以设置在第五绝缘层50上。第一连接电极CNE1可以经由穿过第一绝缘层10、第二绝缘层20、第三绝缘层30、第四绝缘层40和第五绝缘层50限定的接触孔连接到硅晶体管S-TFT的漏区DE1。

第六绝缘层60可以设置在第五绝缘层50上。第二连接电极CNE2可以设置在第六绝缘层60上。第二连接电极CNE2可以经由穿过第六绝缘层60限定的接触孔连接到第一连接电极CNE1。第七绝缘层70可以设置在第六绝缘层60上并且可以覆盖第二连接电极CNE2。第八绝缘层80可以设置在第七绝缘层70上。

第六绝缘层60、第七绝缘层70和第八绝缘层80中的每一个可以是有机层。作为示例，第六绝缘层60、第七绝缘层70和第八绝缘层80中的每一个可以包括诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物、具有苯酚基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其混合物。

第三发光元件LD3可以包括第一电极AE3(或像素电极)、发光层EL3和第二电极CE(或公共电极)。第一发光元件LD1的第二电极CE、第二发光元件LD2的第二电极CE和第三发光元件LD3的第二电极CE可以彼此提供为一体。即，可以将第二电极CE公共地提供给第一发光元件LD1、第二发光元件LD2和第三发光元件LD3。

第三发光元件LD3的第一电极AE3可以设置在第八绝缘层80上。第三发光元件LD3的第一电极AE3可以是半透射电极、透射电极或反射电极。根据一些实施例，第三发光元件LD3的第一电极AE3可以包括由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其化合物形成的反射层以及形成在该反射层上的透明或半透明电极层。透明或半透明电极层可以包括选自由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化锌(ZnO)、氧化铟(In₂O₃)和铝掺杂的氧化锌(AZO)组成的组中的至少一种。例如，第三发光元件LD3的第一电极AE3可以包括ITO/Ag/ITO的堆叠结构。

像素限定层PDL可以设置在第八绝缘层80上。像素限定层PDL可以具有光吸收特性。例如，像素限定层PDL可以具有黑色。像素限定层PDL可以包括黑色着色剂。黑色着色剂可以包括黑色染料或黑色颜料。黑色着色剂可以包括炭黑，或者可以包括例如铬的金属材料或其氧化物。像素限定层PDL可以与具有遮光特性的遮光图案相对应。

像素限定层PDL可以覆盖第三发光元件LD3的第一电极AE3的一部分。作为示例，像素限定层PDL可以具有第二开口PDL-OP2，第二开口PDL-OP2被限定为穿过像素限定层PDL，以暴露第三发光元件LD3的第一电极AE3的一部分。像素限定层PDL可以增大第三发光元件LD3的第一电极AE3的边缘与第二电极CE之间的距离。因此，可以通过像素限定层PDL防止或减少在第一电极AE3的边缘上电弧的出现。

根据一些实施例，空穴控制层可以设置在第一电极AE3与发光层EL3之间。空穴控制层可以包括空穴传输层，并且可以进一步包括空穴注入层。电子控制层可以设置在发光层EL3与第二电极CE之间。电子控制层可以包括电子传输层，并且可以进一步包括电子注入层。空穴控制层和电子控制层可以使用开口掩模遍及多个像素PX(参考图5A)公共地形成。

封装层140可以设置在发光元件层130上。封装层140可以包括顺序地堆叠的无机层141、有机层142和无机层143，然而，包括在封装层140中的层不应限于此或由此限制。

无机层141和143可以保护发光元件层130免受湿气和氧气的影响，并且有机层142可以保护发光元件层130免受诸如灰尘颗粒的异物的影响。无机层141和143可以包括氮化硅层、氧氮化硅层、氧化硅层、氧化钛层或者氧化铝层。有机层142可以包括丙烯酸类有机层，然而，其不应限于此或者由此限制。

感测器层200可以设置在显示面板100上。感测器层200可以被称为感测器、输入感测层或输入感测面板。感测器层200可以包括基底层210、第一导电层220、感测绝缘层230和第二导电层240。

基底层210可以直接设置在显示面板100上。基底层210可以是包括氮化硅、氧氮化硅和氧化硅中的至少一种的无机层。根据一些实施例，基底层210可以是包括环氧树脂、丙烯酸树脂或酰亚胺类树脂的有机层。基底层210可以具有单层结构或在第三方向DR3上堆叠的各层的多层结构。

第一导电层220和第二导电层240中的每一个可以具有单层结构或在第三方向DR3上堆叠的各层的多层结构。第一导电层220和第二导电层240可以包括导线以限定具有网格形状的感测电极。导线可以不与第一开口PDL-OP1、第二开口PDL-OP2和开口PDP-OP重叠，并且可以与像素限定图案PDP和像素限定层PDL重叠。由第一导电层220和第二导电层240限定的感测电极可以至少与图5A中示出的第三区域DP-A3重叠。

具有单层结构的导电层可以包括金属层或透明导电层。金属层可以包括钼、银、钛、铜、铝或其合金。透明导电层可以包括透明导电氧化物，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锌锡(ITZO)等。此外，透明导电层可以包括诸如PEDOT的导电聚合物、金属纳米线或石墨烯等。

具有多层结构的导电层可以包括金属层。金属层可以具有钛/铝/钛的三层结构。具有多层结构的导电层可以包括至少一个金属层和至少一个透明导电层。

感测绝缘层230可以设置在第一导电层220与第二导电层240之间。感测绝缘层230可以包括无机层。无机层可以包括氧化铝、氧化钛、氧化硅、氮化硅、氧氮化硅、氧化锆和氧化铪中的至少一种。

根据一些实施例，感测绝缘层230可以包括有机层。有机层可以包括丙烯酸类树脂、甲基丙烯酸类树脂、聚异戊二烯类树脂、乙烯基类树脂、环氧类树脂、聚氨酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂和苝类树脂中的至少一种。

抗反射层300可以设置在感测器层200上。抗反射层300可以包括分隔层310、第一滤色器321、第二滤色器322、第三滤色器323和平坦化层330。

分隔层310的材料不应受特别限制，只要材料吸收光即可。分隔层310可以具有黑色并且可以具有黑色着色剂。黑色着色剂可以包括黑色染料或黑色颜料。黑色着色剂可以包括炭黑，或者可以包括例如铬的金属材料或其氧化物。

分隔层310可以覆盖感测器层200的第二导电层240。分隔层310可以防止或减少外部光被第二导电层240反射的情况。分隔层310可以与第二区域DP-A2(参考图7)和第三区域DP-A3重叠，并且可以不与第一区域DP-A1(参考图7)重叠。即，由于分隔层310不设置在第一区域DP-A1(参考图7)中，因此可以提高第一区域DP-A1的透射率。

分隔层310可以具有穿过其限定的第二开口310-OP2。第二开口310-OP2可以与第三发光元件LD3的第一电极AE3重叠。第三滤色器323可以与第三区域DP-A3重叠。第三滤色器323可以与第三发光元件LD3的第一电极AE3重叠。第三滤色器323可以覆盖第二开口310-OP2。第三滤色器323可以与分隔层310接触。

平坦化层330可以覆盖分隔层310和第三滤色器323。平坦化层330可以包括有机材料，并且可以在平坦化层330上提供平坦的表面。根据一些实施例，可以省略平坦化层330。

图7示出了应用了图6A中示出的绝缘图案的第四绝缘层40的第二区域DP-A2。在图7中，与第一像素电路PC1不同，可以不示出第二像素电路PC2的氧化物晶体管O-TFT。可以省略第一像素PX1和第二像素PX2的公共地包括在第三像素PX3中并且参考图6A和图6B描述的部件的一些细节。

第一发光元件LD1的第一电极AE1可以电连接到设置在第二区域DP-A2中的第一像素电路PC1。第一发光元件LD1的第一电极AE1可以电连接到硅晶体管S-TFT或氧化物晶体管O-TFT。图7示出了第一发光元件LD1的第一电极AE1连接到硅晶体管S-TFT。

第一发光元件LD1的第一电极AE1可以经由连接线TWL和连接电极CNE1'、CNE2'和CPN电连接到第一像素电路PC1。根据一些实施例，可以省略连接电极CNE1'和CPN中的一个。连接电极CNE1'可以将连接线TWL直接连接到硅晶体管S-TFT。根据一些实施例，可以省略连接电极CNE2'，并且第一电极AE1可以直接连接到连接线TWL。

连接线TWL可以与透射区域TA重叠。连接线TWL可以包括透光材料。连接线TWL可以包括透明导电氧化物(TCO)，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化锌(ZnO)或氧化铟(In₂O₃)等。尽管连接线TWL与光信号透过的透射区域TA重叠，但是透明的连接线TWL可以减小光信号的诸如衍射的失真。

根据一些实施例，连接线TWL可以与第一区域DP-A1和第二区域DP-A2重叠并且可以设置在第三绝缘层30上。第五绝缘层50可以覆盖连接线TWL。连接线TWL可以不与第三区域DP-A3(参考图6A)重叠。

连接线TWL可以与第二半导体图案SP2设置在第二半导体图案SP2被布置在其上的同一绝缘层上，并且连接线TWL可以与第二半导体图案SP2由相同的原始氧化物半导体层形成。原始氧化物半导体层可以通过蚀刻工艺被划分成多个图案，并且这些图案可以包括第二半导体图案SP2和连接线TWL。

然而，因为在第二半导体图案SP2上执行的后续工艺与在连接线TWL上执行的后续工艺不完全相同，所以第二半导体图案SP2和连接线TWL可以具有彼此不同的电特性。连接线TWL可以具有与第二半导体图案SP2的源区SE2和漏区DE2相对应的电导率。在下文中，将主要描述连接线TWL和第二半导体图案SP2的源区SE2。

连接线TWL和第二半导体图案SP2的源区SE2可以具有比第二半导体图案SP2的有源区AC2的电导率高的电导率。与第二半导体图案SP2的有源区AC2的氟元素含量相比，连接线TWL和第二半导体图案SP2的源区SE2可以具有更高的氟元素含量。在形成绝缘图案的第四绝缘层40的工艺中，可以使用诸如CF4和/或SF6的氟化气体作为蚀刻气体，并且这是因为氟取代透明导电氧化物(TCO)中的氧。使用氟化气体的干法蚀刻工艺可以具有与在透明导电氧化物(TCO)被掺杂有氟时获得的结果相似的结果。

被还原的透明导电氧化物(TCO)的电导率可以增大。因为栅极GT2阻挡氟化气体，所以第二半导体图案SP2的有源区AC2可以具有相对低的氟含量。

连接线TWL可以具有比第二半导体图案SP2的源区SE2的电导率高的电导率。连接线TWL和第二半导体图案SP2的源区SE2的掺杂浓度可以通过掺杂工艺来调整。与第二半导体图案SP2的源区SE2相比，连接线TWL可以进一步包括用作掺杂剂的铝(Al)、砷(As)、硼(B)或硅(Si)。连接线TWL可以具有比第二半导体图案SP2的源区SE2的掺杂剂含量相对高的掺杂剂含量。稍后将详细描述形成第二半导体图案SP2和连接线TWL的工艺。

像素限定图案PDP可以形成在第八绝缘层80上以与第一区域DP-A1重叠。像素限定图案PDP可以包括与像素限定层PDL的材料相同的材料，并且可以通过与像素限定层PDL的工艺相同的工艺形成。像素限定图案PDP可以覆盖第一发光元件LD1的第一电极AE1的一部分。作为示例，像素限定图案PDP可以覆盖第一发光元件LD1的第一电极AE1的边缘，并且可以如像素限定层PDL一样防止或减少电弧的出现。在第一区域DP-A1中，与第一发光元件LD1的第一电极AE1和像素限定图案PDP重叠的区域可以被定义为元件区域EA，并且其他区域可以被定义为透射区域TA。

分隔层310可以具有穿过其限定的第一开口310-OP1。第一开口310-OP1可以与第二发光元件LD2的第一电极AE2重叠。第一滤色器321可以与第一区域DP-A1重叠，并且第二滤色器322可以与第二区域DP-A2重叠。第一滤色器321和第二滤色器322中的每一个可以与第一电极AE1和AE2当中的对应电极重叠。

因为分隔层310不与第一区域DP-A1重叠，所以第一滤色器321可以与分隔层310间隔开。即，第一滤色器321可以不与分隔层310接触。第二滤色器322可以覆盖第一开口310-OP1。平坦化层330可以覆盖分隔层310、第一滤色器321和第二滤色器322。

图8A和图8B是示出图5A的显示面板DP的一部分的平面图。图9是示出根据本公开的一些实施例的显示装置DD的第一区域DP-A1和第二区域DP-A2的截面图。在图9中，将省略关于参考图8A和图8B描述的第一区域DP-A1和第二区域DP-A2的相同细节。

图8A和图8B是示出穿过图9中示出的第五绝缘层50形成的开口50-OP的平面图。开口50-OP可以与第一区域DP-A1重叠。在图8A和图8B中，示意性地示出了布置在开口50-OP周围的第一像素电路PC1的硅晶体管S-TFT、第一发光元件LD1和连接线TWL。

如图8A中所示，连接线TWL可以与第一区域DP-A1和第二区域DP-A2重叠并且可以具有一体的形状。如图8B中所示，连接线TWL可以包括与第一区域DP-A1重叠的第一部分TWL1以及与第二区域DP-A2重叠的第二部分TWL2。第一部分TWL1和第二部分TWL2可以布置在彼此不同的层。

参考图9，连接线TWL的一部分可以通过开口50-OP暴露，而不被第五绝缘层50覆盖。可以利用诸如CF4和/或SF6的氟化气体作为蚀刻气体来形成开口50-OP，并且连接线TWL的电导率可以在蚀刻工艺期间增大。连接线TWL的通过开口50-OP暴露的部分可以被填充在开口50-OP中的第六绝缘层60覆盖。

与连接线TWL不同，在形成开口50-OP的蚀刻工艺期间，第二半导体图案SP2的源区SE2可以不暴露于蚀刻气体。因此，暴露于蚀刻气体的连接线TWL可以具有比第二半导体图案SP2的源区SE2的电导率高的电导率。连接线TWL可以具有比第二半导体图案SP2的有源区AC2的氟元素含量高的氟元素含量。

图10A至图10H是示出根据本公开的一些实施例的制造显示装置DD的方法的截面图。

图10A至图10H示出了关于图9中示出的截面的制造过程。第二发光元件LD2和第二像素电路PC2未在图10A至图10H中示出，然而，第二发光元件LD2和第二像素电路PC2可以通过与下面描述的第一发光元件LD1和第一像素电路PC1的工艺相同的工艺形成。根据一些实施例，图6A中示出的第三区域DP-A3可以通过与下面描述的第一区域DP-A1和第二区域DP-A2的工艺相同的工艺形成。

参考图10A，可以形成与第二区域DP-A2重叠的第一后表面金属层BMLa和硅晶体管S-TFT。绝缘层、半导体层和导电层可以通过涂覆或沉积工艺形成在基底层110上。然后，可以通过光刻工艺和蚀刻工艺对绝缘层、半导体层和导电层选择性地进行图案化。根据一些实施例，第二像素电路PC2和第三像素电路PC3的硅晶体管S-TFT可以与第一像素电路PC1的硅晶体管S-TFT通过相同且单个工艺形成。

如图10A中所示，氧化物半导体层SP2和TWL可以形成在第三绝缘层30上。氧化物半导体层SP2和TWL包括氧化物半导体图案SP2(对应于图6A中示出的第二半导体图案SP2)和连接线TWL。可以形成原始氧化物半导体层并且对其进行图案化，以形成与第二区域DP-A2重叠的氧化物半导体图案SP2以及至少与第一区域DP-A1重叠的连接线TWL。示出了与第一区域DP-A1和第二区域DP-A2重叠的连接线TWL作为代表性示例。

根据一些实施例，第二像素电路PC2的氧化物半导体图案和第三像素电路PC3的氧化物半导体图案可以与氧化物半导体层SP2和TWL通过相同且单个工艺形成。即，可以对原始氧化物半导体层进行图案化，以形成第二像素电路PC2和第三像素电路PC3的氧化物半导体图案。

参考图10B，可以在第三绝缘层30上形成初步绝缘层40-P以覆盖氧化物半导体图案SP2和连接线TWL。可以通过沉积无机材料来形成初步绝缘层40-P。

然后，可以在初步绝缘层40-P上形成氧化物晶体管O-TFT(参考图9)的栅极GT2，以与氧化物半导体图案SP2的一部分重叠。可以形成初步导电层并且对其进行图案化以形成栅极GT2。根据一些实施例，第二像素电路PC2的栅极GT2和第三像素电路PC3的栅极GT2可以与第一像素电路PC1的栅极GT2通过相同且单个工艺形成。

参考图10C，可以形成绝缘图案的第四绝缘层40。可以对图10B的初步绝缘层40-P进行干法蚀刻以形成绝缘图案的第四绝缘层40。蚀刻气体可以包括氟化气体，例如CF4和/或SF6。在干法蚀刻工艺期间，透明导电氧化物(TCO)中可能会出现氧空位，并且这被氟取代。被还原的透明导电氧化物(TCO)可以被金属化，并且可以提高电导率。

图10C将氧化物半导体图案SP2的源区SE2和漏区DE2示出为与氧化物半导体图案SP2的有源区AC2区别开。氧化物半导体图案SP2的其中氟化气体被栅极GT2阻挡的有源区AC2可以具有相对较低的电导率并且可以具有沟道特性。因为氧化物半导体图案SP2的源区SE2和连接线TWL经历相同的干法蚀刻工艺，所以氧化物半导体图案SP2的源区SE2和连接线TWL在当前阶段可以具有基本上相同的电导率。

根据一些实施例，可以省略用于初步绝缘层40-P的干法蚀刻工艺。以这种方式形成的显示装置DD在图6B中示出。

参考图10D，可以在第三绝缘层30上形成第五绝缘层50以覆盖连接线TWL和栅极GT2。可以通过沉积无机材料来形成第五绝缘层50。

然后，可以执行掺杂工艺。可以对连接线TWL以及氧化物半导体图案SP2的源区SE2和漏区DE2进行掺杂。根据氧化物晶体管O-TFT的特性，可以使用n型掺杂剂或p型掺杂剂。连接线TWL、源区SE2和漏区DE2可以被掺杂有相同的掺杂剂。铝(Al)、砷(As)、硼(B)、硅(Si)或铟(In)可用作掺杂剂，然而，掺杂剂不应限于此或由此限制。

连接线TWL的电导率可以通过掺杂工艺增大。通过掺杂工艺，氧化物半导体图案SP2的源区SE2和漏区DE2的电导率可以进一步增大。根据一些实施例，可以使用附加掩模仅对连接线TW进行掺杂。根据一些实施例，可以省略掺杂工艺。

然后，参考图10E，可以穿过第一绝缘层10、第二绝缘层20、第三绝缘层30和第五绝缘层50形成接触孔CH。可以通过接触孔CH暴露硅晶体管S-TFT的漏区DE1。

之后，可以在第五绝缘层50上形成导电图案。导电图案可以包括第一连接电极CNE1'。

参考图10F，可以穿过第五绝缘层50形成开口50-OP以暴露连接线TWL的至少一部分。可以执行在形成第四绝缘层40的工艺中描述的干法蚀刻工艺。连接线TWL的一部分可以进一步被氟化气体还原。由于在图10F中执行的工艺，连接线TWL的电导率可以增大。连接线TWL的该部分可以具有比氧化物半导体图案SP2的源区SE2的电导率高的电导率。

根据一些实施例，可以不穿过第五绝缘层50形成开口50-OP。通过从其省略图10F的干法蚀刻工艺的制造工艺制造的显示装置DD在图7中示出。

然后，参考图10G，可以在第五绝缘层50上形成第六绝缘层60。第六绝缘层60可以填充在开口50-OP中。第六绝缘层60可以包括有机材料并且可以通过涂覆、沉积或印刷工艺形成。

然后，可以执行形成接触孔的工艺、形成导电图案的工艺和形成绝缘层的工艺。因此，可以形成图10H中示出的连接电极CNE2'和CPN以及数据线DL。可以执行若干个附加工艺，并且可以完成图10H中示出的电路层120。接下来，可以在第八绝缘层80上形成第一发光元件LD1。形成发光元件层130、封装层140、感测器层200和抗反射层300的工艺可以包括众所周知的形成并图案化绝缘层的工艺、形成并图案化导电层的工艺和形成接触孔的工艺，并且因此，可以省略其一些细节。

尽管已经描述了本公开的实施例，但是将理解，本公开不应限于这些实施例，而是本领域普通技术人员可以在所要求保护的本公开的精神和范围内进行各种改变和修改。因此，所公开的主题不应限于本文中描述的任何单个实施例，并且本发明构思的范围应根据所附权利要求书及其等同物来确定。

Claims

1.一种显示装置，包括：

显示面板，包括：基底层，包括显示区域以及与所述显示区域邻近的外围区域，所述显示区域包括第一区域以及与所述第一区域邻近的第二区域；绝缘层，位于所述基底层上；以及第一像素和第二像素，位于所述基底层上，

所述第一像素包括位于所述第一区域中的第一发光元件以及电连接到所述第一发光元件的第一像素电路，

所述第二像素包括位于所述第二区域中的第二发光元件以及电连接到所述第二发光元件并且位于所述第二区域中的第二像素电路，

所述第一像素电路包括：

第一晶体管，包括包含漏区、有源区和源区的氧化物半导体图案以及与所述有源区重叠的栅极，并且所述第一晶体管位于所述第二区域或所述外围区域中；

第二晶体管，包括包含漏区、有源区和源区的硅半导体图案以及与所述硅半导体图案的所述有源区重叠的栅极，并且所述第二晶体管位于所述第二区域或所述外围区域中；和

连接线，将所述第一晶体管或所述第二晶体管电连接到所述第一发光元件，至少与所述第一区域重叠，并且与所述氧化物半导体图案位于同一层。

2.根据权利要求1所述的显示装置，其中，所述显示区域进一步包括与所述第二区域邻近的第三区域，所述显示面板进一步包括位于所述第三区域中的第三像素，所述第三像素包括：

第三发光元件，位于所述第三区域中；和

第三像素电路，电连接到所述第三发光元件并且位于所述第三区域中，其中，基于单位面积，所述第一发光元件的数量小于所述第三发光元件的数量。

3.根据权利要求1所述的显示装置，其中，所述绝缘层包括第一绝缘层和第二绝缘层，所述氧化物半导体图案位于所述第一绝缘层上，所述硅半导体图案位于所述第一绝缘层下方，并且所述第二绝缘层覆盖所述氧化物半导体图案。

4.根据权利要求3所述的显示装置，其中，所述第二绝缘层覆盖所述连接线。

5.根据权利要求3所述的显示装置，其中，所述第二绝缘层具有穿过所述第二绝缘层限定为与所述第一区域相对应的开口，并且所述连接线的至少一部分被暴露而不被所述第二绝缘层覆盖，

其中，所述绝缘层进一步包括填充在所述开口中并且位于所述第二绝缘层上的第三绝缘层，并且

其中，所述第一像素电路进一步包括连接电极，并且所述连接电极位于所述第三绝缘层上并且经由穿过所述第三绝缘层限定的接触孔连接到所述连接线。

6.根据权利要求1所述的显示装置，其中，所述绝缘层包括与所述第一晶体管的所述栅极重叠并且位于所述第一晶体管的所述栅极与所述第一晶体管的所述有源区之间的绝缘图案，并且所述第一晶体管的所述漏区和所述源区在平面中被暴露而不被所述绝缘图案覆盖。

7.根据权利要求1所述的显示装置，其中，所述连接线进一步与所述第二区域重叠。

8.根据权利要求1所述的显示装置，其中，所述第一像素电路进一步包括连接电极，所述第一发光元件包括具有椭圆形的第一电极，所述连接电极直接连接到所述连接线，并且所述第一发光元件的所述第一电极直接连接到所述连接电极，并且

其中，所述第二发光元件包括具有弯曲边缘的第一电极，并且所述第二发光元件的所述第一电极具有比所述第一发光元件的所述第一电极的面积小的面积。

9.一种电子装置，包括：

显示装置，包括感测区域、与所述感测区域邻近的显示区域以及与所述显示区域邻近的外围区域，所述感测区域被配置为使光信号能够透过所述感测区域，所述感测区域包括与发光元件重叠的元件区域以及不与所述发光元件重叠的透射区域；以及

电子模块，位于所述显示装置下方，与所述感测区域重叠，并且被配置为接收所述光信号，

其中，所述显示装置包括：

第一像素，包括位于所述元件区域中的第一发光元件以及电连接到所述第一发光元件的第一像素电路，所述第一像素电路包括包含氧化物半导体图案并且位于所述显示区域或所述外围区域中的晶体管，和

连接线，将所述晶体管电连接到所述第一发光元件，至少与所述显示区域重叠，并且与所述氧化物半导体图案位于同一层。

10.根据权利要求9所述的电子装置，其中，所述显示装置进一步包括第二像素，所述第二像素包括：第二发光元件，位于所述显示区域中；以及第二像素电路，电连接到所述第二发光元件并且位于所述显示区域中。