CN116632008A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN116632008A
CN116632008A CN202310047407.9A CN202310047407A CN116632008A CN 116632008 A CN116632008 A CN 116632008A CN 202310047407 A CN202310047407 A CN 202310047407A CN 116632008 A CN116632008 A CN 116632008A
Authority
CN
China
Prior art keywords
layer
region
disposed
insulating layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310047407.9A
Other languages
English (en)
Inventor
曹惠梨
安珍星
禹珉宇
李承炫
李旺宇
张炅宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116632008A publication Critical patent/CN116632008A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了显示面板。该显示面板包括：基底层，包括第一区；电路层，包括设置在基底层上的第一中间绝缘层以及设置在基底层上的补偿层；发光元件层，包括具有第一电极并且设置在第一区中的第一发光元件，并且设置在电路层上；以及第一间隔件，设置在电路层上，并且在平面图中与补偿层重叠。第一区包括在平面图中与第一电极重叠的元件区以及在平面图中与第一电极不重叠的透射区，并且第一间隔件和补偿层各自设置在透射区中。

Description

显示面板
本申请要求于2022年2月14日递交的韩国专利申请第10-2022-0019110号的优先权以及从其获得的所有权益，其内容通过引用整体并入本文。
技术领域
在本文中本公开涉及包括通过其传送光信号的显示区的显示面板和包括显示面板的电子装置。
背景技术
电子装置可以包括诸如显示面板和电子模块的各种电子部件。电子模块可以包括相机、红外感测传感器或接近传感器等。电子模块可以设置在显示面板下方。显示面板的一些区的透光率可以高于显示面板的其它区的透光率。电子模块可以通过具有高透光率的区接收光信号或者传送光信号。
例如，电子模块可以是相机模块、用于测量对象与手机之间的距离的诸如接近传感器的传感器或者用于识别用户的身体的一部分(例如，指纹、虹膜或面部)的传感器等。电子模块的操作可能受到显示面板内部的结构的影响。为了提高电子模块的可靠性，不断地研究显示面板的内部结构。
发明内容
本公开提供了通过减小绝缘层的厚度而具有较少收缩瑕疵的显示面板。
本公开还提供了其中光的透射率在透射区中增大的电子装置。
本发明的实施例提供了显示面板，该显示面板包括：基底层，包括第一区；电路层，包括设置在基底层上的第一中间绝缘层以及设置在基底层上的补偿层；发光元件层，包括具有第一电极并且设置在第一区中的第一发光元件，并且设置在电路层上；以及第一间隔件，设置在电路层上，并且在平面图中与补偿层重叠，其中，第一区包括在平面图中与第一电极重叠的元件区以及在平面图中与第一电极不重叠的透射区，并且第一间隔件和补偿层各自设置在透射区中。
在实施例中，补偿层可以包括与第一中间绝缘层的材料相同的材料，并且可以设置在第一中间绝缘层与第一间隔件之间。
在实施例中，补偿层的厚度可以与第一中间绝缘层的厚度基本上相同。
在实施例中，在平面图中，第一中间绝缘层可以与透射区重叠。
在实施例中，电路层可以进一步包括设置在基底层与第一中间绝缘层之间的第二中间绝缘层，并且补偿层可以包括与第二中间绝缘层的材料相同的材料并且可以与第二中间绝缘层间隔开且与第二中间绝缘层设置在同一层。
在实施例中，补偿层的厚度可以与第二中间绝缘层的厚度基本上相同。
在实施例中，电路层可以进一步包括设置在基底层与第一中间绝缘层之间的第三中间绝缘层，并且补偿层可以包括与第三中间绝缘层的材料相同的材料并且可以设置在第一中间绝缘层与第三中间绝缘层之间。
在实施例中，补偿层的厚度可以与第三中间绝缘层的厚度基本上相同。
在实施例中，第一间隔件可以与电路层接触。
在实施例中，在平面图中，补偿层可以与透射区的至少一部分不重叠。
在实施例中，发光元件层可以进一步包括暴露第一电极的至少一部分的像素限定图案，其中，在平面图中，像素限定图案可以与元件区重叠。
在实施例中，显示面板可以进一步包括设置在像素限定图案上的第二间隔件，其中，第二间隔件的厚度可以小于第一间隔件的厚度。
在实施例中，基底层可以进一步包括与第一区相邻的第二区，发光元件层可以进一步包括包含第二发光层并且设置在第二区中的第二发光元件，并且电路层可以进一步包括电连接到第一发光元件的第一像素电路以及电连接到第二发光元件的第二像素电路，其中，第一像素电路和第二像素电路可以设置在第二区中。
在实施例中，基底层可以进一步包括与第二区相邻的第三区，发光元件层可以进一步包括包含第三发光层并且设置在第三区中的第三发光元件，并且电路层可以进一步包括电连接到第三发光元件并且设置在第三区中的第三像素电路。
在实施例中，发光元件层可以进一步包括围绕第三发光层的像素限定膜，其中，第三间隔件可以设置在像素限定膜上，并且第三间隔件距基底层的最大高度可以大于第一间隔件距基底层的最大高度。
在实施例中，第一中间绝缘层的厚度在第二区中和第三区中可以是恒定的。
在本发明的实施例中，电子装置包括电子模块以及设置在电子模块上的显示面板，其中，显示面板包括：基底层，包括在平面图中与电子模块重叠的第一区；电路层，包括设置在基底层上的第一中间绝缘层；发光元件层，包括具有第一电极并且设置在第一区中的第一发光元件，并且设置在电路层上；以及第一间隔件，设置在电路层上，其中，第一区包括在平面图中与第一电极重叠的元件区以及从电子模块传送的光信号或待由电子模块接收的光信号从其穿过的透射区，第一中间绝缘层在在平面图中与第一间隔件不重叠的区中具有最大第一厚度并且在在平面图中与第一间隔件重叠的区中具有最大第二厚度，并且最大第二厚度大于最大第一厚度。
在实施例中，基底层可以进一步包括与第一区相邻并且在平面图中与电子模块不重叠的第二区以及与第二区相邻并且在平面图中与电子模块不重叠的第三区，发光元件层可以进一步包括设置在第二区中的第二发光元件以及设置在第三区中的第三发光元件，电路层可以进一步包括电连接到第一发光元件并且设置在第二区中的第一像素电路、电连接到第二发光元件并且设置在第二区中的第二像素电路以及电连接到第三发光元件并且设置在第三区中的第三像素电路，并且第一中间绝缘层可以在第一区和第二区中具有最大第一厚度。
在实施例中，最大第二厚度可以是最大第一厚度的大约1.5倍至大约2.5倍。
在实施例中，第一间隔件可以与第一中间绝缘层接触。
附图说明
附图被包括以提供对本发明的进一步理解，并且被并入本说明书中并构成本说明书的一部分。附图示出了本发明的示例性实施例，并且与描述一起用于解释本发明的原理。在附图中：
图1是根据本发明的实施例的电子装置的透视图；
图2是示出根据本发明的实施例的电子装置的一些部件的分解透视图；
图3是根据本发明的实施例的显示装置的截面图；
图4是根据本发明的实施例的像素的等效电路图；
图5是根据本发明的实施例的显示面板的平面图；
图6是图5的区AA'的放大平面图；
图7是根据本发明的实施例的显示装置的截面图；
图8是根据本发明的实施例的显示装置的截面图；
图9是示出根据本发明的实施例的像素限定膜和像素限定图案的平面图；
图10是根据本发明的实施例的显示装置的截面图；
图11是根据本发明的另一实施例的显示装置的截面图；
图12是根据本发明的又一实施例的显示装置的截面图；
图13A是示出根据本发明的实施例的显示区和外围区的一部分的放大图；
图13B是根据本发明的实施例的显示装置的截面图；以及
图13C是根据本发明的实施例的显示装置的截面图。
具体实施方式
在本公开中，当元件(或区、层和部分等)被称为“在”另一元件“上”、“连接到”或“联接到”另一元件时，这是指该元件可以直接设置在该另一元件上、直接连接到或联接到该另一元件，或者是指第三元件可以设置在该元件与该另一元件之间。
相同的附图标记指代相同的元件。此外，在附图中，为了有效地描述技术内容，元件的比例和尺寸(例如，厚度)可以被夸大。在本文中使用的术语仅用于描述特定实施例的目的，并且不旨在是限制性的。如在本文中使用的，“一”、“该(所述)”和“至少一个”不表示数量的限制，并且旨在包括单数和复数两者，除非上下文另外明确指示。例如，“元件”具有与“至少一个元件”的含义相同的含义，除非上下文另外明确指示。“至少一个”不应被解释为限于“一”。“或”是指“和/或”。术语“和/或”包括可以限定的相关部件中的一个或多个的所有组合。
将理解，尽管术语“第一”、“第二”等在本文中可以用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，第一元件可以被称为第二元件，并且第二元件也可以以类似的方式被称为第一元件，而不脱离本发明的权利的范围。单数形式的术语可以包括复数形式的术语，除非上下文另外明确指示。
另外，诸如“下方”、“下”、“上方”和“上”等的术语用于描述附图中所示的部件的关系。这些术语用作相对概念，并且参考附图中指示的方向进行描述。
应理解，术语“包括”或“具有”在本公开中旨在指明所述特征、整体、步骤、操作、元件、部件或者它们的组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件或者它们的组合存在或增加。
除非另外限定，否则在本文中使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还应理解，诸如在常用词典中限定的那些术语的术语应被解释为具有与在现有技术的背景中的含义一致的含义，并且不应以过于理想的意义或过于正式的意义被解释，除非在本文中明确如此限定。
考虑到所讨论的测量和与特定量的测量相关联的误差(即，测量系统的限制)，在本文中使用的“大约”、“基本上相同”或“近似”包括所述值并且意味在本领域普通技术人员确定的该特定值的可接受的偏差范围内。例如，“大约”可以表示在所述值的一个或多个标准偏差之内，或者在所述值的±30％、±20％、±10％或±5％之内。在下文中，将参考附图描述本发明的实施例。
图1是根据本发明的实施例的电子装置1000的透视图。
参考图1，电子装置1000可以包括显示装置，并且在当前实施例中，示例性地示出了移动电话。然而，本发明的实施例不限于此，并且在另一实施例中，电子装置1000可以是平板计算机、监视器、电视、汽车导航系统、游戏机或可穿戴装置。
电子装置1000可以通过显示区1000A显示图像。显示区1000A可以包括由第一方向DR1和第二方向DR2限定的平面。显示区1000A可以进一步包括分别从平面的至少两侧弯折的曲面。然而，显示区1000A的形状不限于此。在另一实施例中，例如，显示区1000A可以仅包括平面，或者显示区1000A可以进一步包括分别从平面的至少两侧(例如，四侧)弯折的至少两个(例如，四个)曲面。
显示区1000A的一部分可以被限定为感测区1000SA。图1示例性地示出了一个感测区1000SA，但是感测区1000SA的数量不限于此。感测区1000SA可以是显示区1000A的一部分，但是可以具有比显示区1000A的其它区的光信号的透射率高的光信号的透射率。因此，可以通过感测区1000SA显示图像，或者可以通过感测区1000SA提供光信号。
电子装置1000可以包括设置于在平面图中与感测区1000SA重叠的区中的电子模块。电子模块可以通过感测区1000SA接收从外部提供的光信号，或者可以通过感测区1000SA输出光信号。例如，电子模块可以是相机模块、用于测量对象与手机之间的距离的诸如接近传感器的传感器、用于识别用户的身体的一部分(例如，指纹、虹膜或面部)的传感器或者用于输出光的小灯，但是本发明的实施例不特别限于此。
电子装置1000的厚度方向可以是作为显示区1000A的法线方向的第三方向DR3。构成电子装置1000的构件的前表面(或上表面)和后表面(或下表面)可以基于第三方向DR3而被限定。
图2是示出根据本发明的实施例的电子装置1000的一些部件的分解透视图。
参考图2，电子装置1000可以包括显示装置DD和电子模块CM。显示装置DD可以产生图像，并且感测外部输入。电子模块CM设置在显示装置DD下方。当显示装置DD被限定为构成电子装置1000的第一电子模块时，电子模块CM可以被限定为第二电子模块。在实施例中，电子模块CM可以是相机模块。
显示装置DD可以包括显示区100A和外围区100N。显示区100A可以与图1中所示的显示区1000A相对应。显示区100A的一部分可以被限定为感测区100SA，并且感测区100SA可以具有比显示区100A的其它区(在下文中，主显示区)的透光率高的透光率。因此，感测区100SA可以将外部自然光提供到电子模块CM。作为显示区100A的一部分，感测区100SA可以显示图像。
在显示区100A中，像素PX被设置。像素PX设置在感测区100SA和主显示区中的每一个中。然而，设置在感测区100SA中和主显示区中的像素PX的配置可以彼此不同。下面将对其进行详细描述。
图3是根据本发明的实施例的显示装置DD的截面图。
参考图3，显示装置DD可以包括显示面板100、感测器层200和防反射层300。
显示面板100可以是实质上产生图像的部件。显示面板100可以是发光型显示面板。例如，显示面板100可以是有机发光显示面板、无机发光显示面板、微型LED显示面板或纳米LED显示面板。显示面板100也可以被称为显示层。
显示面板100可以包括基底层110、电路层120、发光元件层130和封装层140。
基底层110可以是提供在其上设置电路层120的基底表面的构件。基底层110可以是刚性基板或者能够弯折、折叠或卷曲等的柔性基板。基底层110可以是玻璃基板、金属基板或聚合物基板等。然而，本发明的实施例不限于此，并且在另一实施例中，基底层110可以是无机层、有机层或复合材料层。
基底层110可以具有多层结构。例如，基底层110可以包括第一合成树脂层、多层或单层无机层以及设置在多层或单层无机层上方的第二合成树脂层。第一合成树脂层和第二合成树脂层中的每一个可以包括聚酰亚胺类树脂，但是本发明的实施例不特别限于此。
电路层120可以设置在基底层110上方。电路层120可以包括绝缘层、半导体图案、导电图案或信号线等。在基底层110上方，通过涂敷或沉积等形成绝缘层、半导体层和导电层，并且此后，可以通过多次执行光刻工艺和蚀刻工艺来选择性地图案化绝缘层、半导体层和导电层。
发光元件层130可以设置在电路层120上方。发光元件层130可以包括发光元件。例如，发光元件可以包括有机发光材料、无机发光材料、有机-无机发光材料、量子点、量子棒、微型LED或纳米LED。
封装层140可以设置在发光元件层130上方。封装层140可以保护发光元件层130免受诸如湿气、氧气和灰尘颗粒的异物的影响。封装层140可以包括至少一个无机层。封装层140可以包括无机层/有机层/无机层的堆叠结构。
感测器层200可以设置在显示面板100上方。感测器层200可以感测从外部施加的外部输入。外部输入可以是用户输入。用户输入包括各种形式的外部输入(例如，用户身体的一部分、光、热、笔和压力)。
感测器层200可以通过连续工艺形成在显示面板100上方。在这种情况下，感测器层200可以直接设置在显示面板100上方。这里，“直接设置”可以表示不在感测器层200与显示面板100之间设置第三部件。也就是说，可以不在感测器层200与显示面板100之间设置单独的粘合构件。
防反射层300可以直接设置在感测器层200上方。防反射层300可以降低从显示装置DD的外部入射的外部光的反射率。防反射层300可以通过连续工艺形成在感测器层200上方。防反射层300可以包括滤色器。滤色器可以具有预定的布置。例如，可以考虑在显示面板100中包括的像素的发光颜色来布置滤色器。另外，防反射层300可以进一步包括与滤色器相邻的黑矩阵。稍后将详细地描述防反射层300。
在本发明的实施例中，感测器层200可以被省略。在这种情况下，防反射层300可以直接设置在显示面板100上方。在本发明的实施例中，可以改变感测器层200和防反射层300的位置。
尽管未示出，但是在本发明的实施例中，显示装置DD可以进一步包括设置在防反射层300上方的光学层。例如，光学层可以通过连续工艺形成在防反射层300上方。光学层可以通过控制从显示面板100入射的光的方向来提高显示装置DD的前表面亮度。例如，光学层可以包括其中限定有分别与在显示面板100中包括的像素的发光区相对应的开口的有机绝缘层、以及覆盖有机绝缘层并且被填充在开口中的高折射层。高折射层可以具有比有机绝缘层的折射率高的折射率。
图4是根据本发明的实施例的像素PX的等效电路图。
参考图4，示出了图2中所示的多个像素PX中的一个像素的等效电路图。像素PX可以包括发光元件LD和像素电路PC。发光元件LD可以是在图3的发光元件层130中包括的部件，并且像素电路PC可以是在图3的电路层120中包括的部件。
像素电路PC可以包括多个薄膜晶体管T1至T7、存储电容器Cst和升压电容器Cbs。多个薄膜晶体管T1至T7、存储电容器Cst和升压电容器Cbs可以电连接到信号线SL1、SL2、SLp、SLn、EL和DL、第一初始化电压线VL1、第二初始化电压线VL2(或阳极初始化电压线)以及驱动电压线PL。
多个薄膜晶体管T1至T7可以包括驱动薄膜晶体管T1(或第一薄膜晶体管)、开关薄膜晶体管T2(或第二薄膜晶体管)、补偿薄膜晶体管T3(或第三薄膜晶体管)、第一初始化薄膜晶体管T4(或第四薄膜晶体管)、操作控制薄膜晶体管T5(或第五薄膜晶体管)、发光控制薄膜晶体管T6(或第六薄膜晶体管)和第二初始化薄膜晶体管T7(或第七薄膜晶体管)。
发光元件LD可以包括第一电极(例如，阳极或像素电极)和第二电极(例如，阴极或公共电极)，发光元件LD的第一电极可以借助于发光控制薄膜晶体管T6连接到驱动薄膜晶体管T1并且可以被提供驱动电流ILD，并且发光元件LD的第二电极可以被提供低电源电压ELVSS。发光元件LD可以产生与驱动电流ILD相对应的亮度的光。
多个薄膜晶体管T1至T7中的一些薄膜晶体管可以是n沟道MOSFET(“NMOS”)，并且多个薄膜晶体管T1至T7中的其它薄膜晶体管可以是p沟道MOSFET(“PMOS”)。例如，在多个薄膜晶体管T1至T7当中，补偿薄膜晶体管T3和第一初始化薄膜晶体管T4可以是n沟道MOSFET(“NMOS”)，并且其它薄膜晶体管可以是p沟道MOSFET(“PMOS”)。
根据本发明的实施例，在多个薄膜晶体管T1至T7当中，补偿薄膜晶体管T3、第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7可以是NMOS，并且其它薄膜晶体管可以是PMOS。根据本发明的实施例，多个薄膜晶体管T1至T7当中的仅一个薄膜晶体管可以是NMOS，并且多个薄膜晶体管T1至T7当中的其它薄膜晶体管可以是PMOS。根据本发明的实施例，多个薄膜晶体管T1至T7可以全部是NMOS，或者可以全部是PMOS。
信号线SL1、SL2、SLp、SLn、EL和DL可以包括传送第一扫描信号Sn的第一当前扫描线SL1、传送第二扫描信号Sn'的第二当前扫描线SL2、将前一扫描信号Sn-1传送到第一初始化薄膜晶体管T4的前一扫描线SLp、将发光控制信号En传送到操作控制薄膜晶体管T5和发光控制薄膜晶体管T6的发光控制线EL、将下一扫描信号Sn+1传送到第二初始化薄膜晶体管T7的下一扫描线SLn以及与第一当前扫描线SL1交叉并且传送数据信号Dm的数据线DL。
驱动电压线PL可以将驱动电压ELVDD传送到驱动薄膜晶体管T1，第一初始化电压线VL1可以传送初始化驱动薄膜晶体管T1的初始化电压Vint1，并且第二初始化电压线VL2可以传送初始化发光元件LD的第一电极的阳极初始化电压Vint2。
驱动薄膜晶体管T1的栅极可以连接到存储电容器Cst，驱动薄膜晶体管T1的源极可以经由操作控制薄膜晶体管T5连接到驱动电压线PL，并且驱动薄膜晶体管T1的漏极可以经由发光控制薄膜晶体管T6电连接到发光元件LD的第一电极。驱动薄膜晶体管T1可以根据开关薄膜晶体管T2的开关操作来接收数据信号Dm，并且可以将驱动电流ILD供应到发光元件LD。
开关薄膜晶体管T2的栅极可以连接到传送第一扫描信号Sn的第一当前扫描线SL1，开关薄膜晶体管T2的源极可以连接到数据线DL，并且开关薄膜晶体管T2的漏极可以连接到驱动薄膜晶体管T1的源极并且可以经由操作控制薄膜晶体管T5连接到驱动电压线PL。开关薄膜晶体管T2可以根据通过第一当前扫描线SL1接收的第一扫描信号Sn而被导通，并且可以执行将通过数据线DL传送的数据信号Dm传送到驱动薄膜晶体管T1的源极的开关操作。
补偿薄膜晶体管T3的栅极连接到第二当前扫描线SL2。补偿薄膜晶体管T3的漏极可以连接到驱动薄膜晶体管T1的漏极并且可以经由发光控制薄膜晶体管T6连接到发光元件LD的第一电极。补偿薄膜晶体管T3的源极可以连接到存储电容器Cst的第一电容器电极CE10并且可以连接到驱动薄膜晶体管T1的栅极。另外，补偿薄膜晶体管T3的源极可以连接到第一初始化薄膜晶体管T4的漏极。
补偿薄膜晶体管T3可以根据通过第二当前扫描线SL2接收的第二扫描信号Sn'而被导通，并且可以将驱动薄膜晶体管T1的栅极和驱动薄膜晶体管T1的漏极电连接以将驱动薄膜晶体管T1二极管连接。
第一初始化薄膜晶体管T4的栅极可以连接到前一扫描线SLp。第一初始化薄膜晶体管T4的源极可以连接到第一初始化电压线VL1。第一初始化薄膜晶体管T4的漏极可以连接到存储电容器Cst的第一电容器电极CE10、补偿薄膜晶体管T3的源极以及驱动薄膜晶体管T1的栅极。第一初始化薄膜晶体管T4可以根据通过前一扫描线SLp接收的前一扫描信号Sn-1而被导通，并且可以通过将初始化电压Vint1传送到驱动薄膜晶体管T1的栅极来执行初始化驱动薄膜晶体管T1的栅极的电压的初始化操作。
操作控制薄膜晶体管T5的栅极可以连接到发光控制线EL，操作控制薄膜晶体管T5的源极可以连接到驱动电压线PL，并且操作控制薄膜晶体管T5的漏极可以连接到驱动薄膜晶体管T1的源极并且可以连接到开关薄膜晶体管T2的漏极。
发光控制薄膜晶体管T6的栅极可以连接到发光控制线EL，发光控制薄膜晶体管T6的源极可以连接到驱动薄膜晶体管T1的漏极并且可以连接到补偿薄膜晶体管T3的漏极，并且发光控制薄膜晶体管T6的漏极可以电连接到第二初始化薄膜晶体管T7的漏极并且可以电连接到发光元件LD的第一电极。
操作控制薄膜晶体管T5和发光控制薄膜晶体管T6根据通过发光控制线EL接收的发光控制信号En而同时被导通，使得驱动电压ELVDD被传送到发光元件LD以允许驱动电流ILD在发光元件LD中流动。
第二初始化薄膜晶体管T7的栅极可以连接到下一扫描线SLn，第二初始化薄膜晶体管T7的漏极可以连接到发光控制薄膜晶体管T6的漏极并且可以连接到发光元件LD的第一电极，并且第二初始化薄膜晶体管T7的源极可以连接到第二初始化电压线VL2以被提供阳极初始化电压Vint2。第二初始化薄膜晶体管T7根据通过下一扫描线SLn接收的下一扫描信号Sn+1而被导通，并且初始化发光元件LD的第一电极的电压。
在另一实施例中，第二初始化薄膜晶体管T7可以连接到发光控制线EL，并且根据发光控制信号En而被驱动。同时，源极和漏极的位置可以取决于晶体管的类型(p型或n型)而被改变。
存储电容器Cst可以包括第一电容器电极CE10和第二电容器电极CE20。存储电容器Cst的第一电容器电极CE10连接到驱动薄膜晶体管T1的栅极，并且存储电容器Cst的第二电容器电极CE20连接到驱动电压线PL。在存储电容器Cst中，可以存储与驱动薄膜晶体管T1的栅极的电压和驱动电压ELVDD之间的差相对应的电荷。
升压电容器Cbs可以包括第一电容器电极CE11和第二电容器电极CE21。升压电容器Cbs的第一电容器电极CE11可以连接到存储电容器Cst的第一电容器电极CE10，并且升压电容器Cbs的第二电容器电极CE21可以连接到第一当前扫描线SL1以被提供第一扫描信号Sn。升压电容器Cbs可以在第一扫描信号Sn的供应被停止时的时候提高驱动薄膜晶体管T1的栅极的电压，从而补偿驱动薄膜晶体管T1的栅极的电压降。
根据实施例的每一个像素PX的具体操作如下。
在初始化时段期间，当前一扫描信号Sn-1通过前一扫描线SLp被供应时，第一初始化薄膜晶体管T4根据前一扫描信号Sn-1而被导通，并且驱动薄膜晶体管T1的栅极的电压通过从第一初始化电压线VL1供应的初始化电压Vint1而被初始化。
在数据编程时段期间，当第一扫描信号Sn和第二扫描信号Sn'分别通过第一当前扫描线SL1和第二当前扫描线SL2被供应时，开关薄膜晶体管T2和补偿薄膜晶体管T3分别根据第一扫描信号Sn和第二扫描信号Sn'而被导通。此时，驱动薄膜晶体管T1通过导通的补偿薄膜晶体管T3而被二极管连接，并且在正向方向上被偏置。
然后，将从数据线DL供应的数据信号Dm减去驱动薄膜晶体管T1的阈值电压(Vth)而得到的补偿电压Dm+Vth(其中，Vth是(-)的值)被施加到驱动薄膜晶体管T1的栅极。
驱动电压ELVDD和补偿电压Dm+Vth分别被施加到存储电容器Cst的相对端，并且与存储电容器Cst的相对端之间的电压差相对应的电荷被存储在存储电容器Cst中。
在发光时段期间，操作控制薄膜晶体管T5和发光控制薄膜晶体管T6通过从发光控制线EL供应的发光控制信号En而被导通。与驱动薄膜晶体管T1的栅极的电压和驱动电压ELVDD之间的差相对应的驱动电流ILD被产生，并且通过发光控制薄膜晶体管T6，驱动电流ILD被供应到发光元件LD。
在当前实施例中，多个薄膜晶体管T1至T7中的至少一个包括包含氧化物的半导体层，并且多个薄膜晶体管T1至T7中的其它薄膜晶体管包括包含硅的半导体层。
具体地，直接影响显示装置的亮度的驱动薄膜晶体管T1被配置为包括由具有高可靠性的多晶硅制成的半导体层，由此可以实现高分辨率显示装置。
同时，由于氧化物半导体具有高载流子迁移率和低泄漏电流，因此即使当驱动时间长时，电压降也不大。也就是说，由于即使在低频驱动期间也不存在由于电压降而导致的图像的颜色的显著变化，因此低频驱动是可能的。
如上所述，由于氧化物半导体具有低泄漏电流的优点，因此连接到驱动薄膜晶体管T1的栅极的补偿薄膜晶体管T3和第一初始化薄膜晶体管T4中的至少一个可以使用氧化物半导体，以防止可能流到驱动薄膜晶体管T1的栅极的泄漏电流，并且还降低功耗。
图5是根据本发明的实施例的显示面板100的平面图。图6是图5的区AA'的放大平面图。如在本文中使用的，“平面图”是电子装置1000(参见图1)的在厚度方向(即，第三方向DR3)上观察的视图。
参考图5和图6，显示面板100可以包括显示区DP-A和外围区DP-NA。外围区DP-NA可以与显示区DP-A相邻，并且可以围绕显示区DP-A的至少一部分。
驱动单元DIC可以设置在外围区DP-NA中。驱动单元DIC可以以芯片的形式安装在外围区DP-NA中。驱动单元DIC可以将数据信号提供到设置在显示区DP-A中的像素PX。
焊盘区PA可以被限定在外围区DP-NA中。多个焊盘PD可以设置在焊盘区PA中，并且多个焊盘PD可以通过驱动单元DIC将电信号传送到像素PX。
弯折区BA可以被限定在外围区DP-NA中。由于弯折区BA被弯折，驱动单元DIC和多个焊盘PD可以在第三方向DR3上面对显示区DP-A。稍后将参考图13A至图13C详细地描述弯折区BA。
显示区DP-A可以包括第一区DP-A1、第二区DP-A2和第三区DP-A3。第一区DP-A1可以被称为部件区，第二区DP-A2可以被称为中间区或过渡区，并且第三区DP-A3可以被称为一般显示区或主显示区。第一区DP-A1和第二区DP-A2可以被称为辅助显示区。在平面图中，第一区DP-A1可以与图1中所示的感测区1000SA或图2中所示的感测区100SA重叠(或相对应)。在当前实施例中，第一区DP-A1被示为圆形形状，但是第一区DP-A1可以具有诸如多边形、椭圆形、具有至少一条曲线边的图形或不规则形状的各种形状，并且不限于任何一个实施例。
第一区DP-A1、第二区DP-A2和第三区DP-A3可以通过透光率或分辨率而被区分。透光率和分辨率以参考面积测量。
第一区DP-A1具有比第二区DP-A2和第三区DP-A3中的每一个的透光率高的透光率。这是因为第一区DP-A1具有的由稍后将描述的光阻挡结构占据的面积比率低于第二区DP-A2和第三区DP-A3中的每一个具有的由稍后将描述的光阻挡结构占据的面积比率。光阻挡结构可以包括电路层的导电图案、像素限定膜或像素限定图案等。
第三区DP-A3具有比第一区DP-A1和第二区DP-A2中的每一个的分辨率高的分辨率。第三区DP-A3具有的设置在参考面积(或相同面积)中的发光元件的数量大于第一区DP-A1或第二区DP-A2具有的设置在参考面积(或相同面积)中的发光元件的数量。
当基于透光率进行区分时，第一区DP-A1可以是第一透射率区，并且第二区DP-A2和第三区DP-A3可以是区分于第一透射率区的第二透射率区的不同部分。第二区DP-A2和第三区DP-A3可以具有基本上相同的透光率。即使当第二区DP-A2和第三区DP-A3不具有相同的透光率时，与第二区DP-A2和第三区DP-A3中的每一个的透光率相比，第一区DP-A1的透光率也明显地高，使得当第一区DP-A1被限定为第一透射率区时，第二区DP-A2和第三区DP-A3可以被限定为第二透射率区。
当基于分辨率进行区分时，第一区DP-A1或第二区DP-A2可以是第一分辨率区，并且第三区DP-A3可以是区分于第一分辨率区的第二分辨率区。
显示面板100可以包括多个像素PX。像素PX可以包括包含设置在第一区DP-A1中的发光元件的第一像素PX1、包含设置在第二区DP-A2中的发光元件的第二像素PX2以及包含设置在第三区DP-A3中的发光元件的第三像素PX3。第一像素PX1、第二像素PX2和第三像素PX3可以各自包括图4中所示的像素电路PC。
第一像素PX1、第二像素PX2和第三像素PX3可以各自被提供为多个。在这种情况下，第一像素PX1、第二像素PX2和第三像素PX3中的每一个可以包括红色像素、绿色像素和蓝色像素，并且取决于实施例，第一像素PX1、第二像素PX2和第三像素PX3中的每一个可以进一步包括白色像素。
参考图6，第一像素PX1可以包括第一发光元件LD1以及驱动第一发光元件LD1的第一像素电路PC1，第二像素PX2可以包括第二发光元件LD2以及驱动第二发光元件LD2的第二像素电路PC2，并且第三像素PX3可以包括第三发光元件LD3以及驱动第三发光元件LD3的第三像素电路PC3。
图5中所示的第一像素PX1、第二像素PX2和第三像素PX3的位置基于第一发光元件LD1、第二发光元件LD2和第三发光元件LD3的位置被示出。
在图6中，示出了代表第一发光元件LD1、第二发光元件LD2和第三发光元件LD3的发光元件的第一电极。
第一区DP-A1可以被提供成在平面图中与电子模块CM(参见图2)重叠的区。例如，外部输入(例如，光)可以通过第一区DP-A1被提供到电子模块CM，并且来自电子模块CM的输出可以通过第一区DP-A1被发射到外部。
为了通过增大透射面积来提高第一区DP-A1的透光率，设置在参考面积中的第一发光元件LD1的数量可以小于设置在参考面积中的第三发光元件LD3的数量。
例如，第一区DP-A1的分辨率可以是第三区DP-A3的分辨率的大约1/2、3/8、1/3、1/4、2/9、1/8、1/9或1/16等。例如，第三区DP-A3的分辨率可以是大约每英寸400个像素(ppi)或更高，并且第一区DP-A1的分辨率可以是大约200ppi或100ppi。然而，这仅是示例，并且本发明的实施例不特别限于此。然而，与一些颜色相对应的第一发光元件LD1的第一电极的面积可以大于第三发光元件LD3的第一电极的面积。
此外，为了通过去除诸如晶体管的光阻挡结构来提高第一区DP-A1的透光率，第一像素电路PC1可以设置在第二区DP-A2或外围区DP-NA中，而不是设置在第一区DP-A1中。在第一区DP-A1中，其中不设置第一发光元件LD1的区可以被限定为透射区。具体地，在第一区DP-A1中，其中不设置第一发光元件LD1的第一电极的区可以被限定为透射区。
在第二区DP-A2中，第一像素电路PC1设置在其中不设置第二像素电路PC2的区中。
第一发光元件LD1可以通过连接线TWL电连接到第一像素电路PC1。下面将对其进行详细描述。
连接线TWL可以包括透明导电材料。例如，连接线TWL可以包括诸如氧化铟锡(“ITO”)、氧化铟锌(“IZO”)、氧化铟镓锌(“IGZO”)、氧化锌(ZnO)或氧化铟(In2O3)的透明导电氧化物(“TCO”)。包括透明导电材料的连接线TWL不对应于光阻挡结构。
第二区DP-A2与第一区DP-A1相邻。第二区DP-A2可以围绕第一区DP-A1的至少一部分。第二区DP-A2可以是具有比第一区DP-A1的透光率低的透光率的区。这是因为第二区DP-A2具有的由稍后将描述的光阻挡结构占据的面积比率高于第一区DP-A1具有的由稍后将描述的光阻挡结构占据的面积比率。
如图5中所示，第二区DP-A2可以与外围区DP-NA间隔开。然而，本发明的实施例不限于此，并且在另一实施例中，第二区DP-A2可以与外围区DP-NA接触。
在图6中，未连接到连接线TWL或第二发光元件LD2的像素电路基本上对应于第一像素电路PC1。然而，由于在图6中仅示出了第一发光元件LD1中的一部分，因此未示出待连接到第一像素电路PC1的连接线TWL。
第三区DP-A3与第二区DP-A2相邻。第三区DP-A3可以具有比第一区DP-A1的透光率低的透光率。在第三区DP-A3中，可以设置第三发光元件LD3和第三像素电路PC3。
参考图6，可以看出，在第一区DP-A1中和第二区DP-A2中，设置了第一至第六发光元件行PXL1至PXL6。在第一发光元件行PXL1、第三发光元件行PXL3和第五发光元件行PXL5中的每一行中，产生绿光的绿色发光元件沿着第一方向DR1布置。
在第二发光元件行PXL2、第四发光元件行PXL4和第六发光元件行PXL6中的每一行中，产生蓝光的蓝色发光元件和产生红光的红色发光元件沿着第一方向DR1交替地设置。在第二方向DR2上，第二发光元件行PXL2的红色发光元件与第四发光元件行PXL4的蓝色发光元件对齐。蓝色发光元件的第一电极可以具有比红色发光元件的第一电极具有的面积大的面积。
在第三区DP-A3中，示出了具有比第一区DP-A1或第二区DP-A2的第一电极的面积小的面积的第一电极。此外，在第三区DP-A3中，与第一至第四发光元件行PXL1至PXL4相对应的第一至第四发光元件行可以形成一组，并且可以沿着第二方向DR2重复地设置。
图6中所示的第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可以分别对应于第一发光元件LD1的第一电极AE1(参见图8)、第二发光元件LD2的第二电极AE2(参见图8)和第三发光元件LD3的第三电极AE3(参见图7)在平面上(例如，在平面图中)的形状。
在图6中，一起示出了设置在第一区DP-A1中的第一间隔件SPC1以及设置在第二区DP-A2和第三区DP-A3中的第三间隔件SPC3。
第一间隔件SPC1被提供为多个，并且可以以预定间隔设置在第一区DP-A1中。第三间隔件SPC3可以被提供为多个，并且可以以预定间隔设置在第二区DP-A2和第三区DP-A3中。
第一间隔件SPC1可以与第一发光元件LD1的第一电极AE1(参见图8)间隔开设置。第三间隔件SPC3可以与第二发光元件LD2的第二电极AE2(参见图8)和第三发光元件LD3的第三电极AE3(参见图7)间隔开设置。
第一间隔件SPC1可以包括透明绝缘材料。例如，第一间隔件SPC1可以包括诸如苯并环丁烯(“BCB”)、聚酰亚胺、六甲基二硅氧烷(“HMDSO”)、聚甲基丙烯酸甲酯(“PMMA”)或聚苯乙烯(“PS”)的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或者它们的混合物。然而，本发明的实施例不限于此。
第三间隔件SPC3可以包括与第一间隔件SPC1的材料相同的材料，或者与第一间隔件SPC1不同，第三间隔件SPC3可以包括不透明绝缘材料。例如，第三间隔件SPC3可以包括与像素限定膜PDL(参见图7)的材料相同的材料。然而，本发明的实施例不限于此。
第一间隔件SPC1和第三间隔件SPC3可以提高显示面板100的刮擦强度，以降低由于压制压力而导致的缺陷率。另外，第一间隔件SPC1和第三间隔件SPC3具有与位于其上方的第二电极CE(参见图7和图8)等的高附着力，并且因此，第一间隔件SPC1和第三间隔件SPC3可以防止湿气和空气从外部进入显示面板100的层之间。当显示面板100具有柔性特性时，高附着力可以防止层之间的附着力在显示面板100的折叠和展开操作期间降低的问题。
稍后将给出第一间隔件SPC1和第三间隔件SPC3的附加描述。
图7是根据本发明的实施例的显示装置DD的截面图。图8是根据本发明的实施例的显示装置DD的截面图。
图7是第三区DP-A3的截面图，并且图8是第一区DP-A1和第二区DP-A2的截面图。
在图7中，示出了第三像素电路PC3的硅薄膜晶体管S-TFT和氧化物薄膜晶体管O-TFT以及第三发光元件LD3。在图4中所示的等效电路中，第三薄膜晶体管T3和第四薄膜晶体管T4可以是氧化物薄膜晶体管O-TFT，并且其它薄膜晶体管可以是硅薄膜晶体管S-TFT。在图8中，示出了第一发光元件LD1和第一像素电路PC1的部分，并且示出了第二发光元件LD2和第二像素电路PC2的部分。图8中所示的薄膜晶体管可以是图4中所示的第六薄膜晶体管T6。
在下文中，将一起参考图7和图8给出描述。
缓冲层10br可以设置在基底层110上方。缓冲层10br可以防止来自基底层110的金属原子或杂质扩散到第一半导体图案中。另外，缓冲层10br可以控制用于形成第一半导体图案的结晶工艺期间供热的速率，从而允许均匀地形成第一半导体图案。
第一后金属层BMLa可以设置在硅薄膜晶体管S-TFT下方，并且第二后金属层BMLb可以设置在氧化物薄膜晶体管O-TFT下方。第一后金属层BMLa和第二后金属层BMLb可以在平面图中与第一至第三像素电路PC1、PC2和PC3重叠设置。第一后金属层BMLa和第二后金属层BMLb可以阻挡由于极化而导致的电势影响第一至第三像素电路PC1、PC2和PC3。
第一后金属层BMLa可以与第一至第三像素电路PC1、PC2和PC3中的每一个的至少一部分相对应地设置。第一后金属层BMLa可以设置成在平面图中与被实现为硅薄膜晶体管S-TFT的驱动薄膜晶体管T1(参见图4)重叠。
第一后金属层BMLa可以设置在基底层110与缓冲层10br之间。在本发明的实施例中，无机阻挡层(未示出)可以进一步设置在第一后金属层BMLa与缓冲层10br之间。第一后金属层BMLa可以连接到电极或线，并且可以从其接收恒定电压或信号。根据本发明的实施例，第一后金属层BMLa可以是与另一电极或线隔离的形式的浮置电极。
第二后金属层BMLb可以与氧化物薄膜晶体管O-TFT的下部相对应地设置。第二后金属层BMLb可以设置在第二绝缘层20与第三绝缘层30之间。第二后金属层BMLb可以与存储电容器Cst的第二电容器电极CE20设置在同一层。第二后金属层BMLb可以连接到接触电极BML2-C，以从其接收恒定电压或信号。接触电极BML2-C可以与氧化物薄膜晶体管O-TFT的栅极GT2设置在同一层。
第一后金属层BMLa和第二后金属层BMLb可以各自包括反射金属。例如，第一后金属层BMLa和第二后金属层BMLb可以各自包括银(Ag)、包含银(Ag)的合金、钼(Mo)、包含钼的合金、铝(Al)、包含铝的合金、氮化铝(AlxNy)、钨(W)、氮化钨(WxNy)、铜(Cu)或钛(Ti)等。第一后金属层BMLa和第二后金属层BMLb可以包括相同的材料，或者可以包括不同的金属。
尽管未单独示出，但是根据本发明的实施例，第二后金属层BMLb可以被省略。第一后金属层BMLa可以延伸到氧化物薄膜晶体管O-TFT的下部，以阻止由于极化而导致的电势影响氧化物薄膜晶体管O-TFT。
第一半导体图案可以设置在缓冲层10br上方。第一半导体图案可以包括硅半导体。例如，硅半导体可以包括非晶硅或多晶硅等。例如，第一半导体图案可以包括低温多晶硅。
图7和图8仅示出了设置在缓冲层10br上方的第一半导体图案的一部分，并且第一半导体图案可以进一步设置在其它区中。第一半导体图案可以根据特定规则而跨像素布置。取决于第一半导体图案是否被掺杂，第一半导体图案可以具有不同的电特性。第一半导体图案可以包括具有高导电率的第一区以及具有低导电率的第二区。第一区可以被掺杂有N型掺杂剂或P型掺杂剂。P型晶体管可以包括已经被掺杂有P型掺杂剂的掺杂区，并且N型晶体管可以包括已经被掺杂有N型掺杂剂的掺杂区。第二区可以是非掺杂区或者是以比第一区的浓度低的浓度掺杂的区。
第一区的导电率可以大于第二区的导电率，并且第一区可以基本上用作晶体管的源极/漏极或信号线。第二区可以基本上对应于晶体管的有源区(或沟道)。换句话说，半导体图案的一部分可以是晶体管的有源区，半导体图案的另一部分可以是晶体管的源极或漏极，并且半导体图案的其余部分可以是连接电极或连接信号线。
硅薄膜晶体管S-TFT的源区SE1(或源极)、有源区AC1(或沟道)和漏区DE1(或漏极)可以由第一半导体图案形成。在截面上，源区SE1和漏区DE1可以从有源区AC1开始在相反方向上延伸。
第一绝缘层10可以设置在缓冲层10br上。第一绝缘层10在平面图中公共地与多个像素重叠，并且可以覆盖第一半导体图案。第一绝缘层10可以是无机层和/或有机层，并且可以具有单层结构或多层结构。第一绝缘层10可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。在当前实施例中，第一绝缘层10可以是单层的氧化硅层。不仅第一绝缘层10而且稍后将描述的电路层120的其它绝缘层可以是无机层和/或有机层，并且可以具有单层结构或多层结构。无机层可以包括上述材料中的至少一种，但是本发明的实施例不限于此。
硅薄膜晶体管S-TFT的栅极GT1设置在第一绝缘层10上方。栅极GT1可以是金属图案的一部分。在平面图中，栅极GT1与有源区AC1重叠。在掺杂第一半导体图案的工艺中，栅极GT1可以起到掩模的作用。栅极GT1可以包括钛(Ti)、银(Ag)、包含银的合金、钼(Mo)、包含钼的合金、铝(Al)、包含铝的合金、氮化铝(AlxNy)、钨(W)、氮化钨(WxNy)、铜(Cu)、氧化铟锡(“ITO”)或氧化铟锌(“IZO”)等，但是不特别限于此。
第二绝缘层20设置在第一绝缘层10上方，并且可以覆盖栅极GT1。第三绝缘层30可以设置在第二绝缘层20上方。存储电容器Cst的第二电容器电极CE20可以设置在第二绝缘层20与第三绝缘层30之间。另外，存储电容器Cst的第一电容器电极CE10可以设置在第一绝缘层10与第二绝缘层20之间。
第二半导体图案可以设置在第三绝缘层30上方。第二半导体图案可以包括氧化物半导体。氧化物半导体可以包括根据金属氧化物是否被还原而被区分的多个区。其中金属氧化物已经被还原的区(在下文中，还原区)具有比其中金属氧化物未被还原的区(在下文中，非还原区)的导电率大的导电率。还原区基本上用作晶体管的源极/漏极或信号线。非还原区基本上对应于晶体管的有源区(或沟道)。换句话说，半导体图案的一部分可以是晶体管的有源区，半导体图案的另一部分可以是晶体管的源极/漏极，并且半导体图案的其余部分可以是信号传输区。
氧化物薄膜晶体管O-TFT的源区SE2(或源极)、有源区AC2(或沟道)和漏区DE2(或漏极)可以由第二半导体图案形成。在截面上，源区SE2和漏区DE2可以从有源区AC2开始在相反方向上延伸。
第四绝缘层40可以设置在第三绝缘层30上方。第四绝缘层40在平面图中公共地与多个像素重叠，并且可以覆盖第二半导体图案。氧化物薄膜晶体管O-TFT的栅极GT2设置在第四绝缘层40上方。氧化物薄膜晶体管O-TFT的栅极GT2可以是金属图案的一部分。在平面图中，氧化物薄膜晶体管O-TFT的栅极GT2与有源区AC2重叠。
第五绝缘层50设置在第四绝缘层40上方，并且可以覆盖栅极GT2。第一连接电极CNE1可以设置在第五绝缘层50上方。第一连接电极CNE1可以通过穿过第一至第五绝缘层10、20、30、40和50的接触孔连接到硅薄膜晶体管S-TFT的漏区DE1。
第六绝缘层60设置在第五绝缘层50上方，并且可以覆盖第一连接电极CNE1。第二连接电极CNE2和数据线DL可以设置在第六绝缘层60上方。第二连接电极CNE2可以通过穿过第六绝缘层60的接触孔连接到第一连接电极CNE1。
在第三区DP-A3中，第七绝缘层70设置在第六绝缘层60上方，并且可以覆盖第二连接电极CNE2。第八绝缘层80可以设置在第七绝缘层70上方。
在第一区DP-A1和第二区DP-A2中，第七绝缘层70可以被省略。也就是说，在平面图中，第七绝缘层70与第三区DP-A3重叠，并且可以与第一区DP-A1和第二区DP-A2不重叠。第八绝缘层80设置在第六绝缘层60上方，并且可以覆盖第二连接电极CNE2。
第一发光元件LD1的第一电极AE1可以通过连接电极CNE'、连接线TWL、第三连接电极CNE3和第四连接电极CNE4电连接到第一像素电路PC1。连接线TWL和第三连接电极CNE3可以设置在第五绝缘层50与第六绝缘层60之间，但是不特别限于此。连接电极CNE'和第四连接电极CNE4可以设置在第六绝缘层60与第八绝缘层80之间。
第六绝缘层60(或第三中间绝缘层)、第七绝缘层70(或第二中间绝缘层)和第八绝缘层80(或第一中间绝缘层)可以各自是有机层。例如，第六绝缘层60、第七绝缘层70和第八绝缘层80可以各自包括诸如苯并环丁烯(“BCB”)、聚酰亚胺、六甲基二硅氧烷(“HMDSO”)、聚甲基丙烯酸甲酯(“PMMA”)或聚苯乙烯(“PS”)的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或者它们的混合物。
电路层120包括设置在第一区DP-A1中的补偿层CML。具体地，补偿层CML设置在第一区DP-A1的稍后将描述的透射区TA中。
补偿层CML设置在基底层110上。作为示例，图8示出了补偿层CML设置在第八绝缘层80上。补偿层CML可以具有在第三方向DR3上的预定的厚度HH。通过包括补偿层CML，电路层120可以在电路层120中具有台阶。
补偿层CML可以包括透明绝缘材料。补偿层CML可以是有机层。例如，补偿层CML可以包括诸如苯并环丁烯(“BCB”)、聚酰亚胺、六甲基二硅氧烷(“HMDSO”)、聚甲基丙烯酸甲酯(“PMMA”)或聚苯乙烯(“PS”)的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或者它们的混合物。
在实施例中，补偿层CML可以包括与第八绝缘层80的材料相同的材料，并且补偿层CML可以通过与用于形成第八绝缘层80的工艺相同的工艺形成。例如，补偿层CML和第八绝缘层80可以具有单一体的形状。然而，补偿层CML的实施例不限于此，并且在另一实施例中，补偿层CML可以与第七绝缘层70形成在同一层，或者可以设置在第六绝缘层60与第八绝缘层80之间。下面将对其进行详细描述。
第一发光元件LD1可以包括第一电极AE1(或像素电极)、发光层EL1(或第一发光层)和第二电极CE(或公共电极)，第二发光元件LD2可以包括第一电极AE2(或像素电极)、发光层EL2(或第二发光层)和第二电极CE(或公共电极)，并且第三发光元件LD3可以包括第一电极AE3(或像素电极)、发光层EL3(或第三发光层)和第二电极CE(或公共电极)。第一发光元件LD1、第二发光元件LD2和第三发光元件LD3的第二电极CE2具有单一体的形状，并且因此可以被公共地提供。
第一发光元件LD1的第一电极AE1、第二发光元件LD2的第一电极AE2和第三发光元件LD3的第一电极AE3可以设置在第八绝缘层80上方。第一发光元件LD1的第一电极AE1、第二发光元件LD2的第一电极AE2和第三发光元件LD3的第一电极AE3可以各自是(半)透射电极或反射电极。根据本发明的实施例，第一发光元件LD1的第一电极AE1、第二发光元件LD2的第一电极AE2和第三发光元件LD3的第一电极AE3可以各自包括由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或它们的化合物形成的反射层以及在反射层上形成的透明或半透明电极层。透明或半透明电极层可以被提供有选自由氧化铟锡(“ITO”)、氧化铟锌(“IZO”)、氧化铟镓锌(“IGZO”)、氧化锌(ZnO)、氧化铟(In2O3)和铝掺杂氧化锌(“AZO”)组成的组中的至少一种。例如，第一发光元件LD1的第一电极AE1、第二发光元件LD2的第一电极AE2和第三发光元件LD3的第一电极AE3可以各自包括ITO/Ag/ITO的堆叠结构。
像素限定膜PDL和像素限定图案PDP可以设置在第八绝缘层80上方。像素限定膜PDL和像素限定图案PDP包括相同的材料，并且可以通过同一工艺形成。像素限定膜PDL和像素限定图案PDP可以各自具有吸收光的特性。例如，像素限定膜PDL和像素限定图案PDP可以各自具有黑色的颜色。像素限定膜PDL和像素限定图案PDP可以各自包括黑色着色剂。黑色着色剂可以包括黑色染料和黑色颜料。黑色着色剂可以包括炭黑、诸如铬的金属或其氧化物。像素限定膜PDL和像素限定图案PDP可以各自对应于具有光阻挡特性的光阻挡图案。
像素限定图案PDP可以设置在第一区DP-A1中。像素限定图案PDP可以暴露第一发光元件LD1的第一电极AE1的至少一部分。具体地，像素限定图案PDP可以覆盖第一发光元件LD1的第一电极AE1的一部分。例如，像素限定图案PDP可以覆盖第一发光元件LD1的第一电极AE1的边缘。
像素限定膜PDL可以设置在第二区DP-A2中和第三区DP-A3中。像素限定膜PDL可以覆盖第二发光元件LD2的第一电极AE2和第三发光元件LD3的第一电极AE3中的每一个的一部分。例如，在像素限定膜PDL中，可以限定暴露第二发光元件LD2的第一电极AE2的一部分的第一像素开口PDL-OP1和暴露第三发光元件LD3的第一电极AE3的一部分的第二像素开口PDL-OP2。
像素限定图案PDP可以增大第一发光元件LD1的第一电极AE1的边缘与其第二电极CE之间的距离，并且像素限定膜PDL可以增大第二发光元件LD2的第一电极AE2和第三发光元件LD3的第一电极AE3中的每一个的边缘与其第二电极CE之间的距离。因此，像素限定图案PDP和像素限定膜PDL可以用于防止电弧等出现在第一电极AE1、AE2和AE3中的每一个的边缘处。
在第一区DP-A1中，在平面图中与像素限定图案PDP和第一发光元件LD1的第一电极AE1设置在其中的区重叠的区可以被限定为元件区EA，并且剩余的区可以被限定为透射区TA。
上面参考图6描述的第一间隔件SPC1设置在透射区TA中。第一间隔件SPC1包括透明绝缘材料，并且因此不对应于光阻挡结构。
第一间隔件SPC1设置在电路层120上，并且在平面图中与补偿层CML重叠设置。也就是说，第一间隔件SPC1设置在补偿层CML上方，以在平面图中与补偿层CML重叠。
在平面图中，补偿层CML可以与透射区TA的至少一部分不重叠。第一间隔件SPC1设置在补偿层CML上方，并且因此可以具有比透射区TA中的第一间隔件SPC1的边缘的高度大的高度。第一间隔件SPC1可以在透射区TA中具有最大高度。在本说明书中，高度是使用基底层110的上表面作为参考表面在第三方向DR3上测量的值。
在实施例中，第一间隔件SPC1可以设置成与电路层120接触。图8示出了补偿层CML设置在第八绝缘层80上，并且第一间隔件SPC1设置成与补偿层CML接触。然而，本发明的实施例不限于此。在本发明的实施例中，补偿层CML可以设置在第八绝缘层80下方。
第二间隔件SPC2可以设置在元件区EA中。第二间隔件SPC2可以设置在像素限定图案PDP上。具体地，第二间隔件SPC2可以设置在像素限定图案PDP的上表面上。
像素限定图案PDP的上表面的大部分被第二间隔件SPC2覆盖，并且第二间隔件SPC2的边缘具有与像素限定图案PDP的边缘间隔开的结构，使得像素限定图案PDP的一部分可以从第二间隔件SPC2暴露。第二间隔件SPC2可以提高像素限定图案PDP与第二电极CE之间的附着力。
第二间隔件SPC2的厚度可以小于第一间隔件SPC1的厚度。在本说明书中，厚度是在第三方向DR3上测量的值。例如，第一间隔件SPC1的厚度可以是第二间隔件SPC2的厚度的大约1.5倍至大约2.5倍，并且优选地，第一间隔件SPC1的厚度可以是第二间隔件SPC2的厚度的大约2倍或更大。第二间隔件SPC2可以包括与第一间隔件SPC1的材料相同的材料，并且可以通过与用于形成第一间隔件SPC1的工艺相同的工艺形成。例如，第一间隔件SPC1和第二间隔件SPC2可以由正型光敏有机材料形成，并且作为示例，光敏聚酰亚胺(“PSPI”)可以被使用。由于第一间隔件SPC1和第二间隔件SPC2具有正特性，因此在制造显示装置DD的工艺中，第一间隔件SPC1和第二间隔件SPC2的未被掩模覆盖的部分可以被去除。第一间隔件SPC1和第二间隔件SPC2具有透明性，使得光可以被透射和/或反射。
如参考图6所述，第三间隔件SPC3可以以预定间隔间隔开地设置在第二区DP-A2中和第三区DP-A3中。第三间隔件SPC3设置在像素限定膜PDL的上表面上。图7示出了第三间隔件SPC3和3-2间隔件SPC3-2，并且图8仅示出了3-2间隔件SPC3-2，但是在第二区DP-A2的其它部分中，可以如图7中所示设置第三间隔件SPC3。
参考图7，第三间隔件SPC3可以包括具有台阶的结构。实施例的第三间隔件SPC3可以包括3-1间隔件SPC3-1以及具有比3-1间隔件SPC3-1的高度小的高度的3-2间隔件SPC3-2。3-1间隔件SPC3-1和3-2间隔件SPC3-2可以具有单一体的形状。
3-1间隔件SPC3-1和3-2间隔件SPC3-2由相同的材料形成，并且可以具有与第一间隔件SPC1和第二间隔件SPC2的材料相同的材料。例如，3-1间隔件SPC3-1和3-2间隔件SPC3-2可以由正型光敏有机材料形成，并且具有透明性，使得光可以被透射和/或反射。3-1间隔件SPC3-1可以用于通过增强刮擦强度来确保对压制压力的刚性。3-2间隔件SPC3-2可以用作像素限定膜PDL与在其上方的第二电极CE之间的接触辅助。为了方便起见，图7和图8示出了第二电极CE设置在第二间隔件SPC2和第三间隔件SPC3上，但是本发明的实施例不限于此。空穴传输区和电子传输区(未示出)可以进一步设置在第二间隔件SPC2和第三间隔件SPC3上。
像素限定膜PDL的上表面的大部分被第三间隔件SPC3覆盖，并且3-2间隔件SPC3-2的边缘具有与像素限定膜PDL的边缘间隔开的结构，使得像素限定膜PDL的一部分可以从第三间隔件SPC3暴露。
当3-1间隔件SPC3-1不设置在像素限定膜PDL的上表面上时，3-2间隔件SPC3-2可以覆盖像素限定膜PDL的上表面，以增强像素限定膜PDL与第二电极CE之间的附着特性。
3-1间隔件SPC3-1的厚度可以是3-2间隔件SPC3-2的厚度的大约2倍。3-2间隔件SPC3-2的厚度可以与上述第二间隔件SPC2的厚度相同。
封装层140可以设置在发光元件层130上方。封装层140可以包括顺序地堆叠的第一无机层141、有机层142和第二无机层143，但是构成封装层140的层不限于此。
第一无机层141和第二无机层143可以保护发光元件层130免受湿气和氧气的影响，并且有机层142可以保护发光元件层130免受诸如灰尘颗粒的异物的影响。第一无机层141和第二无机层143可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层等。有机层142可以包括丙烯酸有机层，但是不限于此。
感测器层200可以设置在显示面板100上方。感测器层200可以被称为感测器、输入感测层或输入感测面板。感测器层200可以包括基底绝缘层210、第一导电层220、感测绝缘层230和第二导电层240。
基底绝缘层210可以直接设置在显示面板100上方。基底绝缘层210可以是包括氮化硅、氮氧化硅和氧化硅中的至少一种的无机层。可替代地，基底绝缘层210可以是包括环氧类树脂、丙烯酸类树脂或酰亚胺类树脂的有机层。基底绝缘层210可以具有单层结构或者其中层沿着第三方向DR3堆叠的多层结构。
第一导电层220和第二导电层240中的每一个可以具有单层结构或者其中层沿着第三方向DR3堆叠的多层结构。第一导电层220和第二导电层240可以包括限定网状感测电极的导线。在平面图中，导线与第一像素开口PDL-OP1、第二像素开口PDL-OP2和第三像素开口PDP-OP(参见图9)不重叠，并且与像素限定图案PDP和像素限定膜PDL重叠。由第一导电层220和第二导电层240限定的感测电极在平面图中至少与图5中所示的第三区DP-A3重叠。
单层结构的导电层可以包括金属层或透明导电层。金属层可以包括钼、银、钛、铜、铝或者它们的合金。透明导电层可以包括诸如氧化铟锡(“ITO”)、氧化铟锌(“IZO”)、氧化锌(ZnO)或氧化铟锡锌(“ITZO”)等的透明导电氧化物。另外，透明导电层可以包括诸如PEDOT的导电聚合物、金属纳米线或石墨烯等。
多层结构的导电层可以包括金属层。金属层可以具有例如钛/铝/钛的三层结构。多层结构的导电层可以包括至少一个金属层和至少一个透明导电层。
感测绝缘层230可以设置在第一导电层220与第二导电层240之间。感测绝缘层230可以包括无机膜。无机膜可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。
可替代地，感测绝缘层230可以包括有机膜。有机膜可以包括丙烯酸类树脂、甲基丙烯酰类树脂、聚异戊二烯类树脂、乙烯类树脂、环氧类树脂、氨基甲酸乙酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂和苝类树脂当中的至少任何一种。
防反射层300可以设置在感测器层200上方。防反射层300可以包括分隔层310、第一滤色器321、第二滤色器322、第三滤色器323和平坦化层330。
构成分隔层310的材料不受特别限制，只要其是吸收光的材料即可。分隔层310是具有黑色颜色的层，并且在实施例中，分隔层310可以包括黑色着色剂。黑色着色剂可以包括黑色染料和黑色颜料。黑色着色剂可以包括炭黑、诸如铬的金属或其氧化物。
分隔层310可以覆盖感测器层200的第二导电层240。分隔层310可以防止由第二导电层240引起的外部光反射。在平面图中，分隔层310与第二区DP-A2和第三区DP-A3重叠，并且可以与第一区DP-A1不重叠。也就是说，由于分隔层310不设置在第一区DP-A1中，因此可以进一步提高第一区DP-A1的透光率。
多个开口310-OP1和310-OP2可以被限定在分隔层310中。在平面图中，第一开口310-OP1可以与第二发光元件LD2的第一电极AE2重叠，并且第二开口310-OP2可以与第三发光元件LD3的第一电极AE3重叠。
在平面图中，第一滤色器321可以与第一区DP-A1重叠，第二滤色器322可以与第二区DP-A2重叠，并且第三滤色器323可以与第三区DP-A3重叠。在平面图中，第一滤色器321、第二滤色器322和第三滤色器323可以分别与第一电极AE1、AE2和AE3当中的对应电极重叠。
由于分隔层310在平面图中与第一区DP-A1不重叠，因此第一滤色器321可以与分隔层310间隔开。也就是说，第一滤色器321可以与分隔层310不接触。第二滤色器322可以覆盖第一开口310-OP1，并且第三滤色器323可以覆盖第二开口310-OP2。第二滤色器322和第三滤色器323可以各自与分隔层310接触。分隔层310的第一开口310-OP1和第二开口310-OP2的开口面积可以大于像素限定膜PDL的第一像素开口PDL-OP1和第二像素开口PDL-OP2的开口面积。
平坦化层330可以覆盖分隔层310、第一滤色器321、第二滤色器322和第三滤色器323。平坦化层330可以包括有机物质，并且可以在平坦化层330的上表面上提供平坦的表面。在本发明的实施例中，平坦化层330可以被省略。
除了图7和图8之外，图10至图12示出了防反射层300包括分隔层310、第一滤色器321、第二滤色器322、第三滤色器323和平坦化层330，但是本发明不限于此。在本发明的另一实施例中，防反射层300可以包括设置在分隔层310上的反射调整层(未示出)，而不是第一至第三滤色器321、322和323。反射调整层可以选择性地吸收从显示面板100和/或电子装置1000内部反射的光或者从显示面板100和/或电子装置1000外部入射的光当中的一些波段的光。
例如，反射调整层可以存在于被限定在分隔层310中的多个开口310-OP1和310-OP2中。作为示例，反射调整层可以吸收大约490nm至大约505nm的第一波长范围的光以及大约585nm至大约600nm的第二波长范围的光，以被提供为在第一波长范围中以及在第二波长范围中具有大约40％或更小的透光率。反射调整层可以吸收从第一至第三发光元件LD1、LD2和LD3发射的光当中的红光、绿光和蓝光的波长范围之外的波长的光。由于反射调整层吸收不属于从第一至第三发光元件LD1、LD2和LD3发射的红光、绿光和蓝光的波长范围的波长的光，因此可以防止显示面板100和/或电子装置1000的亮度降低或者可以将显示面板100和/或电子装置1000的亮度降低减小到最小。同时，可以防止显示面板100和/或电子装置1000的发光效率下降或者可以将显示面板100和/或电子装置1000的发光效率下降减小到最小，以提高可视性。
反射调整层可以被提供为包括染料、颜料或者它们的组合的有机材料层。反射调整层包括基于四氮杂卟啉(“TAP”)类化合物、卟啉类化合物、金属卟啉类化合物、噁嗪类化合物、方酸类化合物、三芳基甲烷类化合物、聚甲炔类化合物、蒽醌类化合物、酞菁类化合物、偶氮类化合物、苝类化合物、呫吨类化合物、二亚铵类化合物、二吡咯亚甲基类化合物、花青类化合物或者它们的组合。
在实施例中，反射调整层可以具有大约64％至大约72％的透光率。反射调整层的透光率可以根据在反射调整层中包括的颜料和/或染料的含量而被调整。反射调整层可以在平面上(在平面图中)与第一至第三发光元件LD1、LD2和LD3重叠。
当显示面板100包括反射调整层时，显示面板100可以进一步包括在第二电极CE与封装层140之间的盖层(未示出)和低反射层(未示出)。
盖层可以用于通过相长干涉的原理提高显示元件的发光效率。盖层可以包括对于具有例如大约589nm波长的光具有大约1.6或更大的折射率的材料。
盖层可以是包括有机物质的有机盖层、包括无机物质的无机盖层或者包括有机物质和无机物质的复合盖层。例如，盖层可以包括碳环化合物、杂环化合物、含胺基化合物、卟吩衍生物、酞菁衍生物、萘酞菁衍生物、碱金属络合物、碱土金属络合物或者它们的任何组合。可选地，碳环化合物、杂环化合物和含胺基化合物可以用包括O、N、S、Se、Si、F、Cl、Br、I或者它们的任何组合的取代基取代。
低反射层可以设置在盖层上。低反射层可以包括具有低反射率的无机材料，并且在实施例中，低反射层可以包括金属或金属氧化物。当低反射层包括金属时，例如，镱(Yb)、铋(Bi)、钴(Co)、钼(Mo)、钛(Ti)、锆(Zr)、铝(Al)、铬(Cr)、铌(Nb)、铂(Pt)、钨(W)、铟(In)、锡(Sn)、铁(Fe)、镍(Ni)、钽(Ta)、锰(Mn)、锌(Zn)、锗(Ge)、银(Ag)、镁(Mg)、金(Au)、铜(Cu)、钙(Ca)或者它们的组合可以被包括。另外，当低反射层包括金属氧化物时，例如，TiO2、ZrO2、Ta2O5、HfO2、Al2O3、ZnO、Y2O3、BeO、MgO、PbO2、WO3或者它们的组合可以被包括。此外，低反射层可以包括除金属或金属氧化物之外的化合物。例如，低反射层可以包括SiO2、SiNx、LiF、CaF2、MgF2和CdS中的至少一种。
在实施例中，在低反射层中包括的无机材料的吸收系数(k)可以是大约0.5至大约4.0(0.5<k≤4.0)。另外，在低反射层中包括的无机材料的折射率(n)可以是大约1.0或更大(n≥1.0)。
低反射层可以在入射到显示面板100和/或电子装置1000中的光与从设置在低反射层下方的金属反射的光之间引起相消干涉，从而降低外部光反射率。因此，可以提高显示面板100和/或电子装置1000的显示质量和可视性。
取决于实施例，盖层可以被省略，并且低反射层可以与第二电极CE接触。
图9是示出根据本发明的实施例的像素限定膜PDL和像素限定图案PDP的平面图。具体地，图9示出了设置在与图5的区AA'相对应的部分中的像素限定膜PDL和像素限定图案PDP。
参考图9，像素限定膜PDL可以设置在第二区DP-A2中和第三区DP-A3中。在平面图中，像素限定膜PDL可以与第一区DP-A1不重叠。如图9中所示，在第一区DP-A1中，代替像素限定膜PDL，环形像素限定图案PDP可以仅设置在第一区DP-A1的一部分中，以提高第一区DP-A1的透光率。
在第一区DP-A1中，可以设置像素限定图案PDP。像素限定图案PDP可以被提供为多个，并且多个像素限定图案PDP可以彼此间隔开设置。在像素限定图案PDP中，可以限定第三像素开口PDP-OP。在平面图中，第三像素开口PDP-OP与第一发光元件LD1(参见图8)的第一电极AE1(参见图8)重叠。例如，像素限定图案PDP可以具有覆盖第一电极AE1(参见图8)的边缘的形状。因此，当在平面图中观察时，像素限定图案PDP可以具有环形或圆环形。然而，像素限定图案PDP在平面上(即，在平面图中)的形状不限于此。
在第二区DP-A2和第三区DP-A3中，第一像素开口PDL-OP1和第二像素开口PDL-OP2各自按预定规则布置。第一像素开口PDL-OP1和第二像素开口PDL-OP2中的每一者的布置取决于像素的颜色布置。图9示例性地示出了按面积区分的三种类型的第一像素开口PDL-OP1和第二像素开口PDL-OP2。这意味着布置了产生三种类型的颜色的像素。三种类型的像素可以包括红色像素、绿色像素和蓝色像素。
图9示例性地示出了按面积区分的三种类型的像素限定图案PDP。这意味着布置了产生三种类型的颜色的像素。三种类型的像素可以包括红色像素、绿色像素和蓝色像素。
然而，像素限定图案PDP和像素限定膜PDL的形状不限于此。
图10是根据本发明的实施例的显示装置DD的截面图。
图10示出了第一区DP-A1和第三区DP-A3中的每一个的一部分的放大图。
参考图10，在平面图中，第七绝缘层70可以与第一区DP-A1不重叠，并且可以与第三区DP-A3重叠。由于第七绝缘层70不设置在第一区DP-A1中，因此可以将设置在透射区TA中的电路层120的厚度减小到最小。然而，本发明的实施例不限于此，并且在另一实施例中，在平面图中，第七绝缘层70可以与第一至第三区DP-A1、DP-A2和DP-A3重叠。
在第一区DP-A1中，补偿层CML可以设置在第八绝缘层80上。在实施例中，补偿层CML可以包括与第八绝缘层80的材料相同的材料。补偿层CML和第八绝缘层80可以具有单一体的形状，并且相应地，补偿层CML与第八绝缘层80之间的边界线由虚线指示。可以理解，补偿层CML是8-1绝缘层，第八绝缘层80是8-2绝缘层，并且8-1绝缘层和8-2绝缘层形成一个绝缘层。补偿层CML的厚度HH可以与第八绝缘层80的第二厚度H80-2相同。当形成第八绝缘层80时，第八绝缘层80可以在第一间隔件SPC1下方被形成为第一厚度H80-1，并且第八绝缘层80可以在其中不设置第一间隔件SPC1的区中被形成为小于第一厚度H80-1的第二厚度H80-2。在实施例中，第八绝缘层80的第二厚度H80-2在第二区DP-A2和第三区DP-A3中可以是恒定的。第一厚度H80-1可以是第二厚度H80-2的大约1.5倍至大约2.5倍，并且优选地，第一厚度H80-1可以是第二厚度H80-2的大约2倍。例如，第一厚度H80-1可以是大约7500埃至大约/>并且第二厚度H80-2可以是大约/>至大约/>例如，第一厚度H80-1可以是大约/>并且第二厚度H80-2可以是大约/>至大约/>在第一间隔件SPC1下方，第八绝缘层80可以被形成为全色调，并且在第一至第三区DP-A1、DP-A2和DP-A3(参见图7和图8)中的其中不设置第一间隔件SPC1的区中，第八绝缘层80可以被形成为半色调。
第三间隔件SPC3距基底层110的最大高度MH3可以大于第一间隔件SPC1距基底层110的最大高度MH1。由于在平面图中与第一间隔件SPC1重叠的第八绝缘层80具有第一厚度H80-1，因此可以将设置在第一区DP-A1中的第一间隔件SPC1与设置在第三区DP-A3中的第三间隔件SPC3之间的高度差Hd减小到最小。这里，高度差Hd与最大高度MH3和最大高度MH1相对应。相应地，显示面板100可以向在第一间隔件SPC1和第三间隔件SPC3上方形成的结构提供平坦的层。
另外，由于第八绝缘层80在在平面图中与第一间隔件SPC1不重叠的区中具有小于第一厚度H80-1的第二厚度H80-2，因此可以将在电路层120中包括的包括第八绝缘层80的绝缘层60、70和80的总厚度减小到最小。相应地，可以防止由第八绝缘层80的收缩导致的缺陷或者可以将由第八绝缘层80的收缩导致的缺陷减少到最少。另外，由于减小了设置在透射区TA中的第八绝缘层80的至少一部分的厚度，因此也可以提高透射区TA中的光的透射率。相应地，可以有效地提高电子装置1000的可靠性。
图11是根据本发明的另一实施例的显示装置DD的截面图。
参考图11，实施例的补偿层CML可以设置在第六绝缘层60与第八绝缘层80之间。补偿层CML可以包括与第六绝缘层60的材料相同的材料，并且可以通过与用于形成第六绝缘层60的工艺相同的工艺形成。例如，补偿层CML和第六绝缘层60可以具有单一体的形状，并且相应地，补偿层CML与第六绝缘层60之间的边界线由虚线指示。可以理解，补偿层CML是6-1绝缘层，第六绝缘层60是6-2绝缘层，并且6-1绝缘层和6-2绝缘层形成一个绝缘层。补偿层CML的厚度HH可以与第六绝缘层60的第二厚度H60-2相同。也就是说，当形成第六绝缘层60时，第六绝缘层60可以在第一间隔件SPC1下方被形成为第一厚度H60-1，并且第六绝缘层60可以在其中不设置第一间隔件SPC1的区中被形成为小于第一厚度H60-1的第二厚度H60-2。第一厚度H60-1可以是第二厚度H60-2的大约1.5倍至大约2.5倍，并且优选地，第一厚度H60-1可以是第二厚度H60-2的大约2倍。例如，第一厚度H60-1可以是大约至大约并且第二厚度H60-2可以是大约/>至大约/>例如，第一厚度H60-1可以是大约/>并且第二厚度H60-2可以是大约/>至大约/>在第一间隔件SPC1下方，第六绝缘层60可以被形成为全色调，并且在第一至第三区DP-A1、DP-A2和DP-A3(参见图7和图8)中的其中不设置第一间隔件SPC1的区中，第六绝缘层60可以被形成为半色调。
由于在平面图中与第一间隔件SPC1重叠的第六绝缘层60具有第一厚度H60-1，因此可以将设置在第一区DP-A1中的第一间隔件SPC1与设置在第三区DP-A3中的第三间隔件SPC3之间的高度差Hd减小到最小。相应地，显示面板100可以向在第一间隔件SPC1和第三间隔件SPC3上方形成的结构提供平坦的层。
另外，由于第六绝缘层60在在平面图中与第一间隔件SPC1不重叠的区中具有小于第一厚度H60-1的第二厚度H60-2，因此可以将在电路层120中包括的包括第六绝缘层60的绝缘层60、70和80的总厚度减小到最小。相应地，可以防止由第六绝缘层60的收缩导致的缺陷或者可以将由第六绝缘层60的收缩导致的缺陷减少到最少。另外，由于减小了设置在透射区TA中的第六绝缘层60的至少一部分的厚度，因此也可以提高透射区TA中的光的透射率。相应地，可以有效地提高电子装置1000的可靠性。
图12是根据本发明的又一实施例的显示装置DD的截面图。
参考图12，实施例的补偿层CML可以与第七绝缘层70设置在同一层。由于第七绝缘层70不设置在第一区DP-A1中，因此补偿层CML可以与第七绝缘层70间隔开并且设置在透射区TA中。补偿层CML可以包括与第七绝缘层70的材料相同的材料，并且可以通过与用于形成第七绝缘层70的工艺相同的工艺形成。可以理解，补偿层CML是7-1绝缘层，第七绝缘层70是7-2绝缘层，并且7-1绝缘层和7-2绝缘层形成一个绝缘层。补偿层CML的厚度HH可以与第七绝缘层70的厚度H70相同。也就是说，当形成第七绝缘层70时，第七绝缘层70可以在第一间隔件SPC1下方和第三区DP-A3中被形成为相同的厚度H70。第七绝缘层70的厚度H70可以是大约
由于第七绝缘层70仅设置在第一区DP-A1中的第一间隔件SPC1下方，因此可以将设置在第一区DP-A1中的第一间隔件SPC1与设置在第三区DP-A3中的第三间隔件SPC3之间的高度差Hd减小到最小。相应地，显示面板100可以向在第一间隔件SPC1和第三间隔件SPC3上方形成的结构提供平坦的层。
另外，由于第七绝缘层70不设置在第一区DP-A1中的在平面图中与第一间隔件SPC1不重叠的区中，因此可以将在电路层120中包括的包括第七绝缘层70的绝缘层60、70和80的总厚度减小到最小。相应地，可以防止由绝缘层60、70和80的收缩导致的缺陷或者可以将由绝缘层60、70和80的收缩导致的缺陷减少到最少。另外，也可以提高透射区TA中的光的透射率。相应地，可以有效地提高电子装置1000的可靠性。
图13A是示出根据本发明的实施例的显示区DP-A和外围区DP-NA的一部分的放大图。图13A示出了显示面板100的显示区DP-A和外围区DP-NA。
在实施例中，外围区DP-NA可以包括围绕显示区DP-A的第一非显示区NA1以及包括驱动单元DIC、焊盘PD、连接线和弯折区BA的第二非显示区NA2。
第一非显示区NA1围绕显示区DP-A的外侧而被定位，并且代表从显示区DP-A在其处结束的位置到从显示区DP-A延伸的封装层140在其处结束的位置。也就是说，封装层140形成在显示区DP-A中并延伸到外围区DP-NA，并且可以在外围区DP-NA中的弯折区BA与显示区DP-A之间延伸。其中形成封装层140的外围区DP-NA被限定为第一非显示区NA1。
第二非显示区NA2可以包括位于弯折区BA周围的相反侧的2-1非显示区NA2-1和2-2非显示区NA2-2。
2-1非显示区NA2-1代表从封装层140在其处结束的位置到弯折区BA，并且2-2非显示区NA2-2可以代表从弯折区BA的一端经过驱动单元DIC到显示面板100的一端。在2-2非显示区NA2-2中，可以设置驱动单元DIC和焊盘PD。在驱动单元DIC下方，可以进一步设置用于电连接到芯片形式的驱动单元DIC的用于驱动单元的焊盘DIC-P(参见图13B)。附加的电路板可以连接到焊盘PD(在下文中，用于电路板的焊盘)，并且例如，柔性印刷电路板可以电连接到焊盘PD。
在实施例中，第一非显示区NA1具有第一宽度W1并且2-1非显示区NA2-1具有第二宽度W2，并且在2-2非显示区NA2-2中，弯折区BA与驱动单元DIC之间的间隙具有第三宽度W3并且驱动单元DIC与焊盘区PA之间的间隙具有第四宽度W4。当弯折区BA的宽度Wb是1时，第一宽度W1可以具有大约0.7至大约0.9的值，第二宽度W2可以具有大约0.4至大约0.6的值，第三宽度W3可以具有大约1.1至大约1.5的值，并且第四宽度W4可以具有大约0.3至大约0.6的值。弯折区BA的宽度Wb可以取决于实施例而变化。例如，弯折区BA的宽度Wb可以是大约1000微米(μm)至大约4000μm。然而，本发明的实施例不限于此。
图13B是根据本发明的实施例的显示装置DD的截面图。图13C是根据本发明的实施例的显示装置DD的截面图。
图13B示出了沿着图13A的线I-I'截取的包括显示面板100的显示装置DD的截面图。在下文中，相同的内容将等同地应用于与参考图1至图13A描述的那些部件相同的部件。
图13B示出了设置在显示区100A中的第三发光元件LD3、第三像素电路PC3(参见图7)的硅薄膜晶体管S-TFT以及设置在第一后金属层BMLa周围并且在外围区100N中的坝结构DAM、信号线SL1和SL2、用于驱动单元的焊盘DIC-P和用于电路板的焊盘PD。在外围区100N中，弯折区BA可以被限定在坝结构DAM与用于驱动单元的焊盘DIC-P之间。
坝结构DAM设置在显示区100A的边界外侧，并且防止有机层142溢出。坝结构DAM可以被提供为多个。坝结构DAM可以包括第一坝DAM1、第二坝DAM2和第三坝DAM3。第一至第三坝DAM1、DAM2和DAM3沿着远离显示区100A的方向顺序地布置。也就是说，第二坝DAM2可以设置成比第一坝DAM1与显示区100A间隔开更远，并且第三坝DAM3可以设置成比第二坝DAM2与显示区100A间隔开更远。
第一至第三坝DAM1、DAM2和DAM3中的每一个可以包括多个层。在实施例中，第一至第三坝DAM1、DAM2和DAM3中的每一个包括第一层L1和第二层L2，并且第三坝DAM3进一步包括设置在第一层L1下方的子层L0并且因此可以高于第一坝DAM1和第二坝DAM2中的每一个。子层L0可以通过与用于形成第六绝缘层60的工艺相同的工艺形成，第一层L1可以通过与用于形成第七绝缘层70的工艺相同的工艺形成，并且第二层L2可以通过与用于形成第四间隔件SPC4的工艺相同的工艺形成。在实施例中，第一至第三坝DAM1、DAM2和DAM3中的每一个可以不包括与第八绝缘层80的材料相同的材料。
在第一坝DAM1上，可以设置包括顺序地堆叠的第一无机层141、有机层142和第二无机层143的封装层140。在第二坝DAM2上，封装层140具有其中第一无机层141和第二无机层143接触的结构。封装层140可以从显示区100A延伸到外围区100N，以设置在坝结构DAM与弯折区BA之间。在平面图中，封装层140可以与弯折区BA不重叠。
在封装层140上，可以设置感测器层200。在实施例中，感测器层200可以包括设置在第二无机层143上的基底绝缘层210、第一导电层220、感测绝缘层230和第二导电层240。基底绝缘层210可以被省略。感测器层200可以进一步包括设置在外围区100N中的第一信号线SL-1和第二信号线SL-2。第一信号线SL-1与第一导电层220设置在同一层，并且可以包括与第一导电层220的材料相同的材料。第二信号线SL-2与第二导电层240设置在同一层，并且可以包括与第二导电层240的材料相同的材料。尽管未示出，但是第一信号线SL-1的一部分和第二信号线SL-2的一部分可以通过在感测绝缘层230中限定的接触孔彼此连接。在平面图中，第一信号线SL-1和第二信号线SL-2可以与弯折区BA不重叠。
在弯折区BA中，可以设置基底层110以及设置在基底层110上的第六绝缘层60、第七绝缘层70、第八绝缘层80和第四间隔件SPC4。在弯折区BA中，可以限定穿过缓冲层10br以及第一至第五绝缘层10、20、30、40和50的第一开口OP1。相应地，弯折区BA可以不包括无机膜。另外，第二开口OP2被限定在设置在第八绝缘层80上的像素限定膜PDL中，使得弯折区BA可以不包括像素限定膜PDL。第一开口OP1的最大宽度可以被限定为第一开口宽度WOP1，并且第二开口OP2的最大宽度可以被限定为第二开口宽度WOP2。第二开口宽度WOP2可以大于第一开口宽度WOP1。在第六绝缘层60与第七绝缘层70之间，可以设置在平面图中与弯折区BA重叠的导电层PW。导电层PW可以通过与用于形成第二连接电极CNE2的工艺相同的工艺形成。导电层PW可以是将设置在驱动单元DIC(参见图13A)中的信号线和设置在显示区DP-A(参见图5)中的信号线连接的线。第四间隔件SPC4可以通过与用于形成第三间隔件SPC3的工艺相同的工艺形成。通过在像素限定膜PDL中形成的第二开口OP2，第四间隔件SPC4可以包括具有台阶的形状。
本发明的显示装置DD可以包括在平面图中与弯折区BA重叠并且设置在外围区100N中的第八绝缘层80。具体地，设置在外围区100N中的第八绝缘层80可以设置成沿着和第二方向DR2相反的方向与显示区100A间隔开第一长度dd1。例如，第一长度dd1可以是大约704μm至大约1056μm。具体地，第一长度dd1可以是大约792μm至大约968μm，并且第一长度dd1可以是例如大约880μm。然而，第一长度dd1的实施例不限于此。
设置在外围区100N中的第八绝缘层80可以沿着第二方向DR2具有第二长度dd2。例如，第二长度dd2可以是大约4160μm至大约6240μm。具体地，第二长度dd2可以是大约4680μm至大约5720μm，并且第二长度dd2可以是例如大约5200μm。然而，第二长度dd2的实施例不限于此。
同时，设置在外围区100N中的第八绝缘层80的第一厚度H80-1可以是大约设置在显示区100A中的第八绝缘层80的第二厚度H80-2可以是大约/>设置在外围区100N中的第八绝缘层80的第一厚度H80-1可以与上述设置在透射区TA(参见图10)中的第八绝缘层80的第一厚度H80-1(参见图10)相同。设置在显示区100A中的第八绝缘层80的第二厚度H80-2可以与上述设置在透射区TA(参见图10)中的第八绝缘层80的第二厚度H80-2(参见图10)相同。
在弯折区BA的外侧，可以设置用于驱动单元的焊盘DIC-P和用于电路板的焊盘PD。在实施例中，用于驱动单元的焊盘DIC-P可以包括四层结构。例如，用于驱动单元的焊盘DIC-P可以包括包含与硅薄膜晶体管S-TFT的栅极GT1的材料相同的材料的第一焊盘电极P1、包含与第一连接电极CNE1的材料相同的材料的第二焊盘电极P2、包含与第二连接电极CNE2的材料相同的材料的第三焊盘电极P3以及包含与第二信号线SL-2的材料相同的材料的第四焊盘电极LN1。在第三焊盘电极P3与第四焊盘电极LN1之间，可以设置基底绝缘层210。然而，本发明的实施例不限于此，并且在另一实施例中，用于驱动单元的焊盘DIC-P可以具有双层结构或三层结构。
在实施例中，用于电路板的焊盘PD可以包括三层结构。例如，用于电路板的焊盘PD可以包括包含与第一连接电极CNE1的材料相同的材料的第二焊盘电极P2-1、包含与第二连接电极CNE2的材料相同的材料的第三焊盘电极P3-1以及包含与第二信号线SL-2的材料相同的材料的第四焊盘电极LN2。在第三焊盘电极P3-1与第四焊盘电极LN2之间，可以设置基底绝缘层210和感测绝缘层230。然而，本发明的实施例不限于此，并且在另一实施例中，用于电路板的焊盘PD可以具有双层结构，此时，第四焊盘电极LN2可以被省略。
图13C示出了沿着图13A的线II-II'截取的包括显示面板100的显示装置DD的截面图。在下文中，相同的内容将等同地应用于与参考图1至图13A描述的那些部件相同的部件。
在沿着线II-II'截取的显示装置DD的截面图中，设置在外围区100N中的第八绝缘层80可以沿着和第二方向DR2相反的方向与显示区100A间隔开第一长度dd1。上面参考图13B描述的相同内容可以等同地应用于第一长度dd1的描述。
设置在外围区100N中的第八绝缘层80可以沿着第二方向DR2具有第三长度dd3。例如，第三长度dd3可以是大约1201μm至大约1802μm。具体地，第三长度dd3可以是大约1352μm至大约1652μm，并且第三长度dd3可以是例如大约1502μm。然而，第三长度dd3的实施例不限于此。
同时，设置在外围区100N中的第八绝缘层80的第一厚度H80-1可以是大约设置在显示区100A中的第八绝缘层80的第二高度H80-2可以是大约/>
本发明的显示面板包括设置在透射区中的第一间隔件以及在第一间隔件下方的在平面图中与第一间隔件重叠的补偿层，使得可以将设置在透射区中的第一间隔件与设置在一般显示区中的第三间隔件之间的高度差减小到最小。另外，本发明的显示面板在其中不设置第一间隔件的区中不包括补偿层，使得可以将电路层的厚度减小到最小，并且相应地，可以将由电路层的收缩导致的缺陷减少到最少并且可以提高电路层的透光率。因此，包括本发明的显示面板的电子装置可以具有提高的可靠性。
通过减小绝缘层的厚度，本发明的显示面板可以具有提高的透光率。
本发明的电子装置可以提高电子模块的可靠性。
尽管已经参考本发明的优选实施例描述了本发明，但是本领域技术人员将理解，可以对实施例进行形式和细节上的各种改变，而不脱离如在权利要求中阐述的本发明的精神和范围。相应地，本发明的技术范围不旨在限于在说明书的详细描述中阐述的内容，而是旨在由权利要求限定。

Claims (10)

1.一种显示面板，包括：
基底层，包括第一区；
电路层，包括设置在所述基底层上的第一中间绝缘层以及设置在所述基底层上的补偿层；
发光元件层，包括具有第一电极并且设置在所述第一区中的第一发光元件，并且设置在所述电路层上；以及
第一间隔件，设置在所述电路层上，并且在平面图中与所述补偿层重叠，其中：
所述第一区包括在所述平面图中与所述第一电极重叠的元件区以及在所述平面图中与所述第一电极不重叠的透射区，并且
所述第一间隔件和所述补偿层各自设置在所述透射区中。
2.根据权利要求1所述的显示面板，其中：
所述补偿层包括与所述第一中间绝缘层的材料相同的材料，并且设置在所述第一中间绝缘层与所述第一间隔件之间，并且
所述补偿层的厚度与所述第一中间绝缘层的厚度相同。
3.根据权利要求1所述的显示面板，其中：
所述电路层进一步包括设置在所述基底层与所述第一中间绝缘层之间的第二中间绝缘层，
所述补偿层包括与所述第二中间绝缘层的材料相同的材料，并且与所述第二中间绝缘层间隔开并且与所述第二中间绝缘层设置在同一层，并且
所述补偿层的厚度与所述第二中间绝缘层的厚度相同。
4.根据权利要求1所述的显示面板，其中：
所述电路层进一步包括设置在所述基底层与所述第一中间绝缘层之间的第三中间绝缘层，
所述补偿层包括与所述第三中间绝缘层的材料相同的材料，并且设置在所述第一中间绝缘层与所述第三中间绝缘层之间，并且
所述补偿层的厚度与所述第三中间绝缘层的厚度相同。
5.根据权利要求1所述的显示面板，其中，所述第一间隔件与所述电路层接触。
6.根据权利要求1所述的显示面板，其中，在所述平面图中，所述补偿层与所述透射区的至少一部分不重叠。
7.根据权利要求1至6中任一项所述的显示面板，其中：
所述发光元件层进一步包括暴露所述第一电极的至少一部分的像素限定图案，
在所述平面图中，所述像素限定图案与所述元件区重叠，
所述显示面板进一步包括设置在所述像素限定图案上的第二间隔件，并且
所述第二间隔件的厚度小于所述第一间隔件的厚度。
8.根据权利要求1至6中任一项所述的显示面板，其中：
所述基底层进一步包括与所述第一区相邻的第二区以及与所述第二区相邻的第三区，
所述发光元件层进一步包括包含第二发光层并且设置在所述第二区中的第二发光元件以及包含第三发光层并且设置在所述第三区中的第三发光元件，
所述电路层进一步包括电连接到所述第一发光元件的第一像素电路、电连接到所述第二发光元件的第二像素电路以及电连接到所述第三发光元件并且设置在所述第三区中的第三像素电路，并且
其中，所述第一像素电路和所述第二像素电路设置在所述第二区中。
9.根据权利要求8所述的显示面板，其中，所述发光元件层进一步包括围绕所述第三发光层的像素限定膜，其中：
第三间隔件设置在所述像素限定膜上，并且
所述第三间隔件距所述基底层的最大高度大于所述第一间隔件距所述基底层的最大高度。
10.根据权利要求8所述的显示面板，其中，所述第一中间绝缘层的厚度在所述第二区和所述第三区中是恒定的。
CN202310047407.9A 2022-02-14 2023-01-31 显示面板 Pending CN116632008A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0019110 2022-02-14
KR1020220019110A KR20230123061A (ko) 2022-02-14 2022-02-14 표시패널 및 전자장치

Publications (1)

Publication Number Publication Date
CN116632008A true CN116632008A (zh) 2023-08-22

Family

ID=87558435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310047407.9A Pending CN116632008A (zh) 2022-02-14 2023-01-31 显示面板

Country Status (3)

Country Link
US (1) US20230263011A1 (zh)
KR (1) KR20230123061A (zh)
CN (1) CN116632008A (zh)

Also Published As

Publication number Publication date
US20230263011A1 (en) 2023-08-17
KR20230123061A (ko) 2023-08-23

Similar Documents

Publication Publication Date Title
US11599229B2 (en) Display device and method of manufacturing display device
CN217655883U (zh) 显示装置
CN217641343U (zh) 电子装置
CN217955863U (zh) 显示装置
KR20230036579A (ko) 표시 장치
CN218941673U (zh) 显示装置和电子装置
CN116632008A (zh) 显示面板
US20220406877A1 (en) Display device, electronic device, and method of manufacturing the display device
CN220493493U (zh) 显示面板和包括显示面板的电子装置
US20230329072A1 (en) Display device and electronic device including the same
CN115394805A (zh) 显示面板以及包括其的电子装置
KR20230008957A (ko) 전자 장치
US20240114734A1 (en) Display device, electronic device including the same
US20240188346A1 (en) Display device and method of manufacturing same
KR20230115370A (ko) 표시패널, 및 이를 포함하는 전자장치
KR20240090039A (ko) 표시 패널 및 표시 패널의 제조 방법
KR20240100512A (ko) 표시 패널 및 이를 포함하는 전자 장치
KR20240055225A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication