CN218941673U - 显示装置和电子装置 - Google Patents

Abstract

提供了显示装置和电子装置。显示装置包括显示面板，显示面板包括基础层、布置在基础层上的多个绝缘层以及布置在基础层上的第一像素和第二像素，基础层包括第一区和布置为与第一区相邻的第二区，其中，第一像素包括布置在第一区中的第一发光元件、电连接到第一发光元件的第一像素电路以及布置在至少一个绝缘层上并且包含导电聚合物的布线层，并且布线层包括电连接第一像素电路和第一发光元件的导电部分和布置为与导电部分相邻的绝缘部分。

Description

显示装置和电子装置

相关申请的交叉引用

本申请要求于2021年9月13日提交的第10-2021-0121873号韩国专利申请的优先权，该韩国专利申请的整个内容通过引用特此并入。

技术领域

本公开涉及显示装置和制造显示装置的方法，并且更具体地，涉及具有在一些区中的改善透射率以及改善可靠性的显示装置。

背景技术

电子装置可包括各种电子部件，诸如显示图像的显示面板和执行各种功能的电子模块。显示面板包括生成光的发光元件。

电子模块可包括相机、红外传感器、接近传感器和类似物。电子模块可布置在显示面板下方。显示面板的一些区的透射率可高于显示面板的一些其它区的透射率。电子模块可通过具有高透射率的区来接收或输出光学信号。

实用新型内容

本公开提供了具有带有改善性能的诸如传感器和相机的模块的显示装置和包括显示装置的电子装置。

本公开也提供了制造能够防止诸如传感器和相机的模块的性能降低的显示装置的方法。

本申请概念的实施方式提供了包括显示面板的显示装置，显示面板包括基础层、布置在基础层上的多个绝缘层以及布置在基础层上的第一像素和第二像素，基础层包括显示区和布置为与显示区相邻的外围区，显示区包括第一区和布置为与第一区相邻的第二区，其中，第一像素包括布置在第一区中的第一发光元件、电连接到第一发光元件的第一像素电路和布置在多个绝缘层之中的至少一个绝缘层上并且包含导电聚合物的布线层，第二像素包括布置在第二区中的第二发光元件和电连接到第二发光元件并且布置在第二区中的第二像素电路，并且布线层包括电连接第一像素电路和第一发光元件的导电部分以及布置为与导电部分相邻的绝缘部分。

在实施方式中，导电聚合物可包括聚乙烯二氧噻吩(PEDOT)、聚噻吩、聚苯胺、聚吡咯和聚乙炔中的至少一种。

在实施方式中，导电部分可包含导电聚合物，并且绝缘部分可包含为氧化后导电聚合物的绝缘材料。

在实施方式中，导电部分的透射率与绝缘部分的透射率之间的差可小于约5％。

在实施方式中，导电部分和绝缘部分可使用相同的工艺布置在相同的层中，并且导电部分的上表面和绝缘部分的上表面可限定平坦表面。

在实施方式中，在布线层中，导电部分和绝缘部分可为一体形成的单层。

在实施方式中，多个绝缘层可包括布置在布线层下方的下绝缘层和布置在布线层上方并且覆盖布线层的上绝缘层。

在实施方式中，第一像素电路可包括布置在第二区中的晶体管和电连接到晶体管的连接电极，其中连接电极的一部分可布置在上绝缘层上并且通过穿过上绝缘层的接触孔连接到导电部分。

在实施方式中，晶体管可包括布置在下绝缘层下方并且包括漏区、有源区和源区的半导体图案，并且导电部分可电连接到半导体图案。

在实施方式中，第一发光元件可包括布置在上绝缘层上的第一电极、布置在第一电极上的发光层和布置在发光层上的第二电极，并且导电部分可电连接到第一电极。

在实施方式中，显示区还可包括布置为与第二区相邻的第三区，显示面板还可包括布置在第三区中的第三像素，第三像素可包括布置在第三区中的第三发光元件以及电连接到第三发光元件并且布置在第三区中的第三像素电路，并且在单位面积中布置的第二发光元件的数量可小于在单位面积中布置的第三发光元件的数量。

在实施方式中，布线层可与第一区重叠。

在本申请概念的实施方式中，电子装置包括显示装置和电子模块，显示装置包括显示区和布置为与显示区相邻的外围区，显示区包括光学信号通过的第一区和布置为与第一区相邻的第二区，电子模块布置在显示装置下方，与第一区重叠并且接收光学信号，其中，显示装置包括基础层、布置在基础层上方的多个绝缘层和布置在基础层上的第一像素，第一像素包括布置在第一区中的第一发光元件、电连接到第一发光元件的第一像素电路以及布置在多个绝缘层之中的至少一个绝缘层上并且包含导电聚合物的布线层，并且布线层包括电连接第一像素电路和第一发光元件的导电部分以及布置为与导电部分相邻的绝缘部分。

在实施方式中，导电部分可包括导电聚合物，并且绝缘部分可包括为氧化后导电聚合物的绝缘材料。

在实施方式中，导电部分和绝缘部分可使用相同的工艺布置在相同的层中，并且导电部分的上表面和绝缘部分的上表面可限定平坦表面。

在实施方式中，电子模块可包括相机模块。

在本申请概念的实施方式中，用于制造显示装置的方法包括：在第二区中形成第一晶体管；在第一晶体管上形成下绝缘层；在下绝缘层上形成布线层，布线层的至少一部分电连接到第一晶体管；以及形成电连接到布线层的第一发光元件，其中形成布线层包括在下绝缘层上涂覆导电聚合物以形成预布线层、在预布线层的一部分上形成掩模图案以及将绝缘赋予材料施涂到由掩模图案暴露的预布线层上，并且布线层包括包含导电聚合物的导电部分和包含为氧化后导电聚合物的绝缘材料的绝缘部分。

在实施方式中，形成布线层还可包括在将绝缘赋予材料施涂到由掩模图案暴露的预布线层上之后去除掩模图案。

在实施方式中，在形成布线层中，导电部分可形成在形成有掩模图案的部分下方，并且绝缘部分可形成在由掩模图案暴露的部分中。

在实施方式中，绝缘赋予材料可为使导电聚合物氧化的氧化剂。

提供了显示装置，显示装置包括显示面板，显示面板包括：基础层，基础层包括显示区，显示区包括第一区；多个绝缘层，多个绝缘层布置在基础层上；以及第一像素，第一像素布置在基础层上，其中，第一像素包括布置在第一区中的第一发光元件、电连接到第一发光元件的第一像素电路以及布置在多个绝缘层之中的至少一个绝缘层上并且包含导电聚合物的布线层；并且布线层包括电连接第一像素电路和第一发光元件的导电部分和布置为与导电部分相邻的绝缘部分。

提供了电子装置，电子装置包括：显示装置，显示装置包括显示区，显示区包括光学信号通过的第一区；以及电子模块，电子模块布置在显示装置下方，与第一区重叠，并且接收光学信号，其中，显示装置包括基础层、布置在基础层上方的多个绝缘层和布置在基础层上的第一像素；第一像素包括布置在第一区中的第一发光元件、电连接到第一发光元件的第一像素电路以及布置在多个绝缘层之中的至少一个绝缘层上并且包括导电聚合物的布线层；并且布线层包括电连接第一像素电路和第一发光元件的导电部分以及布置为与导电部分相邻的绝缘部分。

附图说明

附图被包括以提供对本申请概念的进一步理解的是，并且附图被并入且构成本说明书的一部分。附图示出了本申请概念的实施方式，并且与描述一起用于解释本申请概念的原理。在附图中：

图1是根据本申请概念的实施方式的电子装置的透视图；

图2是示出根据本申请概念的实施方式的电子装置的一些部件的分解透视图；

图3是根据本申请概念的实施方式的显示装置的剖视图；

图4是根据本申请概念的实施方式的像素的等效电路图；

图5是根据本申请概念的实施方式的显示面板的平面视图；

图6是根据本申请概念的实施方式的显示面板的一部分的放大平面视图；

图7A和图7B中的每个是根据本申请概念的实施方式的显示装置的剖视图；

图8A和图8B中的每个是示出根据本申请概念的实施方式的显示装置的一部分的平面视图；

图8C是根据本申请概念的实施方式的显示装置的一部分的剖视图；

图9是示出根据本申请概念的实施方式的包括在布线层中的导电部分和绝缘部分的对于每个波长的透射率的曲线图；以及

图10A、图10B、图10C、图10D和图10E是示出根据本申请概念的实施方式的制造显示装置的一些步骤的剖视图。

具体实施方式

在本说明书中，应理解的是，当元件(或区、层、部分等)被称为在另一元件“上”、“连接到”或“联接到”另一元件时，其能够直接在另一元件上、连接到或联接到另一元件，或者可存在居间元件。

类似的附图标记始终是指类似的元件。此外，在附图中，为了技术内容的有效描述，元件的厚度、比例和尺寸被夸大。如本文中所使用的，术语“和/或”包括相关联配置能够限定的任何和所有组合。

将理解的是，尽管在本文中可使用术语第一、第二等来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本申请概念的范围的情况下，第一元件能够被称作第二元件。相似地，第二元件也可被称为第一元件。除非另有说明，否则单数形式的术语包括复数形式。

另外，诸如“下面(below)”、“下(lower)”、“上方(above)”、“上(upper)”和类似词的术语在本文中为了描述的便利而使用，以描述如图中所示的一个元件与另一元件的关系。以上术语为相对概念，并且基于附图中指示的方向来描述。

将理解的是，当术语“包括(include)”和/或“具有(have)”在本说明书中使用时，说明所陈述的特征、整数、步骤、操作、元件、部件和/或其集群的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其集群的存在或添加。

在本说明书中，表述“直接布置”可意味着不存在于层、膜、区、板或类似物的一部分与另一部分之间添加的层、膜、区、板或类似物。例如，“直接布置”可意味着两层或两个构件在没有介于其间的附加构件(诸如粘合构件)的情况下布置。

除非另有限定，否则本文中所使用的所有术语(包括技术术语和科技术语)具有与本申请概念所属的领域的普通技术人员通常理解的含义相同的含义。还将理解的是，除非在本文中明确地如此限定，否则术语(诸如常用词典中限定的那些)应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于正式的意义来解释。

在下文中，将参照附图对本申请概念的实施方式进行描述。

图1是根据本申请概念的实施方式的电子装置的透视图。

参照图1，电子装置1000可响应于电信号而激活。例如，电子装置1000可为移动电话、平板计算机、监视器、电视、车辆导航系统、游戏机或可穿戴装置，但本申请概念的实施方式不限于此。图1示出了电子装置1000为移动电话。

电子装置1000可通过显示区1000A显示图像。显示区1000A可包括由第一方向DR1和第二方向DR2限定的平坦表面。显示区1000A还可包括分别从平坦表面的至少两侧弯折的弯曲表面。然而，显示区1000A的形状不限于此。例如，显示区1000A可仅包括平坦表面，并且显示区1000A还可包括分别从平坦表面的四侧弯折的至少两个或更多个(例如，四个)弯曲表面。

在电子装置1000的显示区1000A中可限定有感测区1000SA。尽管图1中示例性地示出了一个感测区1000SA，但感测区1000SA的数量不限于此。感测区1000SA可为显示区1000A的一部分。因此，电子装置1000可通过感测区1000SA显示图像。感测区1000SA可具有比显示区1000A的其它区更高的光学信号透射率。

在与电子装置1000的感测区1000SA重叠的区中可布置有电子模块。电子模块可接收通过感测区1000SA传送的外部输入、或通过感测区1000SA提供输出。例如，电子模块可为相机模块、配置为测量距离的传感器(诸如接近传感器)、配置为识别用户身体的一部分(例如，指纹、虹膜或面部)的传感器、或者配置为输出光的小灯，但本申请概念的实施方式不特别限于此。

电子装置1000的厚度方向可平行于与第一方向DR1和第二方向DR2交叉的第三方向DR3。因此，可基于第三方向DR3来限定构成电子装置1000的构件的前表面(或上表面)和后表面(或下表面)。

图2是示出根据本申请概念的实施方式的电子装置的一些部件的分解透视图。

参照图2，电子装置1000可包括显示装置DD和电子模块CM。显示装置DD可配置为生成图像并且感测外部施加的输入信号。电子模块CM可布置在显示装置DD下方，并且可为例如相机模块或红外传感器模块。当显示装置DD限定为构成电子装置1000的第一电子模块时，电子模块CM可限定为第二电子模块。

显示装置DD可具有限定于其中的显示区100A和外围区100N。显示区100A可对应于图1中所示的显示区1000A。显示装置DD的部分区可限定为感测区100SA，并且感测区100SA可具有比显示区100A的其它区(在下文中被称为主显示区)更高的透射率。感测区100SA可为显示区100A的一部分。也就是说，感测区100SA可显示图像并且传送提供到电子模块CM的外部输入和/或来自电子模块CM的输出。例如，当电子模块CM为相机模块时，感测区100SA可将外部自然光提供到电子模块CM。

在显示区100A中布置有像素PX。在显示区100A中布置有发光元件，并且在外围区100N中没有布置发光元件。像素PX分别布置在感测区100SA和主显示区中。然而，布置在感测区100SA中的像素PX的配置可不同于布置在主显示区中的像素PX的配置。稍后将给出其详细描述。

图3是根据本申请概念的实施方式的显示装置的剖视图。

参照图3，显示装置DD可包括显示面板100、传感器层200、抗反射层300和窗400。抗反射层300和窗400可通过粘合层AD彼此联接。

显示面板100可配置为基本上生成图像。显示面板100可为发光显示面板，并且例如，显示面板100可为有机发光显示面板、无机发光显示面板、量子点显示面板、微型LED显示面板或纳米LED显示面板。显示面板100也可被称为显示层。

显示面板100可包括基础层110、电路层120、发光元件层130和封装层140。

基础层110可为提供基础表面的衬底，在该基础表面上布置有电路层120。基础层110可为刚性衬底、或者能够弯折、折叠、卷曲或类似方式的柔性衬底。基础层110可为玻璃衬底、金属衬底或聚合物衬底。然而，本申请概念的实施方式不限于此，并且基础层110可为无机层、有机层或复合材料层。

基础层110可具有多层结构。例如，基础层110可包括第一合成树脂层、多层或单层的无机层以及布置在多层或单层的无机层上的第二合成树脂层。基础层110可包括第一合成树脂层、布置在第一合成树脂层上的氧化硅(SiO_x)层、布置在氧化硅层上的非晶硅(a-Si)层和布置在非晶硅层上的第二合成树脂层。氧化硅层和非晶硅层可被称为基础阻挡层。第一合成树脂层和第二合成树脂层中的每个可包含聚酰亚胺类树脂。此外，第一合成树脂层和第二合成树脂层中的每个可包含丙烯酸类树脂、甲基丙烯酸类树脂、聚异戊二烯类树脂、乙烯类树脂、环氧类树脂、氨基甲酸酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰胺类树脂和萘类树脂中的至少一种。同时，在本说明书中，“～～”类树脂意味着该树脂包括“～～”的官能团。

电路层120可布置在基础层110上。电路层120可包括绝缘层、半导体图案、导电图案、信号线和类似物。绝缘层、半导体层和导电层可通过涂覆、沉积等形成在基础层110上方，并且然后，绝缘层、半导体层和导电层可通过多次光刻工艺而被图案化。此后，可形成包括在电路层120中的半导体图案、导电图案和信号线。

发光元件层130可布置在电路层120上。发光元件层130可包括发光元件。例如，发光元件可包含有机发光材料、无机发光材料、有机-无机发光材料、量子点、量子棒、微型LED或纳米LED。

封装层140可布置在发光元件层130上。封装层140可保护发光元件层130免受诸如湿气、氧和灰尘颗粒的异物的影响。封装层140可包括至少一个无机层。封装层140可包括无机层/有机层/无机层的堆叠结构。

传感器层200可布置在显示面板100上。传感器层200可感测从外部施加的外部输入。外部输入可为用户的输入。用户的输入可包括各种类型的外部输入，诸如用户身体的一部分、光、热、笔或压力。

传感器层200可通过连续工艺形成在显示面板100上。在这种情况下，传感器层200可直接布置在显示面板100上。这里，传感器层200“直接布置”在显示面板100上的表述可意味着在传感器层200与显示面板100之间没有布置第三部件。也就是说，在传感器层200与显示面板100之间可没有布置单独的粘合剂。替代性地，传感器层200可通过粘合剂联接到显示面板100。粘合剂可包括传统粘合剂或胶剂。

抗反射层300可直接布置在传感器层200上。抗反射层300可减小从显示装置DD的外部入射到显示装置DD上的外部光的反射率。抗反射层300可通过连续工艺形成在传感器层200上。抗反射层300可包括滤色器。滤色器可具有预定排列方式。例如，可考虑包括在显示面板100中的像素的发光颜色来排列滤色器。此外，抗反射层300还可包括布置为与滤色器相邻的黑色矩阵。稍后将给出抗反射层300的详细描述。

替代性地，根据本申请概念的实施方式的抗反射层300可包括延迟器和偏振器。延迟器可为膜类型或液晶涂层类型，并且可包括λ/2延迟器和/或λ/4延迟器。偏振器也可为膜类型或液晶涂层类型。膜类型可包括拉伸合成树脂膜，并且液晶涂层类型可包括排列为预定排列方式的液晶。延迟器和偏振器可提供为一个偏振膜。抗反射层300还可包括布置在偏振膜上方或下面的保护膜。

在本申请概念的实施方式中，可省略传感器层200。在这种情况下，抗反射层300可直接布置在显示面板100上。在本申请概念的实施方式中，传感器层200和抗反射层300的位置可彼此互换。

在本申请概念的实施方式中，传感器层200和抗反射层300的位置可彼此不同。例如，抗反射层300可布置在显示面板100与传感器层200之间。

尽管未示出，但在本申请概念的实施方式中，显示装置DD还可包括布置在抗反射层300上的光学层。例如，光学层可通过连续工艺形成在抗反射层300上。光学层可控制从显示面板100入射的光的方向，以改善显示装置DD的前亮度。例如，光学层可包括：有机绝缘层，在有机绝缘层中开口限定为分别对应于包括在显示面板100中的像素的发光区；以及高折射层，高折射层覆盖有机绝缘层并且填充开口。高折射层可具有比有机绝缘层更高的折射率。

窗400可提供在电子装置1000的前表面。窗400可包括玻璃膜或合成树脂膜作为基础膜。窗400还可包括抗反射层或抗指纹层。窗400可包括玻璃膜或合成树脂膜。窗400还可包括与显示面板100的外围区DP-NA(参照图5)重叠的边框图案。

图4是根据本申请概念的实施方式的像素的等效电路图。

参照图4，示出了多个像素PX之中的一个像素PX的等效电路图。图4中所示的像素PX可为第一像素PX1(参照图5)、第二像素PX2(参照图5)或第三像素PX3(参照图5)。像素PX可包括发光元件LD和像素电路PC。发光元件LD可为包括在图3的发光元件层130中的部件，并且像素电路PC可为包括在图3的电路层120中的部件。

像素电路PC可包括多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst。多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst可电连接到信号线SL1、SL2、SL3、SLn、EL和DL、第一初始化电压线VL1、第二初始化电压线VL2(或阳极初始化电压线)以及驱动电压线PL。在本申请概念的实施方式中，上述线中的至少一个(例如，驱动电压线PL)可由相邻的像素PX共享。

多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7可包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发光控制薄膜晶体管T6和第二初始化薄膜晶体管T7。

发光元件LD可包括下电极(例如，阳极或像素电极或第一电极)和上电极(例如，阴极或公共电极)，发光元件LD的下电极可经由发光控制薄膜晶体管T6连接到驱动薄膜晶体管T1，以便接收驱动电流I_LD，并且上电极可接收低电源电压ELVSS。发光元件LD可生成具有与驱动电流I_LD对应的亮度的光。

多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的一些可提供为n沟道MOSFET(NMOS)，并且多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的其它可提供为p沟道MOSFET(PMOS)。例如，在多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7之中，补偿薄膜晶体管T3和第一初始化薄膜晶体管T4可提供为n沟道MOSFET(NMOS)，并且其余可提供为p沟道MOSFET(PMOS)。

在本申请概念的另一实施方式中，在多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7之中，补偿薄膜晶体管T3、第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7可提供为NMOS，并且其余可提供为PMOS。替代性地，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的仅一个可提供为NMOS，并且其余可提供为PMOS。替代性地，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的所有可提供为NMOS或PMOS。

信号线SL1、SL2、SL3、SLn、EL和DL可包括配置为传送第一扫描信号Sn的第一扫描线SL1、配置为传送第二扫描信号Sn'的第二扫描线SL2、配置为将第三扫描信号Si传送到第一初始化薄膜晶体管T4的第三扫描线SL3、配置为将发光控制信号En传送到操作控制薄膜晶体管T5和发光控制薄膜晶体管T6的发光控制线EL、配置为将下一扫描信号Sn+1传送到第二初始化薄膜晶体管T7的下一扫描线SLn以及与第一扫描线SL1交叉并且传送数据信号Dm的数据线DL。第一扫描信号Sn可为当前扫描信号，并且下一扫描信号Sn+1可为紧跟第一扫描信号Sn之后的扫描信号。

驱动电压线PL可将驱动电压ELVDD传送到驱动薄膜晶体管T1，第一初始化电压线VL1可传送使驱动薄膜晶体管T1初始化的初始化电压Vint，并且第二初始化电压线VL2可传送使像素电极初始化的阳极初始化电压Aint。

驱动薄膜晶体管T1的驱动栅电极可连接到存储电容器Cst的第一电极CE1，驱动薄膜晶体管T1的驱动源区可经由操作控制薄膜晶体管T5连接到驱动电压线PL，并且驱动薄膜晶体管T1的驱动漏区可经由发光控制薄膜晶体管T6电连接到发光元件LD的第一电极。驱动薄膜晶体管T1可响应于开关薄膜晶体管T2的开关操作来接收数据信号Dm，并且将驱动电流I_LD提供到发光元件LD。

开关薄膜晶体管T2的开关栅电极可连接到配置为传送第一扫描信号Sn的第一扫描线SL1，开关薄膜晶体管T2的开关源区可连接到数据线DL，并且开关薄膜晶体管T2的开关漏区可连接到驱动薄膜晶体管T1的驱动源区并且也可经由操作控制薄膜晶体管T5连接到驱动电压线PL。开关薄膜晶体管T2可响应于通过第一扫描线SL1传送的第一扫描信号Sn而导通，以便执行将通过数据线DL传送的数据信号Dm传送到驱动薄膜晶体管T1的驱动源区的开关操作。

补偿薄膜晶体管T3的补偿栅电极连接到第二扫描线SL2。补偿薄膜晶体管T3的补偿漏区可连接到驱动薄膜晶体管T1的驱动漏区，并且也可经由发光控制薄膜晶体管T6连接到发光元件LD的像素电极。补偿薄膜晶体管T3的补偿源区可连接到存储电容器Cst的第一电极CE1和驱动薄膜晶体管T1的驱动栅电极。此外，补偿源区可连接到第一初始化薄膜晶体管T4的第一初始化漏区。

补偿薄膜晶体管T3可响应于通过第二扫描线SL2接收的第二扫描信号Sn'而导通，以便将驱动薄膜晶体管T1的驱动栅电极和驱动漏区电连接，从而二极管连接驱动薄膜晶体管T1。

第一初始化薄膜晶体管T4的第一初始化栅电极可连接到第三扫描线SL3。第一初始化薄膜晶体管T4的第一初始化源区可连接到第一初始化电压线VL1。第一初始化薄膜晶体管T4的第一初始化漏区可连接到存储电容器Cst的第一电极CE1、补偿薄膜晶体管T3的补偿源区和驱动薄膜晶体管T1的驱动栅电极。第一初始化薄膜晶体管T4可响应于通过第三扫描线SL3接收的第三扫描信号Si而导通，以便将初始化电压Vint提供到驱动薄膜晶体管T1的驱动栅电极，因此能够执行用于使驱动薄膜晶体管T1的驱动栅电极的电压初始化的初始化操作。

操作控制薄膜晶体管T5的操作控制栅电极可连接到发光控制线EL，操作控制薄膜晶体管T5的操作控制源区可连接到驱动电压线PL，并且操作控制薄膜晶体管T5的操作控制漏区可连接到驱动薄膜晶体管T1的驱动源区和开关薄膜晶体管T2的开关漏区。

发光控制薄膜晶体管T6的发光控制栅电极可连接到发光控制线EL，发光控制薄膜晶体管T6的发光控制源区可连接到驱动薄膜晶体管T1的驱动漏区和补偿薄膜晶体管T3的补偿漏区，并且发光控制薄膜晶体管T6的发光控制漏区可电连接到第二初始化薄膜晶体管T7的第二初始化漏区和发光元件LD的像素电极。

操作控制薄膜晶体管T5和发光控制薄膜晶体管T6响应于通过发光控制线EL接收的发光控制信号En而同步地导通，以便将驱动电压ELVDD提供到发光元件LD，从而允许驱动电流I_LD流过发光元件LD。

第二初始化薄膜晶体管T7的第二初始化栅电极可连接到下一扫描线SLn，第二初始化薄膜晶体管T7的第二初始化漏区可连接到发光控制薄膜晶体管T6的发光控制漏区和发光元件LD的像素电极，并且第二初始化薄膜晶体管T7的第二初始化源区可连接到第二初始化电压线VL2，以便接收阳极初始化电压Aint。第二初始化薄膜晶体管T7响应于通过下一扫描线SLn接收的下一扫描信号Sn+1而导通，以便使发光元件LD的像素电极初始化。

在本申请概念的另一实施方式中，第二初始化薄膜晶体管T7可连接到发光控制线EL，并且响应于发光控制信号En被驱动。同时，源区和漏区的位置可根据晶体管的类型(P型或N型)彼此互换。

存储电容器Cst可包括第一电极CE1和第二电极CE2。存储电容器Cst的第一电极CE1连接到驱动薄膜晶体管T1的驱动栅电极，并且存储电容器Cst的第二电极CE2连接到驱动电压线PL。存储电容器Cst可存储与驱动薄膜晶体管T1的驱动栅电极电压和驱动电压ELVDD之间的差对应的电荷。

升压电容器Cbs可包括第一电极CE1'和第二电极CE2'。升压电容器Cbs的第一电极CE1'可连接到存储电容器Cst的第一电极CE1，并且升压电容器Cbs的第二电极CE2'可接收第一扫描信号Sn。当第一扫描信号Sn的供给停止时，升压电容器Cbs可通过增加栅极端子的电压来补偿驱动薄膜晶体管T1的栅极端子的电压降。

根据本申请概念的实施方式的每个像素PX的详细操作如下。

在初始化周期期间，当通过第三扫描线SL3提供第三扫描信号Si时，第一初始化薄膜晶体管T4响应于第三扫描信号Si而导通，并且驱动薄膜晶体管T1通过从第一初始化电压线VL1供给的初始化电压Vint而被初始化。

在数据编程周期期间，当通过第一扫描线SL1和第二扫描线SL2提供第一扫描信号Sn和第二扫描信号Sn'时，开关薄膜晶体管T2和补偿薄膜晶体管T3响应于第一扫描信号Sn和第二扫描信号Sn'而导通。在这种情况下，驱动薄膜晶体管T1通过导通的补偿薄膜晶体管T3而二极管连接，并且在正向方向上偏置。

然后，在从数据线DL提供的数据信号Dm中，减小驱动薄膜晶体管T1的阈值电压Vth的补偿电压Dm+Vth(Vth为负值)施加到驱动薄膜晶体管T1的驱动栅电极。

驱动电压ELVDD和补偿电压Dm+Vth施加到存储电容器Cst的两端，并且与存储电容器Cst的两端之间的电压差对应的电荷存储在存储电容器Cst中。

在发光周期期间，操作控制薄膜晶体管T5和发光控制薄膜晶体管T6通过从发光控制线EL提供的发光控制信号En而导通。驱动电流I_LD根据驱动薄膜晶体管T1的驱动栅电极的电压与驱动电压ELVDD之间的电压差而生成，并且驱动电流I_LD通过发光控制薄膜晶体管T6供给到发光元件LD。

在本实施方式中，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的至少一个包括包含氧化物的半导体层，并且其余包括包含硅的半导体层。

具体地，直接影响显示装置的亮度的驱动薄膜晶体管T1配置为包括由具有高可靠性的多晶硅制成的半导体层，从而能够实现高分辨率的显示装置。

同时，由于氧化物半导体具有高载流子迁移率和低泄漏电流，因此尽管驱动时间长，但电压降不大。也就是说，由于即使在低频驱动期间，由于电压降而导致的图像的颜色变化也不大，因此低频驱动为可能的。

如上所述，由于氧化物半导体具有小泄漏电流的优点，因此连接到驱动薄膜晶体管T1的驱动栅电极的补偿薄膜晶体管T3、第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7中的至少一个可为氧化物半导体，以便防止泄漏电流流向驱动栅电极并且也减少功耗。

图5是根据本申请概念的实施方式的显示面板的平面视图。图6是根据本申请概念的实施方式的显示面板的一部分的放大平面视图。图6是示出图5的区AA'的放大平面视图。

参照图5和图6，显示面板100可包括显示区DP-A和外围区DP-NA。外围区DP-NA可布置为与显示区DP-A相邻并且围绕显示区DP-A的至少一部分。

显示区DP-A可包括第一区DP-A1、第二区DP-A2和第三区DP-A3。第一区DP-A1可被称为部件区，第二区DP-A2可被称为中间区或过渡区，并且第三区DP-A3可被称为主显示区或常规显示区。第一区DP-A1和第二区DP-A2可被称为辅助显示区。

显示面板100可包括多个像素PX。多个像素PX可包括配置为在第一区DP-A1中发射光的第一像素PX1、配置为在第二区DP-A2中发射光的第二像素PX2和配置为在第三区DP-A3中发射光的第三像素PX3。

第一像素PX1、第二像素PX2和第三像素PX3中的每个可提供为多个。在这种情况下，第一像素PX1、第二像素PX2和第三像素PX3中的每个可包括红色像素、绿色像素或蓝色像素，或者可包括白色像素。

第一像素PX1可包括第一发光元件LD1和配置为驱动第一发光元件LD1的第一像素电路PC1，第二像素PX2可包括第二发光元件LD2和配置为驱动第二发光元件LD2的第二像素电路PC2，并且第三像素PX3可包括第三发光元件LD3和配置为驱动第三发光元件LD3的第三像素电路PC3。图6中所示的第一像素PX1、第二像素PX2和第三像素PX3的位置示出为对应于第一发光元件LD1、第二发光元件LD2和第三发光元件LD3的位置。

第一区DP-A1可为与图1中所示的感测区1000SA对应的区。也就是说，在平面视图中，第一区DP-A1可提供在与图2中所示的电子模块CM重叠的区中。例如，外部输入(例如，光)可经由第一区DP-A1提供到电子模块CM，并且来自电子模块CM的输出可通过第一区DP-A1释放到外部。在本实施方式中，第一区DP-A1示出为圆形形状，但第一区DP-A1的形状可具有各种形状，诸如多边形、椭圆形、具有至少一个弯曲侧的图形或非典型形状，并且本申请概念不限于任何一个实施方式。

为了确保透射区的区域，可在第一区DP-A1中比在第三区DP-A3中提供更少数量的像素。第一区DP-A1中的没有布置有第一发光元件LD1的区可限定为透射区TA(参照图7B)。例如，第一区DP-A1中的没有布置有第一发光元件LD1的第一电极以及围绕第一电极的像素限定图案的区可限定为透射区TA(参照图7B)。

在第一区DP-A1中的单位面积中布置的第一像素PX1的数量可小于在第三区DP-A3中的单位面积中布置的第三像素PX3的数量。例如，第一区DP-A1的分辨率可为第三区DP-A3的分辨率的约1/2、3/8、1/3、1/4、2/9、1/8、1/9或1/16。例如，第三区DP-A3的分辨率可为约400ppi或更大，并且第一区DP-A1的分辨率可为约200ppi或约100ppi。然而，这仅为实例，并且本申请概念的实施方式不特别限于此。

第一像素PX1的第一像素电路PC1可没有布置在第一区DP-A1中。例如，第一像素电路PC1可布置在第二区DP-A2或外围区DP-NA中。在这种情况下，第一区DP-A1的透光率可比第一像素电路PC1布置在第一区DP-A1中时的情况增加更多。

第一发光元件LD1和第一像素电路PC1可通过导电部分CDP彼此电连接。导电部分CDP可与第一区DP-A1的透射区重叠。导电部分CDP可包含透明导电聚合物材料。导电部分CDP可包含透光材料。例如，导电部分CDP可包含聚乙烯二氧噻吩(PEDOT)、聚噻吩、聚苯胺、聚吡咯和聚乙炔中的至少一种。导电部分CDP可包含聚乙烯二氧噻吩：聚苯乙烯磺酸盐(PEDOT：PSS)。

导电部分CDP对应于稍后将描述的布线层TWL(参照图7B)的一部分。导电部分CDP可对应于布线层TWL(参照图7B)中的连接布置在第一区DP-A1中的第一发光元件LD1和布置在第二区DP-A2或外围区DP-NA中的第一像素电路PC1的一部分。布线层TWL可为单层。

第二区DP-A2布置为与第一区DP-A1相邻。第二区DP-A2可围绕第一区DP-A1的至少一部分。第二区DP-A2可具有比第一区DP-A1更低的透射率。在本实施方式中，第二区DP-A2可与外围区DP-NA间隔开。然而，本申请概念的实施方式不限于此，并且第二区DP-A2可与外围区DP-NA接触。

第一像素PX1的第一像素电路PC1、第二发光元件LD2和第二像素电路PC2可布置在第二区DP-A2中。因此，第二区DP-A2的透光率可低于第一区DP-A1的透光率。此外，由于第一像素PX1的第一像素电路PC1布置在第二区DP-A2中，因此布置在第二区DP-A2中的第二像素PX2的数量可小于布置在第三区DP-A3中的第三像素PX3的数量。在第二区DP-A2中显示的图像的分辨率可低于在第三区DP-A3中显示的图像的分辨率。

第三区DP-A3布置为与第二区DP-A2相邻。第三区DP-A3可布置为与第一区DP-A1相邻。第三区DP-A3可限定为具有比第一区DP-A1的透射率更低的透射率的区。第三发光元件LD3和第三像素电路PC3可布置在第三区DP-A3中。

为了确保布置在第三区DP-A3中的第三发光元件LD3与布置在第一区DP-A1中并且布置为最靠近第三区DP-A3的第一发光元件LD1n之间的距离，第一发光元件LD1n可具有在特定方向上具有更大宽度的圆形形状。例如，当第一区DP-A1布置为在第二方向DR2上与第三区DP-A3相邻时，第一发光元件LD1n在第一方向DR1上的宽度可大于第一发光元件LD1n在第二方向DR2上的宽度。

第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每个可提供为多个。第一发光元件LD1之中的相邻第一发光元件之间的距离可大于第三发光元件LD3之中的相邻第三发光元件之间的距离。此外，第二发光元件LD2之中的相邻第二发光元件之间的距离可大于第三发光元件LD3之中的相邻第三发光元件之间的距离。

图6中所示的第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可对应于第一发光元件LD1的第一电极AE1(参照图7B)、第二发光元件LD2的第一电极AE2(参照图7B)和第三发光元件LD3的第一电极AE3(参照图7A)的平面形状。如图6中所示，第一电极AE1(参照图7B)的平面面积可大于第一电极AE3(参照图7A)的平面面积。

图7A和图7B中的每个是根据本申请概念的实施方式的显示装置的剖视图。图7A是包括在第三区DP-A3中的一部分的剖视图，并且图7B是包括在第一区DP-A1和第二区DP-A2中的一部分的剖视图。

参照图7A和图7B，显示面板100可包括多个绝缘层、半导体图案、导电图案、信号线和类似物。绝缘层、半导体层和导电层通过涂覆、沉积或类似方式形成。此后，绝缘层、半导体层和导电层可通过光刻工艺而被图案化。通过这种方式，形成了包括在电路层120和发光元件层130中的半导体图案、导电图案、信号线和类似物。此后，可形成覆盖发光元件层130的封装层140。

图7A示出了第三发光元件LD3和第三像素电路PC3的硅晶体管S-TFT和氧化物晶体管O-TFT。图7B示出了第一发光元件LD1和第一像素电路PC1以及第二发光元件LD2和第二像素电路PC2。

在基础层110上可布置有缓冲层120br。缓冲层120br可防止金属原子或杂质从基础层110扩散到第一半导体图案SP1中。此外，缓冲层120br可在用于形成第一半导体图案SP1的结晶工艺期间调整热传递速率，以使得可均匀地形成第一半导体图案SP1。

在硅晶体管S-TFT下方可布置有第一后表面金属层BMLa，并且在氧化物晶体管O-TFT下方可布置有第二后表面金属层BMLb。第一后表面金属层BMLa和第二后表面金属层BMLb可布置为与第一像素电路PC1、第二像素电路PC2和第三像素电路PC3重叠。第一后表面金属层BMLa和第二后表面金属层BMLb可阻止外部光到达第一像素电路PC1、第二像素电路PC2和第三像素电路PC3。此外，第一后表面金属层BMLa和第二后表面金属层BMLb可阻止在后续工艺中用于蚀刻的激光或类似物到达第一像素电路PC1、第二像素电路PC2和第三像素电路PC3。第一后表面金属层BMLa和第二后表面金属层BMLb可不与第一区DP-A1重叠。

第一后表面金属层BMLa可布置在基础层110与缓冲层120br之间。在本申请概念的实施方式中，在第一后表面金属层BMLa与缓冲层120br之间还可布置有无机阻挡层。第一后表面金属层BMLa可连接到提供恒定电压或信号的电极或布线。根据本申请概念的实施方式，第一后表面金属层BMLa可为与其它电极或布线隔离的浮置电极。

第二后表面金属层BMLb可布置为对应于氧化物晶体管O-TFT的下部。第二后表面金属层BMLb可布置在第二绝缘层20与第三绝缘层30之间。第二后表面金属层BMLb可布置在与其上布置有存储电容器Cst的第二电极CE2的层相同的层上。第二后表面金属层BMLb可连接到接触电极BML2-C，以便接收恒定电压或信号。接触电极BML2-C可布置在与其上布置有氧化物晶体管O-TFT的栅极GT2的层相同的层上。

第一后表面金属层BMLa和第二后表面金属层BMLb中的每个可包含反射金属。例如，第一后表面金属层BMLa和第二后表面金属层BMLb中的每个可包含银(Ag)、含银(Ag)合金、钼(Mo)、含钼合金、铝(Al)、含铝合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、p掺杂非晶硅和类似物。第一后表面金属层BMLa和第二后表面金属层BMLb可包含相同的材料或不同的材料。

尽管未单独示出，但根据本申请概念的实施方式，可省略第二后表面金属层BMLb。第一后表面金属层BMLa可延伸到氧化物晶体管O-TFT的下部，以使得第一后表面金属层BMLa可阻止外部光入射到氧化物晶体管O-TFT的下部。

在缓冲层120br上可布置有第一半导体图案SP1。第一半导体图案SP1可包括硅半导体。例如，硅半导体可包括非晶硅、多晶硅或类似物。例如，第一半导体图案SP1可包括低温多晶硅。

图7A和图7B仅示出了布置在缓冲层120br上的第一半导体图案SP1的一部分，并且第一半导体图案SP1还可布置在另一区中。第一半导体图案SP1可横跨像素以特定配置排列。根据杂质掺杂水平，第一半导体图案SP1可具有不同的电特性。第一半导体图案SP1可包括具有高导电率的第一区和具有低导电率的第二区。第一区可高度掺杂有N型掺杂剂或P型掺杂剂。P型晶体管可包括掺杂有P型掺杂剂的掺杂区，并且N型晶体管可包括掺杂有N型掺杂剂的掺杂区。第二区可为非掺杂区或具有比第一区更低的杂质掺杂水平的轻掺杂区。

第一区的导电率可大于第二区的导电率，并且第一区可基本上用作电极或信号线。第二区可基本上对应于晶体管的有源区(或沟道)。换句话说，半导体图案的一部分可为晶体管的有源区，另一部分可为晶体管的源极或漏极，并且又一部分可为连接电极或连接信号线。

硅晶体管S-TFT的源区SE1(或源极)、有源区AC1(或沟道)和漏区DE1(或漏极)可由第一半导体图案SP1形成。源区SE1和漏区DE1可在剖视图中从有源区AC1在彼此相反的方向上延伸。

在缓冲层120br上可布置有第一绝缘层10。第一绝缘层10可公共地与多个像素重叠，并且覆盖第一半导体图案SP1。第一绝缘层10可为无机层和/或有机层，并且具有单层结构或多层结构。第一绝缘层10可包含氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。在本实施方式中，第一绝缘层10可为单层氧化硅层。稍后将描述的电路层120的绝缘层以及第一绝缘层10可为无机层和/或有机层，并且具有单层结构或多层结构。无机层可包含上述材料中的至少一种，但本申请概念的实施方式不限于此。

硅晶体管S-TFT的栅极GT1布置在第一绝缘层10上。栅极GT1可为金属图案的一部分。栅极GT1与有源区AC1重叠。在掺杂第一半导体图案SP1的工艺中，栅极GT1可用作自对准掩模。栅极GT1可包含钛(Ti)、银(Ag)、含银合金、钼(Mo)、含钼合金、铝(Al)、含铝合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、氧化铟锡(ITO)、氧化铟锌(IZO)和类似物。

第二绝缘层20可在第一绝缘层10上布置为覆盖栅极GT1。第二绝缘层20可为无机层和/或有机层，并且具有单层结构或多层结构。第二绝缘层20可包含氧化硅、氮化硅和氮氧化硅中的至少一种。在本实施方式中，第二绝缘层20可具有包括氧化硅层和氮化硅层的多层结构。

在第二绝缘层20上可布置有第三绝缘层30。第三绝缘层30可具有单层结构或多层结构。例如，第三绝缘层30可具有包括氧化硅层和氮化硅层的多层结构。存储电容器Cst(参照图7A)的第二电极CE2(参照图7A)可布置在第二绝缘层20与第三绝缘层30之间。此外，存储电容器Cst(参照图7A)的第一电极CE1(参照图7A)可布置在第一绝缘层10与第二绝缘层20之间。

在第三绝缘层30上可布置有第二半导体图案SP2。第二半导体图案SP2可包括氧化物半导体。第二半导体图案SP2可包含透明导电氧化物(TCO)，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化锌(ZnO)或氧化铟(In₂O₃)。

氧化物半导体可包括包含还原区和非还原区的多个区。透明导电氧化物的还原区具有比透明导电氧化物的非还原区的导电率更大的导电率。还原区基本上用作晶体管的源极/漏极或信号线。非还原区基本上对应于晶体管的半导体区(或有源区或沟道)。换句话说，第二半导体图案SP2的一部分可为晶体管的半导体区，第二半导体图案SP2的另一部分可为晶体管的源区/漏区，并且第二半导体图案SP2的又一部分可为信号传送区。

氧化物晶体管O-TFT的源区SE2、有源区AC2和漏区DE2可由第二半导体图案SP2形成。源区SE2和漏区DE2可在剖视图中从有源区AC2在彼此相反的方向上延伸。

在第三绝缘层30上可布置有第四绝缘层40。第四绝缘层40可公共地与多个像素重叠，并且覆盖第二半导体图案SP2。第四绝缘层40可包含氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。替代性地，与所示的不同，第四绝缘层40可与氧化物晶体管O-TFT的栅极GT2重叠，并且被图案化为暴露氧化物晶体管O-TFT的源区SE2和漏区DE2。

氧化物晶体管O-TFT的栅极GT2布置在第四绝缘层40上。栅极GT2可为金属图案的一部分。栅极GT2与有源区AC2重叠。在掺杂第二半导体图案SP2的工艺中，栅极GT2可用作自对准掩模。

第五绝缘层50可在第四绝缘层40上布置为覆盖栅极GT2。第五绝缘层50可为无机层和/或有机层，并且具有单层结构或多层结构。

在第五绝缘层50上可布置有第一连接电极CNE1。第一连接电极CNE1可通过穿过第一绝缘层10、第二绝缘层20、第三绝缘层30、第四绝缘层40和第五绝缘层50的接触孔连接到硅晶体管S-TFT的漏区DE1。

第六绝缘层60可在第五绝缘层50上布置为覆盖第一连接电极CNE1。第二连接电极CNE2可布置在第六绝缘层60上。第二连接电极CNE2可通过穿过第六绝缘层60的接触孔连接到第一连接电极CNE1。第七绝缘层70可在第六绝缘层60上布置为覆盖第二连接电极CNE2。在第七绝缘层70上可布置有第八绝缘层80。

第六绝缘层60、第七绝缘层70和第八绝缘层80中的每个可为有机层。例如，第六绝缘层60、第七绝缘层70和第八绝缘层80中的每个可包含诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物及其共混物。

包括第一发光元件LD1、第二发光元件LD2和第三发光元件LD3的发光元件层130可布置在电路层120上。第一发光元件LD1可包括第一电极AE1、第一发光层EL1和第二电极CE(或公共电极)，第二发光元件LD2可包括第一电极AE2、第二发光层EL2和第二电极CE，并且第三发光元件LD3可包括第一电极AE3、第三发光层EL3和第二电极CE。第一发光元件LD1和第二发光元件LD2的第二电极CE可与第三发光元件LD3的第二电极CE具有一体形状。也就是说，第二电极CE可对第一发光元件LD1、第二发光元件LD2和第三发光元件LD3公共地提供。

第一电极AE1、AE2和AE3可布置在第八绝缘层80上。第一电极AE1、AE2和AE3可为透反射电极或反射电极。在本申请概念的实施方式中，第一电极AE1、AE2和AE3可具有由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其化合物形成的反射层和形成在反射层上的透明电极层或半透明电极层。透明电极层或半透明电极层可包括选自由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化锌(ZnO)或氧化铟(In₂O₃)以及掺铝氧化锌(AZO)构成的集群中的至少一种材料。例如，第一电极AE1、AE2和AE3可包括ITO/Ag/ITO的三层结构。

在第八绝缘层80上可布置有像素限定层PDL和像素限定图案PDP。像素限定层PDL和像素限定图案PDP可包含相同的材料并且通过相同的工艺形成。像素限定层PDL和像素限定图案PDP中的每个可具有吸收光的特性。例如，像素限定层PDL和像素限定图案PDP中的每个可包含黑色着色剂。黑色着色剂可包括黑色染料和黑色颜料，并且可包括例如炭黑、诸如铬的金属或其氧化物。

像素限定图案PDP可布置在第一区DP-A1中。像素限定图案PDP可覆盖第一电极AE1的一部分。例如，像素限定图案PDP可覆盖第一电极AE1的边缘。像素限定图案PDP在平面视图中可具有环形形状。然而，本申请概念的实施方式不限于此，并且像素限定图案PDP在平面视图中可具有例如菱形形状或矩形形状。

像素限定层PDL可布置在第二区DP-A2和第三区DP-A3中。像素限定层PDL可覆盖第一电极AE2和第一电极AE3中的每个的一部分。例如，在像素限定层PDL中可限定有暴露第一电极AE2的一部分的第一开口PDL-OP1和暴露第一电极AE3的一部分的第二开口PDL-OP2。

像素限定图案PDP可增加第一电极AE1的边缘与第二电极CE之间的距离，并且像素限定层PDL可增加第一电极AE2和AE3中的每个的边缘与第二电极CE之间的距离。因此，像素限定图案PDP和像素限定层PDL可用于防止在第一电极AE1、AE2和AE3中的每个的边缘处出现电弧。

在第一区DP-A1中，与布置有第一电极AE1和像素限定图案PDP的部分重叠的区可限定为元件区EA，并且剩余区可限定为透射区TA。

第一电极AE1可电连接到布置在第二区DP-A2中的第一像素电路PC1。例如，第一电极AE1可通过连接电极CNE1'和CNE1、连接桥CPN和布线层TWL电连接到硅晶体管S-TFT。在这种情况下，布线层TWL可与透射区TA重叠。因此，布线层TWL可包含透光材料。

布线层TWL包括将第一电极AE1和第一像素电路PC1彼此电连接的导电部分CDP以及布置为与导电部分CDP相邻并且具有绝缘特性的绝缘部分ISP。导电部分CDP和绝缘部分ISP中的每个可包含透光材料。导电部分CDP可包含上述透明导电聚合物材料。绝缘部分ISP可包含从包括在导电部分CDP中的导电聚合物材料转化的绝缘材料。在本申请概念的实施方式中，导电部分CDP可包含聚乙烯二氧噻吩：聚苯乙烯磺酸盐(PEDOT：PSS)，并且绝缘部分ISP可包含从聚乙烯二氧噻吩：聚苯乙烯磺酸盐转化的绝缘材料。绝缘部分ISP可包含从导电聚合物材料转化的绝缘材料，并且包括包含氧化剂的氧化后导电聚合物材料。

导电部分CDP和绝缘部分ISP中的每个可包含透光材料，以便具有高透光率。在本申请概念的实施方式中，导电部分CDP和绝缘部分ISP中的每个可具有在可见光波长范围内的约85％或更大的透光率。导电部分CDP和绝缘部分ISP中的每个可具有在约380nm至约780nm的波长范围内的约85％或更大的透光率。在约380nm至约780nm的波长范围内，导电部分CDP的透射率与绝缘部分ISP的透射率之间的差可小于约5％。

包括在布线层TWL中的导电部分CDP和绝缘部分ISP可提供为具有一体形状的单层。导电部分CDP和绝缘部分ISP可为一体形成的单层。也就是说，包括在布线层TWL中的导电部分CDP和绝缘部分ISP可布置在为第五绝缘层50的相同绝缘层上，并且可使用相同的工艺同时形成。导电部分CDP和绝缘部分ISP中的每个可为来源于单层的不同部分。导电部分CDP可为预布线层TWL-P(参照图10A)的不包括绝缘赋予材料的一部分。绝缘部分ISP可为预布线层TWL-P(参照图10A)的包括绝缘赋予材料的一部分。

布线层TWL可布置在第五绝缘层50与第六绝缘层60之间，但本申请概念的实施方式不特别限于此。布线层TWL可布置在例如第四绝缘层40与第五绝缘层50之间。第六绝缘层60可覆盖布线层TWL。连接桥CPN可布置在第六绝缘层60与第七绝缘层70之间。在本说明书中，布置在布线层TWL下方的第一绝缘层10至第五绝缘层50可被称为下绝缘层，并且第六绝缘层60至第八绝缘层80可被称为上绝缘层。

布线层TWL的一部分可通过连接桥CPN和连接电极CNE1连接到第一像素电路PC1。布线层TWL的导电部分CDP可通过连接桥CPN和连接电极CNE1连接到第一像素电路PC1。可省略连接桥CPN和连接电极CNE1中的至少一个。在本申请概念的实施方式中，可省略连接桥CPN，并且导电部分CDP可直接连接到连接电极CNE1。也就是说，导电部分CDP可通过连接电极CNE1电连接到硅晶体管S-TFT。

布线层TWL的一部分可通过连接电极CNE1'连接到第一电极AE1。布线层TWL的导电部分CDP可通过连接电极CNE1'连接到第一电极AE1。在本申请概念的实施方式中，可省略连接电极CNE1'，并且导电部分CDP可直接连接到第一电极AE1。

布线层TWL可与第一区DP-A1重叠，并且与第二区DP-A2部分重叠。布线层TWL可不与第三区DP-A3(参照图7A)重叠。

第一发光层EL1可布置在第一电极AE1上，第二发光层EL2可布置在第一电极AE2上，并且第三发光层EL3可布置在第一电极AE3上。在本实施方式中，第一发光层EL1、第二发光层EL2和第三发光层EL3中的每个可发射蓝色、红色和绿色中的一种的光。

第二电极CE可布置在第一发光层EL1、第二发光层EL2和第三发光层EL3上。第二电极CE可公共地布置在多个像素PX(参照图5)中。第二电极CE可公共地布置在多个第一像素PX1、多个第二像素PX2和多个第三像素PX3中。通过使用开放掩模，可在多个第一像素PX1、多个第二像素PX2和多个第三像素PX3中的每个中公共地形成第二电极CE。

第二电极CE可为透光电极。在本申请概念的实施方式中，第二电极CE可为透明电极或半透明电极，并且可用具有小功函数且包含Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg及其化合物的金属薄膜形成。此外，在金属薄膜上还可布置有包含ITO、IZO、ZnO、In₂O₃或类似物的透明导电氧化物(TCO)膜。

尽管未示出，但在第二电极CE上可形成有包含有机材料的覆盖层。覆盖层可提供为保护第二电极CE并且增加光提取效率。覆盖层可包含具有比第二电极CE更高的折射率的有机材料。替代性地，可通过堆叠具有不同折射率的层来提供覆盖层。例如，可通过堆叠高折射率层/低折射率层/高折射率层来提供覆盖层。在这种情况下，高折射率层的折射率可为约1.7或更大，并且低折射率层的折射率可为约1.3或更小。覆盖层可附加地包含LiF。替代性地，覆盖层可附加地包含无机绝缘材料，诸如氧化硅(SiO₂)或氮化硅(SiN_X)。

尽管未示出，但在第一电极AE1、AE2和AE3与第一发光层EL1、第二发光层EL2和第三发光层EL3之间可布置有空穴控制层。空穴控制层可包括空穴传输层，并且还可包括空穴注入层。在第一发光层EL1、第二发光层EL2和第三发光层EL3与第二电极CE之间可布置有电子控制层。电子控制层可包括电子传输层，并且还可包括电子注入层。通过使用开放掩模，空穴控制层和电子控制层可公共地形成在多个像素PX(参照图5)中。

封装层140可布置在发光元件层130上。封装层140可包括顺序地堆叠的无机层141、有机层142和无机层143，但构成封装层140的层不限于此。

无机层141和143可保护发光元件层130免受湿气和氧的影响，并且有机层142可保护发光元件层130免受诸如灰尘颗粒的异物的影响。无机层141和143可包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层、氧化铝层或类似物。有机层142可包括丙烯酸类有机层，但本申请概念的实施方式不限于此。

传感器层200可布置在显示面板100上。传感器层200可被称为传感器、输入感测层或输入感测面板。传感器层200可包括基础层210、第一导电层220、感测绝缘层230和第二导电层240。

基础层210可直接布置在显示面板100上。基础层210可为包括氮化硅、氮氧化硅和氧化硅中的至少任何一种的无机层。替代性地，基础层210可为包括环氧树脂、丙烯酸树脂或酰亚胺类树脂的有机层。基础层210可具有单层结构或沿第三方向DR3堆叠的多层结构。

第一导电层220和第二导电层240中的每个可具有单层结构或沿第三方向DR3堆叠的多层结构。第一导电层220和第二导电层240可包括具有网状感测电极的导电线。导电线与像素限定图案PDP和像素限定层PDL重叠，并且不与第一开口PDL-OP1、第二开口PDL-OP2和开口PDP-OP重叠。包括第一导电层220和第二导电层240的感测电极至少与图5中所示的第三区DP-A3重叠。

单层结构可包括金属层或透明导电层。金属层可包含钼、银、钛、铜、铝或其合金。透明导电层可包含透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锌锡(IZTO)。除此之外，透明导电层还可包含诸如PEDOT的导电聚合物、金属纳米线、石墨烯和类似物。

多层结构可包括金属层。金属层可具有例如钛/铝/钛的三层结构。多层结构可包括至少一个金属层和至少一个透明导电层。

感测绝缘层230可布置在第一导电层220与第二导电层240之间。感测绝缘层230可包括无机膜。无机膜可包含氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。

替代性地，感测绝缘层230可包括有机膜。有机膜可包含丙烯酸类树脂、甲基丙烯酸类树脂、聚异戊二烯、乙烯类树脂、环氧类树脂、氨基甲酸酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂和萘类树脂中的至少任何一种。

抗反射层300可布置在传感器层200上。抗反射层300可包括分隔层310、第一滤色器321、第二滤色器322、第三滤色器323和平坦化层330。

构成分隔层310的材料不受特别限制，只要该材料吸收光即可。分隔层310为具有黑色的层，并且在本申请概念的实施方式中，分隔层310可包含黑色着色剂。黑色着色剂可包含黑色染料和黑色颜料。黑色着色剂可包含炭黑、诸如铬的金属或其氧化物。

分隔层310可覆盖传感器层200的第二导电层240。分隔层310可防止外部光从第二导电层240反射。分隔层310可与第二区DP-A2(参照图5)和第三区DP-A3重叠，并且可不与第一区DP-A1(参照图5)重叠。也就是说，由于分隔层310没有布置在第一区DP-A1(参照图5)中，因此可进一步改善第一区DP-A1的透射率。

在分隔层310中可限定有第一开口310-OP1和第二开口310-OP2。第一开口310-OP1可与第二发光元件LD2的第一电极AE2重叠。第二滤色器322可与第二区DP-A2重叠。第二滤色器322可与第二发光元件LD2的第一电极AE2重叠。第二滤色器322可覆盖第一开口310-OP1。第二滤色器322可与分隔层310接触。第二开口310-OP2可与第三发光元件LD3的第一电极AE3重叠。第三滤色器323可与第三区DP-A3重叠。第三滤色器323可与第三发光元件LD3的第一电极AE3重叠。第三滤色器323可覆盖第二开口310-OP2。第三滤色器323可与分隔层310接触。

平坦化层330可覆盖分隔层310和第三滤色器323。平坦化层330可包含有机材料并且对平坦化层330的上表面提供平坦表面。在本申请概念的实施方式中，可省略平坦化层330。

图8A和图8B中的每个是示出根据本申请概念的实施方式的显示装置的一部分的平面视图。图8C是根据本申请概念的实施方式的显示装置的一部分的剖视图。图8A和图8B示意性地示出了根据本申请概念的实施方式的布置在显示面板100的第一区DP-A1和第二区DP-A2中的部件中的一些。图8C示出了显示装置的对应于图8B的线I-I'的剖面。

参照图8A至图8C，布置在第一区DP-A1中的第一发光元件LD1和布置在第二区DP-A2中的第一像素电路PC1可彼此电连接。包括在第一发光元件LD1中的第一电极AE1可电连接到第一像素电路PC1的硅晶体管S-TFT。第一发光元件LD1和第一像素电路PC1可通过介于第一发光元件LD1与第一像素电路PC1之间的导电部分CDP而电连接。导电部分CDP可为布线层TWL的具有导电性的一部分。布线层TWL包括将第一发光元件LD1和第一像素电路PC1彼此电连接的导电部分CDP和除了导电部分CDP以外的且连接到导电部分CDP的绝缘部分ISP。

布线层TWL可提供为具有一体形状的单层并且至少与第一区DP-A1重叠。在本申请概念的实施方式中，布线层TWL可为与第一区DP-A1重叠的单层。如图8A中所示，布线层TWL也可与第二区DP-A2的布置为与第一区DP-A1相邻的一部分重叠。然而，本申请概念的实施方式不限于此，并且布线层TWL可仅与第一区DP-A1重叠，而不与第二区DP-A2重叠。

在本申请概念的实施方式中，在布线层TWL与第一像素电路PC1之间可提供有连接桥CPN，并且布线层TWL和第一像素电路PC1可通过连接桥CPN彼此连接。连接桥CPN可将布线层TWL的导电部分CDP和第一像素电路PC1彼此电连接。在第一像素电路PC1与连接桥CPN之间可提供有连接电极CNE1(参照图7B)，并且连接桥CPN可通过连接电极CNE1(参照图7B)连接到第一像素电路PC1。

与图8A和图8B中所示的不同，可省略连接桥CPN。当省略连接桥CPN时，布线层TWL的导电部分CDP可通过连接电极CNE1(参照图7B)连接到第一像素电路PC1，或者直接连接到第一像素电路PC1。当省略连接桥CPN时，布线层TWL可在第一像素电路PC1上方延伸，以在平面视图中与第一像素电路PC1部分重叠。布线层TWL的导电部分CDP可延伸为直接连接到与第一像素电路PC1的硅晶体管S-TFT(参照图7B)连接的连接电极CNE1(参照图7B)。

布线层TWL的导电部分CDP和绝缘部分ISP中的每个可包含透光材料。导电部分CDP可包含上述透明导电聚合物材料。绝缘部分ISP可包含从包括在导电部分CDP中的导电聚合物材料转化的绝缘材料。在本申请概念的实施方式中，导电部分CDP可包含聚乙烯二氧噻吩：聚苯乙烯磺酸盐(PEDOT：PSS)，并且绝缘部分ISP可包含从聚乙烯二氧噻吩：聚苯乙烯磺酸盐转化的绝缘材料。绝缘部分ISP可包含从导电聚合物材料转化的绝缘材料，并且包括包含氧化剂的氧化后导电聚合物材料。

包括在布线层TWL中的导电部分CDP和绝缘部分ISP可提供为具有一体形状的单层。包括在布线层TWL中的导电部分CDP和绝缘部分ISP可使用相同的工艺同时形成。导电部分CDP的上表面CDP-U和绝缘部分ISP的上表面ISP-U可限定连续的平坦表面。由于导电部分CDP和绝缘部分ISP中的每个为来源于一层的部分，因此导电部分CDP和绝缘部分ISP可形成具有一体形状的单层，而导电部分CDP与绝缘部分ISP之间没有界面。

在根据本申请概念的实施方式的包括在电子装置中的显示面板中，布置在第一区DP-A1中的第一发光元件LD1和布置在第二区DP-A2中的第一像素电路PC1通过布线层TWL彼此电连接。布线层TWL不以单独的独立布线的形式来提供，而是以包括为布线层TWL的导电部分的导电部分CDP和布置为与导电部分CDP相邻的绝缘部分ISP的单层的形式来提供。由于布线层TWL以包括导电部分CDP和绝缘部分ISP的单层的形式来提供，因此可不出现由于堆叠结构中的差异而导致的衍射现象，并且因此可不出现布置为与第一区DP-A1重叠的电子模块CM(参照图2)的性能降低的问题。

与本申请概念的实施方式不同，当将第一发光元件和第一像素电路彼此连接的连接布线提供为单独的独立布线时，在布置有布线的部分与没有布置有布线的部分之间可能生成台阶差，并且由于由台阶差引起的光路差异，可能出现衍射现象。此外，当单独布线由诸如ITO的透明导电氧化物形成时，由于ITO布线与绝缘层的材料之间的折射率的差，可能出现衍射现象。因此，布置为与第一区重叠的电子模块的性能可能降低。例如，当电子模块为相机模块时，由相机模块拍摄的图像的分辨率可能减小，并且可能出现光扩展现象。

在根据本申请概念的实施方式的包括在电子装置中的显示面板中，布线层TWL可以包括导电部分CDP和绝缘部分ISP的单层的形式来提供，并且由于导电部分CDP和绝缘部分ISP来源于由导电聚合物材料形成的预布线层，因此导电部分CDP和绝缘部分ISP中的每个可包含相同的基础材料。由于提供为单层的布线层TWL不引起台阶差，因此可防止衍射现象，并且由于导电部分CDP和绝缘部分ISP可具有包含相同的基础材料的一体形状，因此也可抑制从导电部分CDP与绝缘部分ISP之间的界面可能生成的衍射现象。因此，根据本申请概念的实施方式的包括布线层TWL的显示面板和电子装置可防止布置为与第一区DP-A1重叠的电子模块CM的性能的劣化。

图9是示出根据本申请概念的实施方式的包括在布线层中的导电部分和绝缘部分的对于每个波长的透射率的曲线图。

参照图9，能够看出，导电部分和绝缘部分中的每个具有在属于可见光波长范围和与可见光波长范围相邻的波长范围的、约380nm至约780nm的波长范围内的85％或更大的高透射率。此外，能够看到，在约380nm至约780nm的波长范围内，导电部分和绝缘部分的透射率之间的差小于5％，并且特别地，在约430nm至约680nm的波长范围内，导电部分和绝缘部分的透射率之间的差小于1％，这为非常小的值。由于导电部分和绝缘部分中的每个具有可见光波长范围中和与可见光波长范围相邻的波长范围中的高透射率，因此尽管布线层布置在布置有电子模块的第一区中，但电子模块的性能可不劣化。此外，由于导电部分和绝缘部分之间的透射率的差在可见光波长范围中和与可见光波长范围相邻的波长范围中很小，因此在导电部分与绝缘部分之间的界面处不出现衍射现象，以使得电子模块的性能可不劣化。

图10A至图10E是示出根据本申请概念的实施方式的制造显示装置的一些步骤的剖视图。图10A至图10E示出了在制造显示装置的步骤中的一些中与图8C对应的部分中的一些的剖面。

根据本申请概念的实施方式的制造显示装置的方法包括形成与第二区重叠的第一晶体管、在第一晶体管上形成第二绝缘层至第五绝缘层、在第五绝缘层上形成布线层以及在第八绝缘层上形成电连接到布线层的第一发光元件。

参照图7B，在根据本申请概念的实施方式的制造显示装置的方法中，形成包括第一绝缘层10且与第二区DP-A2重叠的硅晶体管S-TFT(或第一晶体管)，并且然后形成覆盖硅晶体管S-TFT的第二绝缘层20、第三绝缘层30、第四绝缘层40和第五绝缘层50(或下绝缘层)。此后，在第五绝缘层50上形成布线层TWL，并且在第八绝缘层80上形成电连接到布线层TWL的一部分的第一发光元件LD1。

参照图7B、图8C、图10A和图10B，形成布线层TWL包括在第五绝缘层50上涂覆包括导电聚合物的材料以形成预布线层TWL-P。预布线层TWL-P可形成为完全覆盖第一区DP-A1、第二区DP-A2和第三区DP-A3。

形成预布线层TWL-P的导电聚合物材料可为透光材料。例如，导电聚合物材料可包含聚乙烯二氧噻吩(PEDOT)、聚噻吩、聚苯胺、聚吡咯和聚乙炔中的至少任何一种。导电聚合物材料可包含聚乙烯二氧噻吩：聚苯乙烯磺酸盐(PEDOT：PSS)。

参照图7B、图8C、图10B和图10C，形成布线层TWL包括在预布线层TWL-P上形成掩模图案PR和将绝缘赋予材料ISM施涂到预布线层TWL-P上。

掩模图案PR可为光致抗蚀剂图案。掩模图案PR可包括正光致抗蚀剂或负光致抗蚀剂。掩模图案PR可包括暴露预布线层TWL-P的掩模开口，以便将绝缘赋予材料ISM部分施涂到由掩模开口暴露的预布线层TWL-P上。掩模图案PR可形成在通过后续工艺形成布线层TWL的导电部分CDP的部分上。掩模图案PR中的掩模开口可形成在形成布线层TWL的绝缘部分ISP的部分上。

在施涂绝缘赋予材料ISM的步骤中，可将绝缘赋予材料ISM施涂到由掩模开口暴露的预布线层TWL-P上，以便形成绝缘部分ISP。导电部分CDP可形成在由掩模图案PR覆盖的部分中，以使得绝缘赋予材料ISM不能对其施涂。

绝缘赋予材料ISM可为通过使导电聚合物材料变性而将为导电聚合物材料的预布线层TWL-P转化为绝缘体的材料。在本申请概念的实施方式中，绝缘赋予材料ISM可为使导电聚合物材料氧化的氧化剂。导电聚合物材料可包含例如聚乙烯二氧噻吩(PEDOT)，并且绝缘赋予材料ISM可使包括在聚乙烯二氧噻吩骨架中的噻吩基部分氧化，以将为导体的聚乙烯二氧噻吩转换为非导体。

参照图7B、图8C和图10C至图10E，该方法还可包括在形成布线层TWL之后去除掩模图案PR。在去除掩模图案PR之后，可在布线层TWL上顺序地形成第六绝缘层60、连接电极CNE1'、第七绝缘层70、第八绝缘层80和第一电极AE1。尽管在图10E中未示出，但第一发光层EL1和第二电极CE可顺序地形成在第一电极AE1上，以便形成第一发光元件LD1。因此，第一发光元件LD1和导电部分CDP可彼此电连接。

在根据本申请概念的实施方式的制造显示装置的方法中，在形成将布置在第一区中的第一发光元件和布置在第二区中的第一晶体管彼此连接的布线层的步骤中，通过使用导电聚合物材料形成预布线层，并且然后将绝缘赋予材料施涂到预布线层的一部分上，以便形成绝缘部分，并且未施涂绝缘赋予材料的部分成为将第一发光元件和第一晶体管彼此连接的导电部分。因此，由于布线层以单层的形式而不是以单独的独立布线的形式来提供，因此可不出现由于堆叠结构中的差异而导致的衍射现象，并且因此可不出现布置为与第一区重叠的电子模块的性能降低的问题。

根据本申请概念的实施方式，由于防止了光因包括在显示装置中的连接电极而衍射的问题，因此可改善从布置在显示装置下方的电子模块接收的信号或从电子模块输出的信号的质量。因此，可改善包括电子模块的电子装置的可靠性。

尽管已参照本申请概念的实施方式对以上进行描述，但本领域技术人员或本领域普通技术人员将理解的是，本申请概念可在不背离随附描述的权利要求中所描述的本申请概念的精神和技术范围的范围内进行各种修改和改变。因此，本申请概念的技术范围不应限于在说明书的详细描述中描述的内容，而是应由所附的权利要求书确定。

Claims (10)

1.一种显示装置，其特征在于，包括显示面板，所述显示面板包括：

基础层，所述基础层包括显示区，所述显示区包括第一区；

多个绝缘层，所述多个绝缘层布置在所述基础层上；以及

第一像素，所述第一像素布置在所述基础层上，

其中，所述第一像素包括布置在所述第一区中的第一发光元件、电连接到所述第一发光元件的第一像素电路以及布置在所述多个绝缘层之中的至少一个绝缘层上的布线层；

所述布线层包括电连接所述第一像素电路和所述第一发光元件的导电部分和布置为与所述导电部分相邻的绝缘部分；并且

所述布线层包括由导电聚合物构成的所述导电部分和由为氧化后所述导电聚合物的绝缘材料构成的所述绝缘部分。

2.根据权利要求1所述的显示装置，其特征在于，

所述导电部分和所述绝缘部分布置在相同的层中；并且

所述导电部分的上表面和所述绝缘部分的上表面限定平坦表面。

3.根据权利要求1所述的显示装置，其特征在于，在所述布线层中，所述导电部分和所述绝缘部分为一体形成的单层。

4.根据权利要求1所述的显示装置，其特征在于，所述多个绝缘层包括：

下绝缘层，所述下绝缘层布置在所述布线层下方；以及

上绝缘层，所述上绝缘层布置在所述布线层上方并且覆盖所述布线层。

5.根据权利要求4所述的显示装置，其特征在于，

所述显示区还包括布置为与所述第一区相邻的第二区；

所述第一像素电路包括布置在所述第二区中的晶体管和电连接到所述晶体管的连接电极；并且

所述连接电极的一部分布置在所述上绝缘层上并且通过穿过所述上绝缘层的接触孔连接到所述导电部分。

6.根据权利要求5所述的显示装置，其特征在于，

所述晶体管包括布置在所述下绝缘层下方并且包括漏区、有源区和源区的半导体图案；并且

所述导电部分电连接到所述半导体图案。

7.根据权利要求4所述的显示装置，其特征在于，

所述第一发光元件包括布置在所述上绝缘层上的第一电极、布置在所述第一电极上的发光层和布置在所述发光层上的第二电极；并且

所述导电部分电连接到所述第一电极。

8.根据权利要求1所述的显示装置，其特征在于，所述布线层与所述第一区重叠。

9.根据权利要求1所述的显示装置，其特征在于，

所述基础层还包括布置为与所述显示区相邻的外围区，

所述显示区还包括布置为与所述第一区相邻的第二区，

所述显示面板还包括第二像素，所述第二像素布置在所述基础层上，并且

所述第二像素包括布置在所述第二区中的第二发光元件以及电连接到所述第二发光元件并且布置在所述第二区中的第二像素电路。

10.一种电子装置，其特征在于，包括：

显示装置，所述显示装置包括显示区，所述显示区包括光学信号通过的第一区；以及

电子模块，所述电子模块布置在所述显示装置下方，与所述第一区重叠，并且接收所述光学信号，

其中，所述显示装置包括基础层、布置在所述基础层上方的多个绝缘层和布置在所述基础层上的第一像素；

所述第一像素包括布置在所述第一区中的第一发光元件、电连接到所述第一发光元件的第一像素电路以及布置在所述多个绝缘层之中的至少一个绝缘层上的布线层；

所述布线层包括电连接所述第一像素电路和所述第一发光元件的导电部分以及布置为与所述导电部分相邻的绝缘部分；并且

所述布线层包括由导电聚合物构成的所述导电部分和由为氧化后所述导电聚合物的绝缘材料构成的所述绝缘部分。

Images